JPH0683990A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH0683990A JPH0683990A JP4231055A JP23105592A JPH0683990A JP H0683990 A JPH0683990 A JP H0683990A JP 4231055 A JP4231055 A JP 4231055A JP 23105592 A JP23105592 A JP 23105592A JP H0683990 A JPH0683990 A JP H0683990A
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- input
- data
- dicing
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microcomputers (AREA)
- Semiconductor Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 １ビットのシリアルデータで外部とのデータ
の授受を行うICカード用マイクロコンピュータの開発段
階のデバッグ，製造段階のテスト，内蔵処理プログラム
の開発を容易にする。 【構成】 本来のICカード用マイクロコンピュータ100
が形成されるウェハ上の領域の外側に、デバッグ用の制
御回路130 及び入出力端子13, テスト用入出力端子24，
内蔵処理プログラム開発用制御回路140 及び入出力端子
14等を形成し、ICカード用マイクロコンピュータ100 と
して機能する領域をダイシングライン16でダイシングし
て最終的にチップを得る。 【効果】 １種類のIC製造用マスクで種々のマイクロコ
ンピュータを開発, 製造することが可能になるので製造
コストが低減し、テスト時間が短縮し、ICカード用マイ
クロコンピュータとしての小型化が可能になり、内部解
析, 偽造等が困難になる。
の授受を行うICカード用マイクロコンピュータの開発段
階のデバッグ，製造段階のテスト，内蔵処理プログラム
の開発を容易にする。 【構成】 本来のICカード用マイクロコンピュータ100
が形成されるウェハ上の領域の外側に、デバッグ用の制
御回路130 及び入出力端子13, テスト用入出力端子24，
内蔵処理プログラム開発用制御回路140 及び入出力端子
14等を形成し、ICカード用マイクロコンピュータ100 と
して機能する領域をダイシングライン16でダイシングし
て最終的にチップを得る。 【効果】 １種類のIC製造用マスクで種々のマイクロコ
ンピュータを開発, 製造することが可能になるので製造
コストが低減し、テスト時間が短縮し、ICカード用マイ
クロコンピュータとしての小型化が可能になり、内部解
析, 偽造等が困難になる。
Description
【０００１】
【産業上の利用分野】本発明はICカード用のマイクロコ
ンピュータに関し、更に詳述すれば、外部とのデータの
授受をシリアルデータで行うICカードに搭載されるマイ
クロコンピュータ及びその処理プログラムを開発するた
めのソフトウェア開発用のマイクロコンピュータに関す
る。
ンピュータに関し、更に詳述すれば、外部とのデータの
授受をシリアルデータで行うICカードに搭載されるマイ
クロコンピュータ及びその処理プログラムを開発するた
めのソフトウェア開発用のマイクロコンピュータに関す
る。
【０００２】
【従来の技術】図16は従来のICカードの機能構成を示す
ブロック図である。図16において、参照符号１はICカー
ド本体を、２はCPU を、３は書換え不可能なプログラム
メモリとしてのマスクROM を、４はデータメモリとして
のRAM を、５は入出力制御回路を、６はデータメモリと
してのEEPROMをそれぞれ示している。これらのCPU ２,
マスクROM ３, RAM ４, 入出力制御回路５, EEPROM 6相
互間はバス７にて接続されている。
ブロック図である。図16において、参照符号１はICカー
ド本体を、２はCPU を、３は書換え不可能なプログラム
メモリとしてのマスクROM を、４はデータメモリとして
のRAM を、５は入出力制御回路を、６はデータメモリと
してのEEPROMをそれぞれ示している。これらのCPU ２,
マスクROM ３, RAM ４, 入出力制御回路５, EEPROM 6相
互間はバス７にて接続されている。
【０００３】CPU ２は制御中枢としてICカード１全体を
制御する。マスクROM ３はこのICカード１を制御するた
めの、換言すればCPU ２の処理プログラムを格納する。
RAM４はCPU ２による処理結果の内の一時的に記憶する
必要があるデータを、EEPROM6はCPU ２による処理結果
の内の常時格納することが必要なデータ処理結果等のデ
ータをそれぞれ格納する。
制御する。マスクROM ３はこのICカード１を制御するた
めの、換言すればCPU ２の処理プログラムを格納する。
RAM４はCPU ２による処理結果の内の一時的に記憶する
必要があるデータを、EEPROM6はCPU ２による処理結果
の内の常時格納することが必要なデータ処理結果等のデ
ータをそれぞれ格納する。
【０００４】なお、マスクROM ３はICカード用マイクロ
コンピュータ100 を製造する段階において処理プログラ
ムが書き込まれ、以後はその内容を変更すること、換言
すれば書き換えることは不可能である。このマスクROM
３に書き込まれる処理プログラムはICカード１のユーザ
の意向に従って開発されるが、たとえば比較的小規模の
ユーザではマスクROM ３を使用した場合にはコストが嵩
む。このため、マスクROM ３の領域にマスクROM ３に代
えてEPROM を形成したICカード用マイクロコンピュータ
100 を製造した後、複数のユーザ向けにそれぞれ異なる
処理プログラムを外部からEPROM に書込むことにより、
小枚数のICカードを比較的低コストで製造することも可
能である。
コンピュータ100 を製造する段階において処理プログラ
ムが書き込まれ、以後はその内容を変更すること、換言
すれば書き換えることは不可能である。このマスクROM
３に書き込まれる処理プログラムはICカード１のユーザ
の意向に従って開発されるが、たとえば比較的小規模の
ユーザではマスクROM ３を使用した場合にはコストが嵩
む。このため、マスクROM ３の領域にマスクROM ３に代
えてEPROM を形成したICカード用マイクロコンピュータ
100 を製造した後、複数のユーザ向けにそれぞれ異なる
処理プログラムを外部からEPROM に書込むことにより、
小枚数のICカードを比較的低コストで製造することも可
能である。
【０００５】なお、Ｖccは電源端子８を、 GNDは接地端
子９を、 RSTはリセット端子10を、CLKはクロック端子1
1を、 I/Oは入出力インタフェイス端子12をそれぞれ示
している。
子９を、 RSTはリセット端子10を、CLKはクロック端子1
1を、 I/Oは入出力インタフェイス端子12をそれぞれ示
している。
【０００６】図17は上述のような機能ブロック構成を有
する従来のICカード１に搭載されている１チップ構成の
ICカード用マイクロコンピュータ100 の外観を示す模式
図であり、上述の図16の機能ブロック図に示されている
各機能ブロック及び各端子の実際のレイアウトを示して
いる。ICカード１はこの図17に示されているようなICカ
ード用マイクロコンピュータ100 が形成されたチップを
樹脂フィルムでラミネートしたり、あるいは樹脂成形し
たりして構成されている。
する従来のICカード１に搭載されている１チップ構成の
ICカード用マイクロコンピュータ100 の外観を示す模式
図であり、上述の図16の機能ブロック図に示されている
各機能ブロック及び各端子の実際のレイアウトを示して
いる。ICカード１はこの図17に示されているようなICカ
ード用マイクロコンピュータ100 が形成されたチップを
樹脂フィルムでラミネートしたり、あるいは樹脂成形し
たりして構成されている。
【０００７】図17において、参照符号２乃至12は上述の
図16に示されている各機能ブロック及び各端子を示して
いるが、参照符号13はデバッグ用端子を示している。こ
のデバッグ用端子13は、ICカード用マイクロコンピュー
タ100 を開発する際のデバッグのために使用され、開発
完了後は使用されることはない。従って、ICカード用マ
イクロコンピュータ100 のチップがICカード１に加工さ
れる時点でデバッグ用端子13はICカード１の外部には露
出しないように処理されるため、図16に示されているIC
カード１にはデバッグ用端子13は示されていない。
図16に示されている各機能ブロック及び各端子を示して
いるが、参照符号13はデバッグ用端子を示している。こ
のデバッグ用端子13は、ICカード用マイクロコンピュー
タ100 を開発する際のデバッグのために使用され、開発
完了後は使用されることはない。従って、ICカード用マ
イクロコンピュータ100 のチップがICカード１に加工さ
れる時点でデバッグ用端子13はICカード１の外部には露
出しないように処理されるため、図16に示されているIC
カード１にはデバッグ用端子13は示されていない。
【０００８】図８は上述のような従来のICカード用マイ
クロコンピュータのCPU ２の処理プログラム、即ち内蔵
ソフトウェア開発用マイクロコンピュータ110 の外観を
示す模式図である。
クロコンピュータのCPU ２の処理プログラム、即ち内蔵
ソフトウェア開発用マイクロコンピュータ110 の外観を
示す模式図である。
【０００９】この内蔵ソフトウェア開発用マイクロコン
ピュータ110 は図17に示されている従来のICカード用マ
イクロコンピュータ100 と基本的には同一に構成されて
いる。しかし、両者は、従来のICカード用マイクロコン
ピュータ100 に備えられているマスクROM ３の領域に内
蔵ソフトウェア開発用マイクロコンピュータ110 では内
蔵ソフトウェア開発用論理回路140 及び入出力端子14が
備えられていることと、ICカード用マイクロコンピュー
タ100 に備えられている複数のデバッグ用端子13が内蔵
ソフトウェア開発用マイクロコンピュータ110 には備え
られていない点が異なる。
ピュータ110 は図17に示されている従来のICカード用マ
イクロコンピュータ100 と基本的には同一に構成されて
いる。しかし、両者は、従来のICカード用マイクロコン
ピュータ100 に備えられているマスクROM ３の領域に内
蔵ソフトウェア開発用マイクロコンピュータ110 では内
蔵ソフトウェア開発用論理回路140 及び入出力端子14が
備えられていることと、ICカード用マイクロコンピュー
タ100 に備えられている複数のデバッグ用端子13が内蔵
ソフトウェア開発用マイクロコンピュータ110 には備え
られていない点が異なる。
【００１０】このような従来のICカード用マイクロコン
ピュータ100 及び内蔵ソフトウェア開発用マイクロコン
ピュータ110 の動作は以下の如くである。まず、ICカー
ドの基本動作について説明する。
ピュータ100 及び内蔵ソフトウェア開発用マイクロコン
ピュータ110 の動作は以下の如くである。まず、ICカー
ドの基本動作について説明する。
【００１１】図16において、ICカード１は外部との接続
端子として前述のＶcc, GND, RST,CLK, I/Oの５端子8,
9, 10, 11, 12を有しており、外部とのデータの授受は
I/O端子12を介してシリアルデータを入出力することに
より行う。外部から I/O端子12を介して入力されたシリ
アルデータは入出力制御回路５においてシリアル／パラ
レル変換されてパラレルデータとしてバス７へ出力され
る。バス７へ出力されたパラレルデータはCPU ２に取り
込まれる。
端子として前述のＶcc, GND, RST,CLK, I/Oの５端子8,
9, 10, 11, 12を有しており、外部とのデータの授受は
I/O端子12を介してシリアルデータを入出力することに
より行う。外部から I/O端子12を介して入力されたシリ
アルデータは入出力制御回路５においてシリアル／パラ
レル変換されてパラレルデータとしてバス７へ出力され
る。バス７へ出力されたパラレルデータはCPU ２に取り
込まれる。
【００１２】CPU ２はバス７から取り込んだデータをマ
スクROM ３に格納されている処理プログラムに従って処
理する。この結果、一時的に記憶する必要があるデータ
はバス７を介してRAM ４に格納され、また常時格納する
ことが必要な処理結果等のデータはデータメモリとして
のEEPROM 6にバス７を介して格納される。また、外部へ
出力されるべきデータはバス７を介して入出力制御回路
５へ送られ、ここでパラレル／シリアル変換されて I/O
端子12を介してシリアルデータとして外部へ出力され
る。
スクROM ３に格納されている処理プログラムに従って処
理する。この結果、一時的に記憶する必要があるデータ
はバス７を介してRAM ４に格納され、また常時格納する
ことが必要な処理結果等のデータはデータメモリとして
のEEPROM 6にバス７を介して格納される。また、外部へ
出力されるべきデータはバス７を介して入出力制御回路
５へ送られ、ここでパラレル／シリアル変換されて I/O
端子12を介してシリアルデータとして外部へ出力され
る。
【００１３】次に、ICカード用マイクロコンピュータ10
0 について図17を参照して説明する。
0 について図17を参照して説明する。
【００１４】ICカード１に搭載される専用のマイクロコ
ンピュータ、即ちICカード用マイクロコンピュータ100
は上述の如く、Ｖcc端子8, GND端子9, RST端子10, CLK
端子11及び I/O端子12の５端子を有するが、それ以外に
も開発時にはデバッグのために、図17に参照符号13にて
示されているように、内部に種々のデバッグ用の端子が
用意されている。ICカード用マイクロコンピュータ100
の開発段階ではこれらのデバッグ用の端子13を用いてデ
バッグが行われる。
ンピュータ、即ちICカード用マイクロコンピュータ100
は上述の如く、Ｖcc端子8, GND端子9, RST端子10, CLK
端子11及び I/O端子12の５端子を有するが、それ以外に
も開発時にはデバッグのために、図17に参照符号13にて
示されているように、内部に種々のデバッグ用の端子が
用意されている。ICカード用マイクロコンピュータ100
の開発段階ではこれらのデバッグ用の端子13を用いてデ
バッグが行われる。
【００１５】また、マスクROM ３に内蔵される処理プロ
グラムを開発するためには、従来は内蔵ソフトウェア開
発用マイクロコンピュータ110 を別途開発することが一
般的であった。しかし、内蔵ソフトウェア開発用マイク
ロコンピュータ110 は、図18に示されているように、IC
カード用マイクロコンピュータ100 のマスクROM ３の領
域に内蔵ソフトウェア開発用の論理回路140 及び入出力
端子14を設けて構成されている。
グラムを開発するためには、従来は内蔵ソフトウェア開
発用マイクロコンピュータ110 を別途開発することが一
般的であった。しかし、内蔵ソフトウェア開発用マイク
ロコンピュータ110 は、図18に示されているように、IC
カード用マイクロコンピュータ100 のマスクROM ３の領
域に内蔵ソフトウェア開発用の論理回路140 及び入出力
端子14を設けて構成されている。
【００１６】更に、ICカードに搭載される専用のマイク
ロコンピュータ100 のテストは通常は上述の５端子を使
用して行われるのが一般的であり、外部とのデータの授
受はI/O端子12のみを介してシリアルデータで行われ
る。
ロコンピュータ100 のテストは通常は上述の５端子を使
用して行われるのが一般的であり、外部とのデータの授
受はI/O端子12のみを介してシリアルデータで行われ
る。
【００１７】
【発明が解決しようとする課題】従来のICカード用マイ
クロコンピュータは上述のように５端子で外部と接続さ
れる構成を採っているため、その開発段階におけるデバ
ッグのための端子は別途マイクロコンピュータ内部に設
ける必要がある。このため、マイクロコンピュータのサ
イズが大きくなり、またICカード内部の構成，情報が解
析され易いという安全面での問題もあった。
クロコンピュータは上述のように５端子で外部と接続さ
れる構成を採っているため、その開発段階におけるデバ
ッグのための端子は別途マイクロコンピュータ内部に設
ける必要がある。このため、マイクロコンピュータのサ
イズが大きくなり、またICカード内部の構成，情報が解
析され易いという安全面での問題もあった。
【００１８】更に、内蔵ソフトウェア開発のために従来
は前述のように専用の内蔵ソフトウェア開発用マイクロ
コンピュータを別途開発していたためIC製造工程におい
て２種類のマスクが必要になり、コストも増大してい
た。更に加えて、内蔵ソフトウェア開発用マイクロコン
ピュータはICカード用マイクロコンピュータのマスクRO
M 領域に内蔵ソフトウェア開発用の論理回路及び入出力
端子を設けた構成としている。このため、ICカード用マ
イクロコンピュータではマスクROM に格納されている処
理プログラムを内蔵ソフトウェア開発用マイクロコンピ
ュータでは内部に格納することが出来ない。従って、内
蔵ソフトウェア開発用マイクロコンピュータではそれを
動作させるための処理プログラムを外部に接続したメモ
リから読込む必要があるという問題もある。
は前述のように専用の内蔵ソフトウェア開発用マイクロ
コンピュータを別途開発していたためIC製造工程におい
て２種類のマスクが必要になり、コストも増大してい
た。更に加えて、内蔵ソフトウェア開発用マイクロコン
ピュータはICカード用マイクロコンピュータのマスクRO
M 領域に内蔵ソフトウェア開発用の論理回路及び入出力
端子を設けた構成としている。このため、ICカード用マ
イクロコンピュータではマスクROM に格納されている処
理プログラムを内蔵ソフトウェア開発用マイクロコンピ
ュータでは内部に格納することが出来ない。従って、内
蔵ソフトウェア開発用マイクロコンピュータではそれを
動作させるための処理プログラムを外部に接続したメモ
リから読込む必要があるという問題もある。
【００１９】また、ICカード用マイクロコンピュータの
製品としてのテストたとえばウェハテストに際しては、
マイクロコンピュータの安全性等の面からもマイクロコ
ンピュータ内部にテスト用の端子を設けることが難し
く、従って５端子のみでシリアルデータを授受してテス
トを実施せざるを得ない。このため、ICカード用マイク
ロコンピュータではその製造工程におけるテスト時間が
長大化するという問題及びマイクロコンピュータ内部の
各機能のテストを完全には実施し難いという問題もあ
る。
製品としてのテストたとえばウェハテストに際しては、
マイクロコンピュータの安全性等の面からもマイクロコ
ンピュータ内部にテスト用の端子を設けることが難し
く、従って５端子のみでシリアルデータを授受してテス
トを実施せざるを得ない。このため、ICカード用マイク
ロコンピュータではその製造工程におけるテスト時間が
長大化するという問題及びマイクロコンピュータ内部の
各機能のテストを完全には実施し難いという問題もあ
る。
【００２０】また、前述のように書換え不可能なマスク
ROM に代えて書換え可能なEPROM をプログラムメモリと
して内蔵したマイクロコンピュータにおいては、外部端
子はアドレスバス，データバスを含まない５端子のみで
構成されているため、 EPROMに対する書込みは特別な手
法を用いて５端子のみにより行う必要がある。
ROM に代えて書換え可能なEPROM をプログラムメモリと
して内蔵したマイクロコンピュータにおいては、外部端
子はアドレスバス，データバスを含まない５端子のみで
構成されているため、 EPROMに対する書込みは特別な手
法を用いて５端子のみにより行う必要がある。
【００２１】更に、ICカードに搭載されるマイクロコン
ピュータはその実際の使用に際してIC割れ、即ちチップ
が割れることが最も致命傷であり、その対策としてはIC
カードに搭載されるICチップのサイズを小さくすること
が有効である。しかし、マイクロコンピュータ内部に必
要以上の機能を付加すること及び前述の５端子以外に端
子を付加すること等によりICが大型化する傾向にあり、
その小型化は困難である。
ピュータはその実際の使用に際してIC割れ、即ちチップ
が割れることが最も致命傷であり、その対策としてはIC
カードに搭載されるICチップのサイズを小さくすること
が有効である。しかし、マイクロコンピュータ内部に必
要以上の機能を付加すること及び前述の５端子以外に端
子を付加すること等によりICが大型化する傾向にあり、
その小型化は困難である。
【００２２】本発明は以上のような種々の問題点に鑑み
てなされたものであり、第１の発明は、従来同様の５端
子のみを有するICカード用のマイクロコンピュータと、
それとは異なる機能を有するマイクロコンピュータ、た
とえばその開発段階でのデバッグ用または内蔵される処
理プログラム開発用のマイクロコンピュータとの双方を
同時に、換言すればIC製造時に異なるマスクを用意する
必要なしに開発することが可能なマイクロコンピュータ
の提供を目的とする。
てなされたものであり、第１の発明は、従来同様の５端
子のみを有するICカード用のマイクロコンピュータと、
それとは異なる機能を有するマイクロコンピュータ、た
とえばその開発段階でのデバッグ用または内蔵される処
理プログラム開発用のマイクロコンピュータとの双方を
同時に、換言すればIC製造時に異なるマスクを用意する
必要なしに開発することが可能なマイクロコンピュータ
の提供を目的とする。
【００２３】第２の発明は、内蔵プログラムまたは外部
プログラムのいずれによっても選択的に動作させること
を可能として、効率的な処理プログラムの開発が可能な
開発環境を実現し得るマイクロコンピュータの提供を目
的とする。
プログラムのいずれによっても選択的に動作させること
を可能として、効率的な処理プログラムの開発が可能な
開発環境を実現し得るマイクロコンピュータの提供を目
的とする。
【００２４】第３の発明は、製造段階でのテストを短時
間で確実に実行し得ると共に、チップ面積の縮小及び安
全性を図ったマイクロコンピュータの提供を目的とす
る。
間で確実に実行し得ると共に、チップ面積の縮小及び安
全性を図ったマイクロコンピュータの提供を目的とす
る。
【００２５】第４の発明は、上述の第１の発明と第３の
発明とを併せることにより、５端子のみを有するICカー
ド用のマイクロコンピュータとそれとは異なる機能を有
するマイクロコンピュータ、たとえばその開発段階での
デバッグ用または内蔵される処理プログラム開発用のマ
イクロコンピュータとの双方を同時に、換言すればIC製
造時に異なるマスクを用意する必要なしに開発すること
が可能であると共に、製造段でのテストに際してもテス
ト時間を短縮し、確実性を向上したマイクロコンピュー
タの提供を目的とする。
発明とを併せることにより、５端子のみを有するICカー
ド用のマイクロコンピュータとそれとは異なる機能を有
するマイクロコンピュータ、たとえばその開発段階での
デバッグ用または内蔵される処理プログラム開発用のマ
イクロコンピュータとの双方を同時に、換言すればIC製
造時に異なるマスクを用意する必要なしに開発すること
が可能であると共に、製造段でのテストに際してもテス
ト時間を短縮し、確実性を向上したマイクロコンピュー
タの提供を目的とする。
【００２６】第５の発明は、書換え可能なプログラムメ
モリとしての EPROMへの処理プログラムの書込みを短時
間で確実に実行可能な書込み環境を実現し得るマイクロ
コンピュータの提供を目的とする。
モリとしての EPROMへの処理プログラムの書込みを短時
間で確実に実行可能な書込み環境を実現し得るマイクロ
コンピュータの提供を目的とする。
【００２７】第６の発明は、書換え可能なプログラムメ
モリとしての EPROMに必要に応じて処理プログラムを書
き込むことが出来ると共に、外部に接続されたROM に格
納されている処理プログラムでもまた内蔵しているEPRO
M に格納されている処理プログラムでも動作させること
が可能であり、より効率的な処理プログラム開発環境を
実現し得るマイクロコンピュータの提供を目的とする。
モリとしての EPROMに必要に応じて処理プログラムを書
き込むことが出来ると共に、外部に接続されたROM に格
納されている処理プログラムでもまた内蔵しているEPRO
M に格納されている処理プログラムでも動作させること
が可能であり、より効率的な処理プログラム開発環境を
実現し得るマイクロコンピュータの提供を目的とする。
【００２８】
【課題を解決するための手段】第１の発明は、ウェハ上
のICカード用マイクロコンピュータとして機能する第１
の領域の外側の第２の領域に、バスと接続された少なく
とも１種類の制御回路、たとえば処理プログラム開発用
の論理回路あるいはデバッグ用制御回路及びそのための
入出力端子を備え、ウェハを第１及び第２の領域を含む
ように、または第１の領域のみを含むようにダイシング
して構成されている。
のICカード用マイクロコンピュータとして機能する第１
の領域の外側の第２の領域に、バスと接続された少なく
とも１種類の制御回路、たとえば処理プログラム開発用
の論理回路あるいはデバッグ用制御回路及びそのための
入出力端子を備え、ウェハを第１及び第２の領域を含む
ように、または第１の領域のみを含むようにダイシング
して構成されている。
【００２９】第２の発明は、ウェハ上のICカード用マイ
クロコンピュータとして機能する第１の領域の外側の第
２の領域にバスと接続された処理プログラム開発用の論
理回路と、外部メモリをバスと接続可能な入出力端子を
備え、また第１の領域にメモリの切換え回路を備え、ウ
ェハを第１及び第２の領域を含むように、または第１の
領域のみを含むようにダイシングして構成されている。
クロコンピュータとして機能する第１の領域の外側の第
２の領域にバスと接続された処理プログラム開発用の論
理回路と、外部メモリをバスと接続可能な入出力端子を
備え、また第１の領域にメモリの切換え回路を備え、ウ
ェハを第１及び第２の領域を含むように、または第１の
領域のみを含むようにダイシングして構成されている。
【００３０】第３の発明は、ウェハ上のICカード用マイ
クロコンピュータとして機能する第１の領域の外側の第
２の領域に、バスと接続された複数のウェハテスト用入
出力端子を備えている。
クロコンピュータとして機能する第１の領域の外側の第
２の領域に、バスと接続された複数のウェハテスト用入
出力端子を備えている。
【００３１】第４の発明は、ウェハ上のICカード用マイ
クロコンピュータとして機能する第１の領域の外側の第
２の領域に、バスと接続された少なくとも１種類の制御
回路及びそのための入出力端子と、バスと接続された複
数のウェハテスト用入出力端子とを備え、ウェハを第１
及び第２の領域を含むように、または第１の領域のみを
含むようにダイシングして構成されている。
クロコンピュータとして機能する第１の領域の外側の第
２の領域に、バスと接続された少なくとも１種類の制御
回路及びそのための入出力端子と、バスと接続された複
数のウェハテスト用入出力端子とを備え、ウェハを第１
及び第２の領域を含むように、または第１の領域のみを
含むようにダイシングして構成されている。
【００３２】第５の発明は、ウェハ上のICカード用マイ
クロコンピュータとして機能する第１の領域の外側の領
域に、書換え可能なプログラムメモリへのプログラム書
込みのための端子を備えている。
クロコンピュータとして機能する第１の領域の外側の領
域に、書換え可能なプログラムメモリへのプログラム書
込みのための端子を備えている。
【００３３】第６の発明は、ウェハ上のICカード用マイ
クロコンピュータとして機能する第１の領域の外側の第
２の領域に、バスと接続された処理プログラム開発用の
論理回路及び外部メモリを接続可能な入出力端子と、書
換え可能なプログラムメモリへのプログラム書込みのた
めの端子とを備え、またダイシングライン内の領域にメ
モリの切換え回路を備え、ウェハを第１及び第２の領域
を含むように、または第１の領域のみを含むようにダイ
シングして構成されている。
クロコンピュータとして機能する第１の領域の外側の第
２の領域に、バスと接続された処理プログラム開発用の
論理回路及び外部メモリを接続可能な入出力端子と、書
換え可能なプログラムメモリへのプログラム書込みのた
めの端子とを備え、またダイシングライン内の領域にメ
モリの切換え回路を備え、ウェハを第１及び第２の領域
を含むように、または第１の領域のみを含むようにダイ
シングして構成されている。
【００３４】
【作用】第１の発明では、ダイシングラインを選択する
ことにより、ICカード用マイクロコンピュータとして
も、またそれとは異なるたとえば内蔵処理プログラム開
発用あるいはデバッグ用のマイクロコンピュータとして
も機能する。
ことにより、ICカード用マイクロコンピュータとして
も、またそれとは異なるたとえば内蔵処理プログラム開
発用あるいはデバッグ用のマイクロコンピュータとして
も機能する。
【００３５】第２の発明では、ダイシングラインを選択
することにより、IC用マイクロコンピュータとしても、
またCPU がプログラムメモリまたは外部メモリに格納さ
れている処理プログラムのいずれかを処理可能な処理プ
ログラム開発用マイクロコンピュータとしても機能す
る。
することにより、IC用マイクロコンピュータとしても、
またCPU がプログラムメモリまたは外部メモリに格納さ
れている処理プログラムのいずれかを処理可能な処理プ
ログラム開発用マイクロコンピュータとしても機能す
る。
【００３６】第３の発明では、ICカード用マイクロコン
ピュータとしてダイシングする前にウェハテストを専用
の入出力端子を用いて行うことが出来、その後のダイシ
ングにより通常のICカード用マイクロコンピュータが得
られる。
ピュータとしてダイシングする前にウェハテストを専用
の入出力端子を用いて行うことが出来、その後のダイシ
ングにより通常のICカード用マイクロコンピュータが得
られる。
【００３７】第４の発明では、ICカード用マイクロコン
ピュータとしてダイシングする前にウェハテストを専用
の入出力端子を用いて行うことが出来、その後のダイシ
ングに際してダイシングラインを選択することにより、
ICカード用マイクロコンピュータとしても、またそれと
は異なるたとえば内蔵処理プログラム開発用あるいはデ
バッグ用のマイクロコンピュータとしても機能する。
ピュータとしてダイシングする前にウェハテストを専用
の入出力端子を用いて行うことが出来、その後のダイシ
ングに際してダイシングラインを選択することにより、
ICカード用マイクロコンピュータとしても、またそれと
は異なるたとえば内蔵処理プログラム開発用あるいはデ
バッグ用のマイクロコンピュータとしても機能する。
【００３８】第５の発明では、ICカード用マイクロコン
ピュータとしてダイシングする前に書換え可能なプログ
ラムメモリへのプログラム書込みが自由に出来、その後
のダイシングにより通常のICカード用マイクロコンピュ
ータが得られる。
ピュータとしてダイシングする前に書換え可能なプログ
ラムメモリへのプログラム書込みが自由に出来、その後
のダイシングにより通常のICカード用マイクロコンピュ
ータが得られる。
【００３９】第６の発明では、ICカード用マイクロコン
ピュータとしてダイシングする前に書換え可能なプログ
ラムメモリへのプログラム書込みが自由に出来ると共に
CPUが書換え可能なメモリまたは外部メモリに格納され
ている処理プログラムのいずれかを処理可能な処理プロ
グラム開発用マイクロコンピュータとして構成すること
が出来、更にその後のダイシングにより通常のICカード
用マイクロコンピュータが得られる。
ピュータとしてダイシングする前に書換え可能なプログ
ラムメモリへのプログラム書込みが自由に出来ると共に
CPUが書換え可能なメモリまたは外部メモリに格納され
ている処理プログラムのいずれかを処理可能な処理プロ
グラム開発用マイクロコンピュータとして構成すること
が出来、更にその後のダイシングにより通常のICカード
用マイクロコンピュータが得られる。
【００４０】
【実施例】以下、本発明をその実施例を示す図面に基づ
いて詳述する。
いて詳述する。
【００４１】図１は第１の発明に係るICカード用マイク
ロコンピュータの外観を示す模式図である。図１におい
て、参照符号２はCPU を、３は書換え不可能なプログラ
ム記憶装置としてのマスクROM を、４はデータ記憶装置
としてのRAM を、５は入出力制御回路を、６はデータ記
憶装置としてのEEPROMをそれぞれ示している。これらの
CPU２, マスクROM ３, RAM ４, 入出力制御回路５, EEP
ROM 6相互間はバス７にて接続されている。
ロコンピュータの外観を示す模式図である。図１におい
て、参照符号２はCPU を、３は書換え不可能なプログラ
ム記憶装置としてのマスクROM を、４はデータ記憶装置
としてのRAM を、５は入出力制御回路を、６はデータ記
憶装置としてのEEPROMをそれぞれ示している。これらの
CPU２, マスクROM ３, RAM ４, 入出力制御回路５, EEP
ROM 6相互間はバス７にて接続されている。
【００４２】CPU ２は制御中枢としてICカード１全体を
制御する。マスクROM ３はこのICカード１を制御するた
めの内蔵ソフトウェア、換言すればCPU ２の処理プログ
ラムを格納する。RAM ４はCPU ２による処理結果の内の
一時的に記憶する必要があるデータを、EEPROM 6はCPU
２による処理結果の内の常時格納することが必要なデー
タ処理結果等のデータをそれぞれ格納する。
制御する。マスクROM ３はこのICカード１を制御するた
めの内蔵ソフトウェア、換言すればCPU ２の処理プログ
ラムを格納する。RAM ４はCPU ２による処理結果の内の
一時的に記憶する必要があるデータを、EEPROM 6はCPU
２による処理結果の内の常時格納することが必要なデー
タ処理結果等のデータをそれぞれ格納する。
【００４３】また、参照符号８はＶcc端子を、９は GND
端子を、10は RST端子を、11は CLK端子を、12は I/O端
子を、13はデバッグ用端子をそれぞれ示している。更
に、参照符号16は第１のダイシングラインを、17は第２
のダイシングラインをそれぞれ示している。両ダイシン
グライン16, 17間の領域には上述のデバッグ用端子13が
露出した状態で設けられているが、この領域にはデバッ
グ用制御回路130 が備えられている。
端子を、10は RST端子を、11は CLK端子を、12は I/O端
子を、13はデバッグ用端子をそれぞれ示している。更
に、参照符号16は第１のダイシングラインを、17は第２
のダイシングラインをそれぞれ示している。両ダイシン
グライン16, 17間の領域には上述のデバッグ用端子13が
露出した状態で設けられているが、この領域にはデバッ
グ用制御回路130 が備えられている。
【００４４】この図１には、第２のダイシングライン17
でダイシングされた状態のマイクロコンピュータ101 が
示されているが、第１のダイシングライン16でダイシン
グが行われた場合には、デバッグ用制御回路130 及びデ
バッグ用端子13が備えられていない従来同様のICカード
用マイクロコンピュータ100 が得られる。
でダイシングされた状態のマイクロコンピュータ101 が
示されているが、第１のダイシングライン16でダイシン
グが行われた場合には、デバッグ用制御回路130 及びデ
バッグ用端子13が備えられていない従来同様のICカード
用マイクロコンピュータ100 が得られる。
【００４５】即ち、図２は上述の図１にその外観が示さ
れている第１の発明に係るICカード用マイクロコンピュ
ータの機能構成を示す機能ブロック図であり、図１の第
１のダイシングライン16, 16間の範囲で構成される参照
符号100 にて示されているマイクロコンピュータを加工
することによりICカード１が構成される。このマイクロ
コンピュータ100 は機能的には前述の図16に示されてい
る従来例と同様の５端子を有するICカード用マイクロコ
ンピュータである。
れている第１の発明に係るICカード用マイクロコンピュ
ータの機能構成を示す機能ブロック図であり、図１の第
１のダイシングライン16, 16間の範囲で構成される参照
符号100 にて示されているマイクロコンピュータを加工
することによりICカード１が構成される。このマイクロ
コンピュータ100 は機能的には前述の図16に示されてい
る従来例と同様の５端子を有するICカード用マイクロコ
ンピュータである。
【００４６】また、図１に示されている第２のダイシン
グライン17でダイシングすることにより図２に参照符号
１にて示されている範囲及び130 にて示されている範囲
を併せたマイクロコンピュータ101 が構成される。この
マイクロコンピュータ101 は、機能的には前述の図16に
示されている従来例と同様の５端子を有するマイクロコ
ンピュータ101 に更に制御線18を介してデバッグ用端子
13及び制御回路130 が接続された構成になっており、IC
カード１を構成するマイクロコンピュータ100とは異な
る機能を有する。
グライン17でダイシングすることにより図２に参照符号
１にて示されている範囲及び130 にて示されている範囲
を併せたマイクロコンピュータ101 が構成される。この
マイクロコンピュータ101 は、機能的には前述の図16に
示されている従来例と同様の５端子を有するマイクロコ
ンピュータ101 に更に制御線18を介してデバッグ用端子
13及び制御回路130 が接続された構成になっており、IC
カード１を構成するマイクロコンピュータ100とは異な
る機能を有する。
【００４７】次に、上述のような本発明の第１の発明に
係るICカード用マイクロコンピュータの製造工程につい
て図３のフローチャートを参照して説明する。
係るICカード用マイクロコンピュータの製造工程につい
て図３のフローチャートを参照して説明する。
【００４８】まず、ステップＳ11のIC製造工程により図
１に参照符号101 にて示されている状態のマイクロコン
ピュータをウェハ上に形成し、この後ステップＳ12のウ
ェハテストを行う。このウェハテストは、 I/O端子12を
介してテストデータの入力及びその結果のデータを出力
することにより行われる。次にステップＳ13のダイシン
グ工程により個々のICチップを分離する。
１に参照符号101 にて示されている状態のマイクロコン
ピュータをウェハ上に形成し、この後ステップＳ12のウ
ェハテストを行う。このウェハテストは、 I/O端子12を
介してテストデータの入力及びその結果のデータを出力
することにより行われる。次にステップＳ13のダイシン
グ工程により個々のICチップを分離する。
【００４９】このステップＳ13のダイシング工程におい
て、第１のダイシングライン16でダイシングした場合に
は図１に参照符号100 にて示されている５端子を有する
ICカード用マイクロコンピュータが、また第２のダイシ
ングライン17でダイシングした場合には更に加えてバッ
グ用の端子13及び制御回路130 を有する図１に参照符号
101 にて示されているデバッグ用マイクロコンピュータ
のいずれかが得られる。
て、第１のダイシングライン16でダイシングした場合に
は図１に参照符号100 にて示されている５端子を有する
ICカード用マイクロコンピュータが、また第２のダイシ
ングライン17でダイシングした場合には更に加えてバッ
グ用の端子13及び制御回路130 を有する図１に参照符号
101 にて示されているデバッグ用マイクロコンピュータ
のいずれかが得られる。
【００５０】なお、デバッグ用マイクロコンピュータ10
1 ではICカード用マイクロコンピュータ100 の部分と制
御回路130 との間は制御線18にて接続されているので、
第１のダイシングライン16にてダイシングしたICカード
用マイクロコンピュータ100においてはこの制御線18が
切断されてICチップの切断面、即ち第１のダイシングラ
イン16に露出することになる。しかし、この制御線18は
極めて微細な導線であるので、ICカード化された後にこ
の制御線18を利用してICカード内の情報を解析される虞
は極めて少ない。
1 ではICカード用マイクロコンピュータ100 の部分と制
御回路130 との間は制御線18にて接続されているので、
第１のダイシングライン16にてダイシングしたICカード
用マイクロコンピュータ100においてはこの制御線18が
切断されてICチップの切断面、即ち第１のダイシングラ
イン16に露出することになる。しかし、この制御線18は
極めて微細な導線であるので、ICカード化された後にこ
の制御線18を利用してICカード内の情報を解析される虞
は極めて少ない。
【００５１】なお、上記第１の発明の実施例では、第１
のダイシングライン16と第２のダイシングライン17との
間の領域にデバッグ用の端子13及び制御回路130 を構成
した例を示したが、それらに代えてたとえば内蔵ソフト
ウェア、即ちCPU ２の処理プログラム開発用の論理回路
及びそのためのデータ入出力端子を構成してもよい。こ
のような構成を採った場合、ダイシング時に第１のダイ
シングライン16または第２のダイシングライン17のいず
れかを選択することにより、５端子を有するICカード用
マイクロコンピュータまたは内蔵ソフトウェア開発用の
マイクロコンピュータのいずれかを製造することが出来
る。
のダイシングライン16と第２のダイシングライン17との
間の領域にデバッグ用の端子13及び制御回路130 を構成
した例を示したが、それらに代えてたとえば内蔵ソフト
ウェア、即ちCPU ２の処理プログラム開発用の論理回路
及びそのためのデータ入出力端子を構成してもよい。こ
のような構成を採った場合、ダイシング時に第１のダイ
シングライン16または第２のダイシングライン17のいず
れかを選択することにより、５端子を有するICカード用
マイクロコンピュータまたは内蔵ソフトウェア開発用の
マイクロコンピュータのいずれかを製造することが出来
る。
【００５２】次に第２の発明について説明する。
【００５３】図４は第２の発明に係るICカード用マイク
ロコンピュータの機能構成を示すブロック図であり、基
本的には上述の第１の発明の手法により構成される。即
ち、ICチップ上のICカード１を構成するICカード用マイ
クロコンピュータ100 側の領域に、処理プログラムの選
択回路21を形成しておき、図１に示されている第１の発
明のデバッグ用端子13を入出力端子14として形成すると
共にデバッグ用の制御回路130 に代えてCPU ２の処理プ
ログラム開発用の、即ち内蔵ソフトウェア開発用論理回
路140 を形成する。
ロコンピュータの機能構成を示すブロック図であり、基
本的には上述の第１の発明の手法により構成される。即
ち、ICチップ上のICカード１を構成するICカード用マイ
クロコンピュータ100 側の領域に、処理プログラムの選
択回路21を形成しておき、図１に示されている第１の発
明のデバッグ用端子13を入出力端子14として形成すると
共にデバッグ用の制御回路130 に代えてCPU ２の処理プ
ログラム開発用の、即ち内蔵ソフトウェア開発用論理回
路140 を形成する。
【００５４】更に、内蔵ソフトウェア開発用論理回路14
0 には入出力端子14の一部または全部を介して外部ROM
、即ち外付けROM 22が接続されている。
0 には入出力端子14の一部または全部を介して外部ROM
、即ち外付けROM 22が接続されている。
【００５５】なお、参照符号100 にて示されるICカード
用マイクロコンピュータと内蔵ソフトウェア開発用論理
回路140 との間が制御線18にて接続されていることは図
１及び図２に示されている第１の発明の構成と同様であ
る。
用マイクロコンピュータと内蔵ソフトウェア開発用論理
回路140 との間が制御線18にて接続されていることは図
１及び図２に示されている第１の発明の構成と同様であ
る。
【００５６】この図４に示されているように構成された
ICカード用マイクロコンピュータのための内蔵ソフトウ
ェア開発用マイクロコンピュータは、図１に示されてい
る第２のダイシングライン17にてダイシングすることに
より個々のICチップとして得られるが、その動作は図５
のフローチャートに示されているようになる。
ICカード用マイクロコンピュータのための内蔵ソフトウ
ェア開発用マイクロコンピュータは、図１に示されてい
る第２のダイシングライン17にてダイシングすることに
より個々のICチップとして得られるが、その動作は図５
のフローチャートに示されているようになる。
【００５７】即ち、CPU ２がステップＳ21のモード選択
処理において、マスクROM ３に格納されている処理プロ
グラムを実行するか (ステップS22)、または入出力端子
14に接続された外付けROM 22に格納されている処理プロ
グラムを実行するか (ステップS23)を選択回路21を制御
することにより選択する。
処理において、マスクROM ３に格納されている処理プロ
グラムを実行するか (ステップS22)、または入出力端子
14に接続された外付けROM 22に格納されている処理プロ
グラムを実行するか (ステップS23)を選択回路21を制御
することにより選択する。
【００５８】このように第２の発明のICカード用マイク
ロコンピュータのための内蔵ソフトウェア開発用マイク
ロコンピュータでは、マスクROM ３に格納されているプ
ログラム処理プログラムと外付けROM 22に格納されてい
る処理プログラムとのいずれかを選択して実行すること
が出来、また外付けROM 22は入出力端子14を介して種々
付け換えることが出来る。従って、１種類の内蔵ソフト
ウェア開発用マイクロコンピュータにより種々の動作確
認が出来るので、ICカードの内蔵ソフトウェアの開発を
効率的に実行することが可能になる。
ロコンピュータのための内蔵ソフトウェア開発用マイク
ロコンピュータでは、マスクROM ３に格納されているプ
ログラム処理プログラムと外付けROM 22に格納されてい
る処理プログラムとのいずれかを選択して実行すること
が出来、また外付けROM 22は入出力端子14を介して種々
付け換えることが出来る。従って、１種類の内蔵ソフト
ウェア開発用マイクロコンピュータにより種々の動作確
認が出来るので、ICカードの内蔵ソフトウェアの開発を
効率的に実行することが可能になる。
【００５９】次に第３の発明に係るICカード用マイクロ
コンピュータについて以下に説明する。図６は第３の発
明に係るICカード用マイクロコンピュータの外観を示す
模式図である。
コンピュータについて以下に説明する。図６は第３の発
明に係るICカード用マイクロコンピュータの外観を示す
模式図である。
【００６０】この第３の発明では、チップ上に形成され
たICカード用マイクロコンピュータ100 はダイシングラ
イン16にてダイシングされるようになっているが、その
外側の領域にマイクロコンピュータのテスト用の入出力
端子24が設けられている。
たICカード用マイクロコンピュータ100 はダイシングラ
イン16にてダイシングされるようになっているが、その
外側の領域にマイクロコンピュータのテスト用の入出力
端子24が設けられている。
【００６１】ICカード用マイクロコンピュータの場合、
マイクロコンピュータ100 内には前述のようにＶcc端子
8, GND端子9, RST端子10,CLK端子11,I/O端子12の５端子
しか備えられておらず、特にデータの入出力端子として
は１ビットのシリアルデータを入出力する I/O端子12の
みしか備えられていない。このため、ダイシングライン
16の外側の領域にアドレスバス，データバス等を設け、
これらと外部との間をテスト用の入出力端子24で接続し
てパラレルデータの入出力を可能に構成することによ
り、製造段階でのテストを高速に実行することが出来る
ようになる。
マイクロコンピュータ100 内には前述のようにＶcc端子
8, GND端子9, RST端子10,CLK端子11,I/O端子12の５端子
しか備えられておらず、特にデータの入出力端子として
は１ビットのシリアルデータを入出力する I/O端子12の
みしか備えられていない。このため、ダイシングライン
16の外側の領域にアドレスバス，データバス等を設け、
これらと外部との間をテスト用の入出力端子24で接続し
てパラレルデータの入出力を可能に構成することによ
り、製造段階でのテストを高速に実行することが出来る
ようになる。
【００６２】図７はこのような第３の発明のICカード用
マイクロコンピュータ100 の製造工程を示すフローチャ
ートである。まず、ステップＳ31のIC製造工程により図
６に参照符号103 にて示されている状態のマイクロコン
ピュータをウェハ上に形成し、その後ステップＳ32のウ
ェハテストを行う。この際、従来であればICカード用マ
イクロコンピュータ100 の I/O端子12を介してテストデ
ータの入力及びその結果のデータの出力を行ってテスト
を行っていたが、図６に示されているマイクロコンピュ
ータ103 ではテスト用の入出力端子24を介してテストデ
ータの入力及びその結果のデータの出力を行うことが出
来るので、短時間でテストは終了する。
マイクロコンピュータ100 の製造工程を示すフローチャ
ートである。まず、ステップＳ31のIC製造工程により図
６に参照符号103 にて示されている状態のマイクロコン
ピュータをウェハ上に形成し、その後ステップＳ32のウ
ェハテストを行う。この際、従来であればICカード用マ
イクロコンピュータ100 の I/O端子12を介してテストデ
ータの入力及びその結果のデータの出力を行ってテスト
を行っていたが、図６に示されているマイクロコンピュ
ータ103 ではテスト用の入出力端子24を介してテストデ
ータの入力及びその結果のデータの出力を行うことが出
来るので、短時間でテストは終了する。
【００６３】この後、ステップＳ33のダイシング工程に
よりダイシングライン16においてダイシングしてテスト
用の入出力端子24が形成されている領域を切り離すこと
により、図６に参照符号100 にて示されている範囲のIC
カード用マイクロコンピュータを個々のICチップとして
分離することが出来る。
よりダイシングライン16においてダイシングしてテスト
用の入出力端子24が形成されている領域を切り離すこと
により、図６に参照符号100 にて示されている範囲のIC
カード用マイクロコンピュータを個々のICチップとして
分離することが出来る。
【００６４】次に第４の発明に係るICカード用マイクロ
コンピュータについて説明する。図８は第４の発明に係
るICカード用マイクロコンピュータの外観を示す模式図
である。
コンピュータについて説明する。図８は第４の発明に係
るICカード用マイクロコンピュータの外観を示す模式図
である。
【００６５】この第４の発明では、チップ上に形成され
たICカード用マイクロコンピュータ100 はダイシングラ
イン16にてダイシングされるようになっているが、その
外側の領域に前述の図１に示されている第１の発明のデ
バッグ用端子13及び制御回路130 または図４に示されて
いる第２の発明のデータ入出力端子14及び内蔵ソフトウ
ェア開発用論理回路140 のいずれかが形成されると共
に、図６に示されている第３の発明のテスト用の入出力
端子24が設けられている。そして、これらが形成されて
いる領域の更に外側に第２のダイシングライン17が設け
られている。
たICカード用マイクロコンピュータ100 はダイシングラ
イン16にてダイシングされるようになっているが、その
外側の領域に前述の図１に示されている第１の発明のデ
バッグ用端子13及び制御回路130 または図４に示されて
いる第２の発明のデータ入出力端子14及び内蔵ソフトウ
ェア開発用論理回路140 のいずれかが形成されると共
に、図６に示されている第３の発明のテスト用の入出力
端子24が設けられている。そして、これらが形成されて
いる領域の更に外側に第２のダイシングライン17が設け
られている。
【００６６】次に、このような第４の発明のICカード用
マイクロコンピュータの製造工程を図９のフローチャー
トを参照して説明する。
マイクロコンピュータの製造工程を図９のフローチャー
トを参照して説明する。
【００６７】まず、ステップＳ41のIC製造工程により図
８に参照符号101 にて示されている状態のマイクロコン
ピュータをウェハ上に形成し、その後ステップＳ42のウ
ェハテストを行う。このウェハテストに際しては、両ダ
イシングライン16, 17間の領域に形成されているテスト
用の入出力端子24を用いてテストを行う。次に、ステッ
プＳ43のダイシング工程により個々のICチップを分離す
る。
８に参照符号101 にて示されている状態のマイクロコン
ピュータをウェハ上に形成し、その後ステップＳ42のウ
ェハテストを行う。このウェハテストに際しては、両ダ
イシングライン16, 17間の領域に形成されているテスト
用の入出力端子24を用いてテストを行う。次に、ステッ
プＳ43のダイシング工程により個々のICチップを分離す
る。
【００６８】このステップＳ43のダイシング工程におい
て、第１のダイシングライン16でダイシングした場合に
は、図８に参照符号100 にて示されている５端子を有す
るICカード用マイクロコンピュータが得られる。また、
第２のダイシングライン17でダイシングした場合には、
ICカード用マイクロコンピュータ100 に加えてマイクロ
コンピュータデバッグ用の端子13及び制御回路13または
データ入出力端子14及び内蔵ソフトウェア開発用論理回
路140 のいずれかを有する図８に参照符号101にて示さ
れているデバッグ用マイクロコンピュータまたはICカー
ド用マイクロコンピュータ用の内蔵ソフトウェア開発用
マイクロコンピュータが得られる。そして、いずれの場
合においても、ウェハ状態でのテストを高速で実行する
ことが可能になる。
て、第１のダイシングライン16でダイシングした場合に
は、図８に参照符号100 にて示されている５端子を有す
るICカード用マイクロコンピュータが得られる。また、
第２のダイシングライン17でダイシングした場合には、
ICカード用マイクロコンピュータ100 に加えてマイクロ
コンピュータデバッグ用の端子13及び制御回路13または
データ入出力端子14及び内蔵ソフトウェア開発用論理回
路140 のいずれかを有する図８に参照符号101にて示さ
れているデバッグ用マイクロコンピュータまたはICカー
ド用マイクロコンピュータ用の内蔵ソフトウェア開発用
マイクロコンピュータが得られる。そして、いずれの場
合においても、ウェハ状態でのテストを高速で実行する
ことが可能になる。
【００６９】次に第５の発明に係る EPROM内蔵型ICカー
ド用マイクロコンピュータについて説明する。
ド用マイクロコンピュータについて説明する。
【００７０】図10は第５の発明に係るICカード用マイク
ロコンピュータの機能構成を示す機能ブロック図、図11
はその外観を示す模式図である。
ロコンピュータの機能構成を示す機能ブロック図、図11
はその外観を示す模式図である。
【００７１】この図10, 図11に示されている第５の発明
では、従来はマスクROM ３が形成されている領域にEPRO
M 26が形成されると共に、EPROM 26へのデータ書込み用
端子27及び制御回路270 をICカード用マイクロコンピュ
ータ100 の領域の外側の領域、即ちダイシングライン16
の外側の領域に形成してある。
では、従来はマスクROM ３が形成されている領域にEPRO
M 26が形成されると共に、EPROM 26へのデータ書込み用
端子27及び制御回路270 をICカード用マイクロコンピュ
ータ100 の領域の外側の領域、即ちダイシングライン16
の外側の領域に形成してある。
【００７２】マスクROM ３に代えてEPROM 26が使用され
る理由は以下の如くである。マスクROM ３はICカード用
マイクロコンピュータ100 を製造する段階において処理
プログラムが書き込まれ、以後はその内容を書き換える
こと、換言すれば変更することは出来ない。このマスク
ROM ３に書き込まれる処理プログラムはICカード１のユ
ーザの意向に従って開発されるが、たとえば比較的小枚
数のICカードしか必要としないユーザにとっては内蔵ソ
フトウェアを予めマスクROM ３に書き込んだICを製造し
た場合にはコストが嵩む。このため、マスクROM ３の領
域にマスクROM３に代えてEPROM を形成したICカード用
マイクロコンピュータ100 を製造した後、複数のユーザ
向けにそれぞれ異なる処理プログラムを外部からEPROM
に書込むことにより、小規模なユーザにもICカードを比
較的低コストで製造することが可能になる。
る理由は以下の如くである。マスクROM ３はICカード用
マイクロコンピュータ100 を製造する段階において処理
プログラムが書き込まれ、以後はその内容を書き換える
こと、換言すれば変更することは出来ない。このマスク
ROM ３に書き込まれる処理プログラムはICカード１のユ
ーザの意向に従って開発されるが、たとえば比較的小枚
数のICカードしか必要としないユーザにとっては内蔵ソ
フトウェアを予めマスクROM ３に書き込んだICを製造し
た場合にはコストが嵩む。このため、マスクROM ３の領
域にマスクROM３に代えてEPROM を形成したICカード用
マイクロコンピュータ100 を製造した後、複数のユーザ
向けにそれぞれ異なる処理プログラムを外部からEPROM
に書込むことにより、小規模なユーザにもICカードを比
較的低コストで製造することが可能になる。
【００７３】このような第５の発明のICカード用マイク
ロコンピュータの製造工程について図12のフローチャー
トを参照して説明する。
ロコンピュータの製造工程について図12のフローチャー
トを参照して説明する。
【００７４】まず、ステップＳ51のIC製造工程により図
11に参照符号101 にて示されている状態のマイクロコン
ピュータをウェハ上に形成し、次にステップＳ52のウェ
ハテストを行って良品と不良品とを選別する。その後、
良品についてのみ、ウェハの状態のままでEPROM 26への
データの書込みのための端子27を用いてEPROM 26にデー
タを書込む (ステップS53)。その後、ステップＳ54のダ
イシング工程においてダイシングライン16にてダイシン
グすることによりEPROM 26へのデータの書込みのための
端子27及び制御回路270 を切り落としてICカード用マイ
クロコンピュータ100 を得ることが出来る。
11に参照符号101 にて示されている状態のマイクロコン
ピュータをウェハ上に形成し、次にステップＳ52のウェ
ハテストを行って良品と不良品とを選別する。その後、
良品についてのみ、ウェハの状態のままでEPROM 26への
データの書込みのための端子27を用いてEPROM 26にデー
タを書込む (ステップS53)。その後、ステップＳ54のダ
イシング工程においてダイシングライン16にてダイシン
グすることによりEPROM 26へのデータの書込みのための
端子27及び制御回路270 を切り落としてICカード用マイ
クロコンピュータ100 を得ることが出来る。
【００７５】このような製造工程を採ることにより、EP
ROM 26への情報の書込みを確実に行うことが可能にな
る。
ROM 26への情報の書込みを確実に行うことが可能にな
る。
【００７６】次に本発明の第６の発明の内蔵ソフトウェ
ア開発用 EPROM内蔵型ICカード用マイクロコンピュータ
について説明する。図13は第６の発明に係るICカード用
マイクロコンピュータの機能構成を示す機能ブロック
図、図14はその外観を示す模式図である。
ア開発用 EPROM内蔵型ICカード用マイクロコンピュータ
について説明する。図13は第６の発明に係るICカード用
マイクロコンピュータの機能構成を示す機能ブロック
図、図14はその外観を示す模式図である。
【００７７】この第６の発明では、図10, 図11に示され
ている第５の発明と同様に従来のマスクROM ３の領域に
EPROM 26を形成すると共にICカード用マイクロコンピュ
ータ100 の外側の領域、即ち第１のダイシングライン16
と第２のダイシングライン17との間の領域にEPROM 26へ
のデータの書込みのための端子27及びその制御回路270
を設け、更に図４に示されている第２の発明と同様に内
蔵ソフトウェア開発用の論理回路140 及びそのためのデ
ータ入出力端子14を設けてある。
ている第５の発明と同様に従来のマスクROM ３の領域に
EPROM 26を形成すると共にICカード用マイクロコンピュ
ータ100 の外側の領域、即ち第１のダイシングライン16
と第２のダイシングライン17との間の領域にEPROM 26へ
のデータの書込みのための端子27及びその制御回路270
を設け、更に図４に示されている第２の発明と同様に内
蔵ソフトウェア開発用の論理回路140 及びそのためのデ
ータ入出力端子14を設けてある。
【００７８】次に図15のフローチャートを参照して内蔵
ソフトウェア開発時の動作手順を説明する。内蔵ソフト
ウェア開発時には一般的には、プログラム開発とその動
作確認とを複数回反復しつつプログラムを完成させる。
ソフトウェア開発時の動作手順を説明する。内蔵ソフト
ウェア開発時には一般的には、プログラム開発とその動
作確認とを複数回反復しつつプログラムを完成させる。
【００７９】まず、プログラム開発を行い (ステップS6
1)、このプログラムを外付けROM 22に書き込む。外付け
ROM 22を内蔵ソフトウェア開発用の入出力端子14に接続
し、種々のタイミング信号を検査しつつ、プログラムの
動作確認を行う (ステップS62)。プログラムの動作確認
が完了した後 (ステップS63)、そのプログラムをICカー
ド用マイクロコンピュータ100 内のEPROM 26に書込む
(ステップS64)。そして、内部EPROM 26に書き込んだ処
理プログラムに従ってICカード用マイクロコンピュータ
100 を動作させる (ステップS65)。
1)、このプログラムを外付けROM 22に書き込む。外付け
ROM 22を内蔵ソフトウェア開発用の入出力端子14に接続
し、種々のタイミング信号を検査しつつ、プログラムの
動作確認を行う (ステップS62)。プログラムの動作確認
が完了した後 (ステップS63)、そのプログラムをICカー
ド用マイクロコンピュータ100 内のEPROM 26に書込む
(ステップS64)。そして、内部EPROM 26に書き込んだ処
理プログラムに従ってICカード用マイクロコンピュータ
100 を動作させる (ステップS65)。
【００８０】以上により、図13及び図14に示されている
一つのマイクロコンピュータで内蔵ソフトウェアを開発
することも、また５端子を使用してのマイクロコンピュ
ータの動作確認を行うことも可能になる。
一つのマイクロコンピュータで内蔵ソフトウェアを開発
することも、また５端子を使用してのマイクロコンピュ
ータの動作確認を行うことも可能になる。
【００８１】
【発明の効果】以上に詳述したように、第１の発明によ
れば、本来のICカード用マイクロコンピュータとしての
ダイシングラインの外側の領域に制御回路及び入出力端
子を備えているため、ダイシングラインを選択すること
によりICカード用マイクロコンピュータとしても、また
それとは異なる機能を有するコンピュータ、たとえば内
蔵処理プログラム開発用あるいはデバッグ用のマイクロ
コンピュータとしても機能するマイクロコンピュータを
同一のIC製造用マスクにて得ることが出来る。また、IC
カード用マイクロコンピュータとしてダイシングされた
後は制御回路用の入出力端子が無くなるので、内部解
析, 偽造等の危険性が回避される。
れば、本来のICカード用マイクロコンピュータとしての
ダイシングラインの外側の領域に制御回路及び入出力端
子を備えているため、ダイシングラインを選択すること
によりICカード用マイクロコンピュータとしても、また
それとは異なる機能を有するコンピュータ、たとえば内
蔵処理プログラム開発用あるいはデバッグ用のマイクロ
コンピュータとしても機能するマイクロコンピュータを
同一のIC製造用マスクにて得ることが出来る。また、IC
カード用マイクロコンピュータとしてダイシングされた
後は制御回路用の入出力端子が無くなるので、内部解
析, 偽造等の危険性が回避される。
【００８２】第２の発明によれば、ダイシングラインを
選択することにより、IC用マイクロコンピュータとして
も、またCPU が内蔵プログラムメモリまたは外部メモリ
に格納されている処理プログラムのいずれかを処理可能
な処理プログラム開発用マイクロコンピュータとしても
機能するマイクロコンピュータを同一のIC製造用マスク
にて得ることが出来る。また、外部メモリとしては種々
のプログラムを格納したメモリを接続することが出来る
ので、処理プログラムの開発を効率的に行うことが出来
る。
選択することにより、IC用マイクロコンピュータとして
も、またCPU が内蔵プログラムメモリまたは外部メモリ
に格納されている処理プログラムのいずれかを処理可能
な処理プログラム開発用マイクロコンピュータとしても
機能するマイクロコンピュータを同一のIC製造用マスク
にて得ることが出来る。また、外部メモリとしては種々
のプログラムを格納したメモリを接続することが出来る
ので、処理プログラムの開発を効率的に行うことが出来
る。
【００８３】第３の発明によれば、ICカード用マイクロ
コンピュータとしてダイシングする前にウェハテストを
専用の入出力端子を用いて行うことが出来、その後のダ
イシングにより通常のICカード用マイクロコンピュータ
が得られるので、ウェハテストに要する時間が短縮され
る。また、ダイシング後はテスト用の端子を有していな
いICカード用マイクロコンピュータになるので、小型化
が可能になると共に、マイクロコンピュータの内部解
析, 偽造等の危険性が回避される。
コンピュータとしてダイシングする前にウェハテストを
専用の入出力端子を用いて行うことが出来、その後のダ
イシングにより通常のICカード用マイクロコンピュータ
が得られるので、ウェハテストに要する時間が短縮され
る。また、ダイシング後はテスト用の端子を有していな
いICカード用マイクロコンピュータになるので、小型化
が可能になると共に、マイクロコンピュータの内部解
析, 偽造等の危険性が回避される。
【００８４】第４の発明によれば、ICカード用マイクロ
コンピュータとしてダイシングする前にウェハテストを
専用の入出力端子を用いて行うことが出来るので、ウェ
ハテストに要する時点が短縮され、更にその後のダイシ
ングに際してダイシングラインを選択することにより、
ICカード用マイクロコンピュータとしても、またそれと
は異なるたとえば内蔵処理プログラム開発用あるいはデ
バッグ用のマイクロコンピュータとしても機能するマイ
クロコンピュータを同一のIC製造用マスクにて得ること
が出来る。また、ダイシング後はテスト用の端子を有し
ていないICカード用マイクロコンピュータになるので、
小型化が可能になると共に、マイクロコンピュータの内
部解析, 偽造等の危険性が回避される。
コンピュータとしてダイシングする前にウェハテストを
専用の入出力端子を用いて行うことが出来るので、ウェ
ハテストに要する時点が短縮され、更にその後のダイシ
ングに際してダイシングラインを選択することにより、
ICカード用マイクロコンピュータとしても、またそれと
は異なるたとえば内蔵処理プログラム開発用あるいはデ
バッグ用のマイクロコンピュータとしても機能するマイ
クロコンピュータを同一のIC製造用マスクにて得ること
が出来る。また、ダイシング後はテスト用の端子を有し
ていないICカード用マイクロコンピュータになるので、
小型化が可能になると共に、マイクロコンピュータの内
部解析, 偽造等の危険性が回避される。
【００８５】第５の発明によれば、ICカード用マイクロ
コンピュータとしてダイシングする前に書換え可能なプ
ログラムメモリへのプログラム書込みが自由に出来、そ
の後のダイシングにより通常のICカード用マイクロコン
ピュータが得られるので、小規模のユーザにもICカード
を比較的低コストで提供出来る。また、プログラムメモ
リへのプログラム書込みのための端子はダイシングによ
りICカード用マイクロコンピュータからは切り離される
ため、小型化が可能になると共に、マイクロコンピュー
タの内部解析, 偽造等の危険性が回避される。
コンピュータとしてダイシングする前に書換え可能なプ
ログラムメモリへのプログラム書込みが自由に出来、そ
の後のダイシングにより通常のICカード用マイクロコン
ピュータが得られるので、小規模のユーザにもICカード
を比較的低コストで提供出来る。また、プログラムメモ
リへのプログラム書込みのための端子はダイシングによ
りICカード用マイクロコンピュータからは切り離される
ため、小型化が可能になると共に、マイクロコンピュー
タの内部解析, 偽造等の危険性が回避される。
【００８６】第６の発明によれば、ICカード用マイクロ
コンピュータとしてダイシングする前に書換え可能なプ
ログラムメモリへのプログラム書込みが自由に出来るた
め小規模のユーザにもICカードを比較的低コストで提供
出来ると共に、 CPUが書換え可能なメモリまたは外部メ
モリに格納されている処理プログラムのいずれかを処理
可能な処理プログラム開発用マイクロコンピュータとし
て構成することが出来、更にその後のダイシングにより
通常のICカード用マイクロコンピュータが得られる。ま
た、プログラムメモリへのプログラム書込みのための端
子はダイシングによりICカード用マイクロコンピュータ
からは切り離されるため、小型化が可能になると共に、
マイクロコンピュータの内部解析, 偽造等の危険性が回
避される。更に、種々の処理プログラムを内蔵プログラ
ムメモリに書き込んで動作確認をすることが出来るの
で、処理プログラムの開発を効率的に行うことが出来
る。
コンピュータとしてダイシングする前に書換え可能なプ
ログラムメモリへのプログラム書込みが自由に出来るた
め小規模のユーザにもICカードを比較的低コストで提供
出来ると共に、 CPUが書換え可能なメモリまたは外部メ
モリに格納されている処理プログラムのいずれかを処理
可能な処理プログラム開発用マイクロコンピュータとし
て構成することが出来、更にその後のダイシングにより
通常のICカード用マイクロコンピュータが得られる。ま
た、プログラムメモリへのプログラム書込みのための端
子はダイシングによりICカード用マイクロコンピュータ
からは切り離されるため、小型化が可能になると共に、
マイクロコンピュータの内部解析, 偽造等の危険性が回
避される。更に、種々の処理プログラムを内蔵プログラ
ムメモリに書き込んで動作確認をすることが出来るの
で、処理プログラムの開発を効率的に行うことが出来
る。
【図１】第１の発明に係るICカード用マイクロコンピュ
ータの外観を示す模式図である。
ータの外観を示す模式図である。
【図２】第１の発明に係るICカード用マイクロコンピュ
ータの機能構成を示す機能ブロック図である。
ータの機能構成を示す機能ブロック図である。
【図３】第１の発明に係るICカード用マイクロコンピュ
ータの製造工程を示すフローチャートである。
ータの製造工程を示すフローチャートである。
【図４】第２の発明に係るICカード用マイクロコンピュ
ータの機能構成を示すブロック図である。
ータの機能構成を示すブロック図である。
【図５】第２の発明に係るICカード用マイクロコンピュ
ータの動作説明のためのフローチャートである。
ータの動作説明のためのフローチャートである。
【図６】第３の発明に係るICカード用マイクロコンピュ
ータの外観を示す模式図である。
ータの外観を示す模式図である。
【図７】第３の発明のICカード用マイクロコンピュータ
の製造工程を示すフローチャートである。
の製造工程を示すフローチャートである。
【図８】第４の発明に係るICカード用マイクロコンピュ
ータの外観を示す模式図である。
ータの外観を示す模式図である。
【図９】第４の発明のICカード用マイクロコンピュータ
の製造工程を示すフローチャートである。
の製造工程を示すフローチャートである。
【図１０】第５の発明に係るICカード用マイクロコンピ
ュータの機能構成を示す機能ブロック図である。
ュータの機能構成を示す機能ブロック図である。
【図１１】第５の発明に係るICカード用マイクロコンピ
ュータの外観を示す模式図である。
ュータの外観を示す模式図である。
【図１２】第５の発明のICカード用マイクロコンピュー
タの製造工程を示すフローチャートである。
タの製造工程を示すフローチャートである。
【図１３】第６の発明に係るICカード用マイクロコンピ
ュータの機能構成を示す機能ブロック図である。
ュータの機能構成を示す機能ブロック図である。
【図１４】第６の発明に係るICカード用マイクロコンピ
ュータの外観を示す模式図である。
ュータの外観を示す模式図である。
【図１５】第６の発明に係るICカード用マイクロコンピ
ュータによる内蔵ソフトウェア開発時の動作手順を説明
するためのフローチャートである。
ュータによる内蔵ソフトウェア開発時の動作手順を説明
するためのフローチャートである。
【図１６】従来のICカードの機能構成を示す機能ブロッ
ク図である。
ク図である。
【図１７】従来のICカードに搭載されている１チップ構
成のICカード用マイクロコンピュータの外観を示す模式
図である。
成のICカード用マイクロコンピュータの外観を示す模式
図である。
【図１８】従来のICカード用マイクロコンピュータの内
蔵ソフトウェア開発用マイクロコンピュータの外観を示
す模式図である。
蔵ソフトウェア開発用マイクロコンピュータの外観を示
す模式図である。
１ ICカード ２ CPU ３ マスクROM ４ RAM ５ 入出力制御回路 ６ EEPROM ７ バス 12 I/O端子 13 デバッグ用端子 14 入出力端子 16 第１のダイシングライン 17 第２のダイシングライン 21 処理プログラムの選択回路 22 外付けROM 24 テスト用の入出力端子 26 EPROM 100 ICカード用マイクロコンピュータ 130 デバッグ用の制御回路 140 ソフトウェア開発用論理回路
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年１２月１８日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正内容】
【０００８】図18は上述のような従来のICカード用マイ
クロコンピュータのCPU ２の処理プログラム、即ち内蔵
ソフトウェア開発用マイクロコンピュータ110 の外観を
示す模式図である。
クロコンピュータのCPU ２の処理プログラム、即ち内蔵
ソフトウェア開発用マイクロコンピュータ110 の外観を
示す模式図である。
Claims (6)
- 【請求項１】 ウェハ上に設定されたダイシングライン
内の領域に、処理プログラムに従ってデータ処理を行う
CPU と、前記処理プログラムを格納した書換え不可能な
プログラムメモリと、前記CPU が前記処理プログラムを
実行した結果のデータを記憶するデータメモリと、入出
力端子と接続されていて外部とのデータの入出力を１ビ
ットのシリアルデータで行う入出力制御回路と、前記CP
U , プログラムメモリ, データメモリ及び入出力制御回
路相互を接続するバスとを備え、前記ウェハを前記ダイ
シングラインでダイシングすることによりICカード用マ
イクロコンピュータとして機能するマイクロコンピュー
タにおいて、 前記ウェハ上の前記ダイシングラインの外側の領域に、
前記バスと接続された少なくとも１種類の制御回路及び
入出力端子を備え、 前記ウェハを前記両領域を含むようにダイシングするこ
とによりICカード用とは異なるマイクロコンピュータと
して機能すべくなしてあることを特徴とするマイクロコ
ンピュータ。 - 【請求項２】 ウェハ上に設定されたダイシングライン
内の領域に、処理プログラムに従ってデータ処理を行う
CPU と、前記処理プログラムを格納した書換え不可能な
プログラムメモリと、前記CPU が前記処理プログラムを
実行した結果のデータを記憶するデータメモリと、入出
力端子と接続されていて外部とのデータの入出力を１ビ
ットのシリアルデータで行う入出力制御回路と、前記CP
U , プログラムメモリ, データメモリ及び入出力制御回
路相互を接続するバスとを備え、前記ウェハを前記ダイ
シングラインでダイシングすることによりICカード用マ
イクロコンピュータとして機能するマイクロコンピュー
タにおいて、 前記ウェハ上の前記ダイシングラインの外側の領域に前
記バスと接続された前記処理プログラム開発用の論理回
路と、外部メモリを前記バスと接続可能な入出力端子を
備え、 また前記ダイシングライン内の領域にメモリの切換え回
路を備え、 前記ウェハを前記両領域を含むようにダイシングするこ
とにより、前記CPU が前記プログラムメモリまたは前記
外部メモリに格納されている処理プログラムのいずれか
を処理可能な処理プログラム開発用マイクロコンピュー
タとして機能すべくなしてあることを特徴とするマイク
ロコンピュータ。 - 【請求項３】 ウェハ上に設定されたダイシングライン
内の領域に、処理プログラムに従ってデータ処理を行う
CPU と、前記処理プログラムを格納した書換え不可能な
プログラムメモリと、前記CPU が前記処理プログラムを
実行した結果のデータを記憶するデータメモリと、入出
力端子と接続されていて外部とのデータの入出力を１ビ
ットのシリアルデータで行う入出力制御回路と、前記CP
U , プログラムメモリ, データメモリ及び入出力制御回
路相互を接続するバスとを備え、前記ウェハを前記ダイ
シングラインでダイシングすることによりICカード用マ
イクロコンピュータとして機能するマイクロコンピュー
タにおいて、 前記ウェハ上の前記ダイシングラインの外側の領域に、
前記バスと接続された複数のウェハテスト用入出力端子
を備えたことを特徴とするマイクロコンピュータ。 - 【請求項４】 ウェハ上に設定されたダイシングライン
内の領域に、処理プログラムに従ってデータ処理を行う
CPU と、前記処理プログラムを格納した書換え不可能な
プログラムメモリと、前記CPU が前記処理プログラムを
実行した結果のデータを記憶するデータメモリと、入出
力端子と接続されていて外部とのデータの入出力を１ビ
ットのシリアルデータで行う入出力制御回路と、前記CP
U , プログラムメモリ, データメモリ及び入出力制御回
路相互を接続するバスとを備え、前記ウェハを前記ダイ
シングラインでダイシングすることによりICカード用マ
イクロコンピュータとして機能するマイクロコンピュー
タにおいて、 前記ウェハ上の前記ダイシングラインの外側の領域に、
前記バスと接続された少なくとも１種類の制御回路及び
そのための入出力端子と、前記バスと接続された複数の
ウェハテスト用入出力端子とを備え、 前記ウェハを前記両領域を含むようにダイシングするこ
とにより、ウェハテスト用入出力端子を有すると共にIC
カード用とは異なるマイクロコンピュータとして機能す
べくなしてあることを特徴とするマイクロコンピュー
タ。 - 【請求項５】 ウェハ上に設定されたダイシングライン
内の領域に、処理プログラムに従ってデータ処理を行う
CPU と、前記処理プログラムを格納する書換え可能なプ
ログラムメモリと、前記CPU が前記処理プログラムを実
行した結果のデータを記憶するデータメモリと、入出力
端子と接続されていて外部とのデータの入出力を１ビッ
トのシリアルデータで行う入出力制御回路と、前記CPU,
書換え可能なプログラムメモリ, データメモリ及び入出
力制御回路相互を接続するバスとを備え、前記ウェハを
前記ダイシングラインでダイシングすることによりICカ
ード用マイクロコンピュータとして機能するマイクロコ
ンピュータにおいて、前記ウェハ上の前記ダイシングラ
インの外側の領域に、前記書換え可能なプログラムメモ
リへのプログラム書込みのための端子を備えたことを特
徴とするマイクロコンピュータ。 - 【請求項６】 ウェハ上に設定されたダイシングライン
内の領域に、処理プログラムに従ってデータ処理を行う
CPU と、前記処理プログラムを格納する書換え可能なプ
ログラムメモリと、前記CPU が前記処理プログラムを実
行した結果のデータを記憶するデータメモリと、入出力
端子と接続されていて外部とのデータの入出力を１ビッ
トのシリアルデータで行う入出力制御回路と、前記CPU,
書換え可能なプログラムメモリ, データメモリ及び入出
力制御回路相互を接続するバスとを備え、前記ウェハを
前記ダイシングラインでダイシングすることによりICカ
ード用マイクロコンピュータとして機能するマイクロコ
ンピュータにおいて、 前記ウェハ上の前記ダイシングラインの外側の領域に、
前記バスと接続された前記処理プログラム開発用の論理
回路及び外部メモリを接続可能な入出力端子と、前記書
換え可能なプログラムメモリへのプログラム書込みのた
めの端子とを備え、 また前記ダイシングライン内の領域にメモリの切換え回
路を備え、 前記ウェハを前記両領域を含むようにダイシングするこ
とにより、前記書換え可能なプログラムメモリに外部か
ら前記処理プログラムを書込むことを可能とすると共に
前記CPU が前記書換え可能なプログラムメモリまたは前
記外部メモリに格納されている処理プログラムのいずれ
かを処理可能な処理プログラム開発用マイクロコンピュ
ータとして機能すべくなしてあることを特徴とするマイ
クロコンピュータ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4231055A JPH0683990A (ja) | 1992-08-31 | 1992-08-31 | マイクロコンピュータ |
| FR9310394A FR2695228B1 (fr) | 1992-08-31 | 1993-08-31 | Micro-ordinateur pour carte a circuit integre. |
| DE19934329335 DE4329335C2 (de) | 1992-08-31 | 1993-08-31 | Mikrocomputer für IC-Karte |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4231055A JPH0683990A (ja) | 1992-08-31 | 1992-08-31 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0683990A true JPH0683990A (ja) | 1994-03-25 |
Family
ID=16917587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4231055A Pending JPH0683990A (ja) | 1992-08-31 | 1992-08-31 | マイクロコンピュータ |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPH0683990A (ja) |
| DE (1) | DE4329335C2 (ja) |
| FR (1) | FR2695228B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6674153B2 (en) | 2001-12-14 | 2004-01-06 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device utilizing pad to pad wire interconnection for improving detection of failed region on the device |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0823149A (ja) * | 1994-05-06 | 1996-01-23 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| US6223146B1 (en) * | 1994-06-29 | 2001-04-24 | Kelsey-Hayes Company | Method and apparatus for manufacturing a programmed electronic control unit for use in an anti-lock braking (ABS) system |
| JP2000057120A (ja) * | 1998-08-05 | 2000-02-25 | Nec Corp | Ｅｅｐｒｏｍ内蔵ワンチップマイクロコンピュータ |
| JP2003099414A (ja) * | 2001-09-21 | 2003-04-04 | Mitsubishi Electric Corp | 半導体集積回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4956602A (en) * | 1989-02-14 | 1990-09-11 | Amber Engineering, Inc. | Wafer scale testing of redundant integrated circuit dies |
-
1992
- 1992-08-31 JP JP4231055A patent/JPH0683990A/ja active Pending
-
1993
- 1993-08-31 DE DE19934329335 patent/DE4329335C2/de not_active Expired - Fee Related
- 1993-08-31 FR FR9310394A patent/FR2695228B1/fr not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6674153B2 (en) | 2001-12-14 | 2004-01-06 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device utilizing pad to pad wire interconnection for improving detection of failed region on the device |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2695228A1 (fr) | 1994-03-04 |
| FR2695228B1 (fr) | 1996-03-29 |
| DE4329335C2 (de) | 1995-08-17 |
| DE4329335A1 (de) | 1994-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4527234A (en) | Emulator device including a semiconductor substrate having the emulated device embodied in the same semiconductor substrate | |
| US6075381A (en) | Programmable logic block in an integrated circuit | |
| US5231590A (en) | Technique for modifying an integrated circuit layout | |
| US6806730B2 (en) | Method and system for use of an embedded field programmable gate array interconnect for flexible I/O connectivity | |
| KR100856438B1 (ko) | 싱글·칩 반도체 집적회로 장치의 제조방법, 프로그램디버그 방법, 마이크로 컨트롤러의 제조방법 | |
| US6601228B1 (en) | Method for modifying an integrated circuit | |
| US5956252A (en) | Method and apparatus for an integrated circuit that is reconfigurable based on testing results | |
| KR100895685B1 (ko) | 반도체 집적회로 장치, 불휘발성 메모리 장치 및 전자 장치 | |
| KR100895683B1 (ko) | 반도체 집적회로 장치, 반도체 집적회로 장치의 제조방법 및 반도체 집적회로 장치에 프로그램을 기억하는 방법 | |
| JPH06125067A (ja) | 半導体集積回路及びその設計方法 | |
| JPH0683990A (ja) | マイクロコンピュータ | |
| JP5293940B2 (ja) | 半導体集積回路装置およびその試験方法 | |
| EP0609047A2 (en) | Process for fabricating an ASIC device having a gate-array function block | |
| US5712822A (en) | Microprocessor memory test circuit and method | |
| US5857069A (en) | Technique for recovering defective memory | |
| US4858175A (en) | Monolithic semi-custom IC having standard LSI sections and coupling gate array sections | |
| US6800919B2 (en) | Semiconductor device having a redundancy function | |
| US6947292B2 (en) | Primary functional circuit board suitable for use in verifying chip function by alternative manner | |
| US20030081444A1 (en) | Information containing means for memory modules and memory chips | |
| US5689635A (en) | Microprocessor memory test circuit and method | |
| JPS62224836A (ja) | 半導体集積回路装置 | |
| JP5311078B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| US20230024662A1 (en) | Die-to-Die Power Delivery | |
| JPH07297291A (ja) | フィールドプログラマブルゲートアレイ | |
| EP0847086A2 (en) | Improvements in or relating to semiconductor devices |