JPH0590499A - 集積回路装置 - Google Patents

Abstract

(57)【要約】 【目的】 ウェーハテストの治具コストを低減できるチ
ップ構造を提供する。 【構成】 内側ＬＳＩ領域４のほかに、ボンディングパ
ッド２が配列されたボンディングパッド列の外側にも外
側ＬＳＩ領域５を設け、回路機能が異なるＬＳＩの場合
でも、ボンディングパッド列は固定しておき、内側ＬＳ
Ｉ領域４と外側ＬＳＩ領域５と配線布設領域６とを用い
所望のＬＳＩを構成する。 【効果】 回路機能が異なるＬＳＩでも、ボンディング
パッド配列が同一となり、同一治具を用いてウェーハテ
ストが可能となる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、集積回路装置に利用さ
れ、特に、チップ辺にそった少なくとも１列のアレイ状
のボンディングパッドを有する集積回路装置に関する。

【０００２】

【従来の技術】従来、スタンダードセルなどの機能ブロ
ックを配置しそれらを相互に接続してＬＳＩ（大規模集
積回路）機能を構成する集積回路装置においては、図５
に示すように、内側ＬＳＩ領域４の周囲に入出力バッフ
ァ３が配列され、さらに、ボンディングパッド２がチッ
プ１の最外周部に配列された構造を有している。このた
め、ＬＳＩに必要なボンディングパッド数が同じでも、
ＬＳＩ機能量が異なる場合、チップサイズが互いに違っ
てくるので、ボンディングパッド配列も異なるものとな
った。

【０００３】

【発明が解決しようとする課題】前述した従来の集積回
路装置においては、ボンディングパッド数が同じであっ
てもチップサイズが異なるとその座標が変わるため、ウ
ェーハテストの際に、ボンディングパッドに接触してチ
ップに信号を与えるプローブカードは、その座標の違い
に応じて個別に作成する必要があった。

【０００４】そしてこのため、特に、カスタム品と呼ば
れる多品種少量生産を行う製品群においては、個々の製
品に固有のプローブカードを準備し、また実際のウェー
ハテスト時には、その対応を確認する必要があるなど、
プローブカードそれ自体のコストや生産管理上のコスト
が、多量生産品に比して割高なものとなり、コストを増
加させる欠点があった。

【０００５】本発明の目的は、前記の欠点を除去するこ
とにより、ウェーハテストにおけるコスト増加を低減で
きる集積回路装置を提供することにある。

【０００６】

【課題を解決するための手段】本発明は、回路を構成す
る素子領域と、外部端子との接続をとるボンディングパ
ッドが配列されたボンディングパッド列とを有する集積
回路装置において、前記ボンディングパッド列は、回路
機能が異なる場合にも同一に配列されたものであり、前
記素子領域は、それぞれ前記ボンディングパッド列の内
側および外側に設けられた内側素子領域および外側素子
領域を含み、前記ボンディングパッド間に設けられ、前
記内側素子領域に設けられた回路と前記外側素子領域に
設けられた回路とを接続する配線を布設する配線布設領
域を有することを特徴とする。

【０００７】

【作用】素子領域としての内側ＬＳＩ領域および入出力
バッファ領域のほかに、ボンディングパッド列の外側に
も外側ＬＳＩ領域およびまたは入出力バッファ領域を設
け、それらの間の配線はボンディングパッド列間に設け
た配線布設領域を用いて行う。

【０００８】これにより、回路機能は異なっても、ボン
ディングパッド数の同じものは、同一のボンディングパ
ッド列を用い、内側素子領域と外側素子領域とを用いて
回路を構成することができる。

【０００９】従って、ウェーハテストに要するプローブ
カードは同一のものでよくなり、ウェーハテストにおけ
るコスト増加を低減することが可能となる。

【００１０】

【実施例】以下、本発明の実施例について図面を参照し
て説明する。

【００１１】図１は本発明の第一実施例を示すチップレ
イアウト図である。

【００１２】本第一実施例は、チップ１において、ボン
ディングパッド２がチップ１の各辺にそって配列され、
ボンディングパッド列のすぐ内側には入出力バッファ３
が、さらにその内側には内側ＬＳＩ領域４が設けられて
いるとともに、ボンディングパッド列の外側にも外側Ｌ
ＳＩ領域５が設けられている。そして、内側ＬＳＩ領域
４および外側ＬＳＩ領域５には、ＬＳＩ機能を構成する
ための機能ブロックが多数配置され、互いに所望の信号
接続がなされる。なお、図１において参照数字を付して
いないものも同一形状のものは前記説明と同じものであ
り、また、外側ＬＳＩ領域５はチップ外周部を一周して
とり囲む一つの領域全体を示している。また、内側ＬＳ
Ｉ領域４と外側ＬＳＩ領域５との相互の信号接続は、ボ
ンディングパッド２および入出力バッファ３のそれぞれ
の間に設けられた領域、例えば図１で示す配線布設領域
６に、相互信号接続配線が布設されて行われる。

【００１３】図２ないし図４は、本発明の第二ないし第
四実施例を示すもので、それぞれに付された参照数字で
図１と同じものは、図１で説明したのと同じ内容であ
る。

【００１４】図２に示す第二実施例の構成の特徴は、ア
レイ状をなすボンディングパッド２の外側のうち、チッ
プ左辺および上辺部には、外側ＬＳＩ領域５が存在しな
い点にある。従って、同部分においては、内側ＬＳＩ領
域４と外側ＬＳＩ領域５との信号配線布設領域６が不要
であり、このため入出力バッファには図２の３ａで示す
ように、同一機能の入出力バッファ３とは異なる形状の
ものが使用されている。

【００１５】図３に示す第三実施例においては、チップ
上辺において、入出力バッファ３ｂがボンディングパッ
ド２の列の外側に配置されており、この入出力バッファ
３ｂは同一機能の入出力バッファ３とは形状が異なる。
特に、入出力バッファ３ｂと内側ＬＳＩ領域４との接続
は、例えば、６ａで示すボンディングパッド間の配線布
設領域に信号配線を布設して行われる。また、チップ下
辺には、入出力バッファ３のみならず、外側ＬＳＩ領域
５もまたボンディングパッド２の外側に配置されてい
る。この入出力バッファ３を含むボンディングパッド２
の外側の領域と、内側ＬＳＩ領域４との間の信号接続
は、前述と同様に、例えば、６で示す配線布設領域を使
用して行われる。

【００１６】さて、図１から図３に示した３種のチップ
レイアウトにおいて、ＬＳＩ機能は互いに異なるもので
あるが、必要なＬＳＩ端子数は同一であり、特に、ボン
ディングパッド２の相互間距離は３種チップともに同一
である。すなわち、入出力バッファを含む機能ブロック
を配置するに当たって、従来例のようにボンディングパ
ッドの内側に全てを並べるのでなく、ボンディングパッ
ドの外側にもそれらの一部を配置する構造を採ることに
よって、ボンディングパッドの相互間距離を異なるＬＳ
Ｉ機能に対しても共通のものに保つことが可能になって
いる。そして、この結果これら３種のチップのウェーハ
測定においては、共通の１種類のプローブカードが使用
される。

【００１７】図４の第四実施例は、前述の第一ないし第
三実施例とは別の形式の実施例を示すものである。すな
わち、図４に示すチップ１においては、その上、下辺に
いわゆるジグザグ状のボンディングパッド配列が用いら
れており、図１ないし図３で説明したチップ辺にそった
一列状のボンディングパッドアレイと異なり、前記辺に
おいては、ボンディングパッド２と２ａとにより２列状
のアレイを構成している。そして、かかる上下辺の各ボ
ンディングパッド２および２ａには入出力バッファ３ｃ
がそれぞれに対応して配置されている。入出力バッファ
３ｃは同一機能の入出力バッファ３ｂとはボンディング
パッドの配列ピッチの違いに応じて異なる形状を持つ。
本第四実施例では、チップ左右辺において、入出力バッ
ファ３ｂがボンディングパッド２の外側に配置されてお
り、入出力バッファ３ｂと内側ＬＳＩ領域４との信号接
続は、ボンディングパッド２間のスペース、例えば、６
ａで示す配線布設領域に信号配線を布設して行われる。

【００１８】図１〜図３で説明したのと同様の、プロー
ブカードの共用化については、ここでは、別のレイアウ
ト図を示して説明することは省略するが、必要なＬＳＩ
端子数が同一で異なる機能量を持つ別のチップにおいて
も、図４に示したのと同一のボンディングパッド配置で
構成しうることは図１〜図３での説明から明らかであ
る。

【００１９】本発明の特徴は、図１においては、外側素
子領域としての外側ＬＳＩ領域５と配線布設領域６とを
設け、図２においては、外側素子領域としての部分的な
外側ＬＳＩ領域５と配線布設領域６とを設け、図３にお
いては、外側素子領域としての部分的な外側ＬＳＩ領域
５、および入出力バッファ３ｂと、配線布設領域６およ
び６ａとを設け、図４においては、外側素子領域として
の入出力バッファ３ｂと配線布設領域６ａとを設け、図
１、２および３では同一のボンディングパッド列を有し
ていることにある。

【００２０】さて、本発明の目的とするところは、多品
種にわたるボンディングパッド座標の共通化であり、従
って、ボンディングパッドアレイにおいて、１チップ内
の大部分のボンディングパッドは後述する理由から等間
隔で配列される。図１ないし図３の第一ないし第三実施
例においては、チップの各コーナー領域に位置する２パ
ッド（各辺のボンディングパッドアレイ両端の各１ケ）
だけが、パッケージとのボンディングワイヤとの接続構
造を好ましい状態にするため、アレイピッチからはずれ
ている以外、全て等間隔である。図４の第四実施例にお
いても、上下辺、左右辺それぞれでパッドピッチは各コ
ーナー領域の２パッドを除いて等間隔である。かかる等
間隔という画一的構造を持たせることにより、異なるＬ
ＳＩ機能構成それぞれにとって、最も好ましいボンディ
ングパッド配列の平均的状態が設定でき、多品種にわた
るボンディングパッド座標の共通化が容易になる。

【００２１】さらに、本発明では、多品種を効率良く開
発することを前提とするものであり、従って、チップ設
計には自動レイアウトツール類が多用されるが、前述の
ように、ボンディングパッドが等間隔であるという画一
性により、これらツール類との整合が得やすくなる。ま
た、自動レイアウトツール類を使用する上で、前述のボ
ンディングパッドアレイの内部と外部を相互に接続する
信号配線には、同内部の機能ブロック間を結ぶ信号配線
と同一配線幅のものが使用され、特に多層配線において
は、それぞれの配線層配線で同一の配線幅のものが使用
される。これも、自動レイアウトツール類に与えるルー
ルを画一化し、設計効率をよくする上で必要である。

【００２２】なお、ボンディングパッドアレイの外部の
領域にも前記ツール類が適用されるが、その領域外形の
不規則さ等から、人手によるレイアウト設計との併用で
設計が進められる場合が多い。通常この領域でも用いら
れる信号配線幅は前述と同様、内部と同じ配線幅のもの
が使用される。

【００２３】また、特に、ボンディングパッドアレイの
外部の領域に配置される入出力ブロックまたは機能ブロ
ックには、同内部に配置される入出力ブロックまたは機
能ブロックと、少なくとも機能ブロック単体の機能その
ものは同一のものが存在しうる。特に、機能ブロックは
形状も同じ、すなわち、内部に配置されるのと全く同様
のものが外部においても使用されうる。これも自動設計
ツールに対し、ルールを画一化する上で有効である。

【００２４】

【発明の効果】以上説明したように、本発明は、ボンデ
ィングパッド列の外側にも入出力バッファまたはＬＳＩ
領域を設けることにより、ＬＳＩ機能量が異なっても必
要なＬＳＩ端子数が同一である場合、ボンディングパッ
ド位置をこれらＬＳＩ機能量の異なるチップどうしで共
通化することが可能になり、よって、ウェーハ測定時に
必要なプローブカードが前記機能量の異なるチップどう
し共通に使用することが可能になって、かかる測定治具
のコストを低減することができ、さらには、使用治具の
点数を製造品種の点数以下に削減することが可能にな
り、管理コストも低減できる効果がある。

【図面の簡単な説明】

【図１】本発明の第一実施例を示すチップレイアウト
図。

【図２】本発明の第二実施例を示すチップレイアウト
図。

【図３】本発明の第三実施例を示すチップレイアウト
図。

【図４】本発明の第四実施例を示すチップレイアウト
図。

【図５】従来例を示すチップレイアウト図。

【符号の説明】

１ チップ ２、２ａ ボンディングパッド ３、３ａ、３ｂ、３ｃ 入出力バッファ ４ 内側ＬＳＩ領域 ５ 外側ＬＳＩ領域 ６、６ａ 配線布設領域

Claims (1)

【特許請求の範囲】
1. 【請求項１】 回路を構成する素子領域と、外部端子と
   の接続をとるボンディングパッドが配列されたボンディ
   ングパッド列とを有する集積回路装置において、 前記ボンディングパッド列は、回路機能が異なる場合に
   も同一に配列されたものであり、 前記素子領域は、それぞれ前記ボンディングパッド列の
   内側および外側に設けられた内側素子領域および外側素
   子領域を含み、 前記ボンディングパッド間に設けられ、前記内側素子領
   域に設けられた回路と前記外側素子領域に設けられた回
   路とを接続する配線を布設する配線布設領域を有するこ
   とを特徴とする集積回路装置。