JP2766857B2 - 半導体集積回路装置形成ウエファ - Google Patents
半導体集積回路装置形成ウエファInfo
- Publication number
- JP2766857B2 JP2766857B2 JP1128537A JP12853789A JP2766857B2 JP 2766857 B2 JP2766857 B2 JP 2766857B2 JP 1128537 A JP1128537 A JP 1128537A JP 12853789 A JP12853789 A JP 12853789A JP 2766857 B2 JP2766857 B2 JP 2766857B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- circuit device
- device forming
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、複数の半導体集積回路装置を形成している
半導体集積回路装置形成ウエファに関する。
半導体集積回路装置形成ウエファに関する。
［従来の技術］ 従来、第３図に示すような、複数の半導体集積回路装
置Ｍをアレイ状に配列形成している半導体集積回路装置
形成ウエファＷが提案されている。
置Ｍをアレイ状に配列形成している半導体集積回路装置
形成ウエファＷが提案されている。
この場合、複数の半導体集積回路装置Ｍは、互に同じ
回路内容を有しているとは限らないが、半導体集積回路
装置形成ウエファＷ上に、同時的に、半導体集積回路装
置形成ウエファＷ上の全領域を通してみて、互に等しい
面積を占めているように方形に形成されている。
回路内容を有しているとは限らないが、半導体集積回路
装置形成ウエファＷ上に、同時的に、半導体集積回路装
置形成ウエファＷ上の全領域を通してみて、互に等しい
面積を占めているように方形に形成されている。
このような構成を有する半導体集積回路装置形成ウエ
ファＷは、複数の半導体集積回路装置Ｍが、いわゆる複
数の半導体集積回路装置形成チップとして、各別に切出
されて用いられることを予定している。
ファＷは、複数の半導体集積回路装置Ｍが、いわゆる複
数の半導体集積回路装置形成チップとして、各別に切出
されて用いられることを予定している。
また、このような構成を有する半導体集積回路装置形
成ウエファＷによれば、半導体集積回路装置Ｍの、半導
体集積回路装置形成ウエファＷ上に占める各個の面積が
一定である限り、半導体集積回路装置形成ウエファＷの
面積を広くすることによって、半導体集積回路装置Ｍの
数を増加させることができる。
成ウエファＷによれば、半導体集積回路装置Ｍの、半導
体集積回路装置形成ウエファＷ上に占める各個の面積が
一定である限り、半導体集積回路装置形成ウエファＷの
面積を広くすることによって、半導体集積回路装置Ｍの
数を増加させることができる。
［発明が解決しようとする課題］ しかしながら、第３図に示す、複数の半導体集積回路
装置Ｍを形成している半導体集積回路装置形成ウエファ
Ｗの場合、その製造上、複数の半導体集積回路装置Ｍ
を、半導体集積回路装置形成ウエファＷ上の全領域を通
してみて、互に同じ歩留りの値に形成するのが困難であ
ることと、複数の半導体集積回路装置Ｍが、半導体集積
回路装置形成ウエファＷ上の全領域を通してみて、互に
同じ面積を占めていることとから、とくに、半導体集積
回路装置形成ウエファＷの面積が広くなれば、半導体集
積回路装置形成ウエファＷ上の中心部領域ZM、及び周辺
部領域ZL以外の領域ZHにおける半導体集積回路装置Ｍを
形成するときの歩留り（半導体集積回路装置形成歩留
り）が、半導体集積回路装置形成ウエファＷ上の中心部
領域ZM及び周辺部領域ZLにおける半導体集積回路装置形
成歩留りに比し高い値を有し、また、周辺部領域ZLにお
ける半導体集積回路装置形成歩留りが、中心部領域ZMに
おける半導体集積回路装置形成歩留りよりも低い値を有
するというように、半導体集積回路装置形成ウエファＷ
の製造上、半導体集積回路装置形成歩留りむらを有し、
このため、半導体集積回路装置形成ウエファＷの製造
上、半導体集積回路装置形成ウエファＷの全領域を通し
てみた半導体集積回路装置形成歩留りが比較的低い。
装置Ｍを形成している半導体集積回路装置形成ウエファ
Ｗの場合、その製造上、複数の半導体集積回路装置Ｍ
を、半導体集積回路装置形成ウエファＷ上の全領域を通
してみて、互に同じ歩留りの値に形成するのが困難であ
ることと、複数の半導体集積回路装置Ｍが、半導体集積
回路装置形成ウエファＷ上の全領域を通してみて、互に
同じ面積を占めていることとから、とくに、半導体集積
回路装置形成ウエファＷの面積が広くなれば、半導体集
積回路装置形成ウエファＷ上の中心部領域ZM、及び周辺
部領域ZL以外の領域ZHにおける半導体集積回路装置Ｍを
形成するときの歩留り（半導体集積回路装置形成歩留
り）が、半導体集積回路装置形成ウエファＷ上の中心部
領域ZM及び周辺部領域ZLにおける半導体集積回路装置形
成歩留りに比し高い値を有し、また、周辺部領域ZLにお
ける半導体集積回路装置形成歩留りが、中心部領域ZMに
おける半導体集積回路装置形成歩留りよりも低い値を有
するというように、半導体集積回路装置形成ウエファＷ
の製造上、半導体集積回路装置形成歩留りむらを有し、
このため、半導体集積回路装置形成ウエファＷの製造
上、半導体集積回路装置形成ウエファＷの全領域を通し
てみた半導体集積回路装置形成歩留りが比較的低い。
このため、第３図に示す従来の半導体集積回路装置形
成ウエファの場合、とくに、その面積が広い場合、半導
体集積回路装置形成ウエファＷから複数の半導体集積回
路装置Ｍを、複数の半導体集積回路装置形成チップとし
て、各別に切出し、そして、それら複数の半導体集積回
路装置形成チップを用いようとするときに、それら複数
の半導体集積回路装置形成チップ中、良品として用い得
る半導体集積回路装置形成チップの数が小さく、従っ
て、半導体集積回路装置形成ウエファＷからの良品とし
て用い得る半導体集積回路装置形成チップを収得する収
得率が低い、という欠点を有していた。
成ウエファの場合、とくに、その面積が広い場合、半導
体集積回路装置形成ウエファＷから複数の半導体集積回
路装置Ｍを、複数の半導体集積回路装置形成チップとし
て、各別に切出し、そして、それら複数の半導体集積回
路装置形成チップを用いようとするときに、それら複数
の半導体集積回路装置形成チップ中、良品として用い得
る半導体集積回路装置形成チップの数が小さく、従っ
て、半導体集積回路装置形成ウエファＷからの良品とし
て用い得る半導体集積回路装置形成チップを収得する収
得率が低い、という欠点を有していた。
よって、本発明は、上述した欠点のない新規な半導体
集積回路装置形成ウエファを提案せんとするものであ
る。
集積回路装置形成ウエファを提案せんとするものであ
る。
［課題を解決するための手段］ 本発明による半導体集積回路装置形成ウエファは、第
３図で上述したと同様に複数の半導体集積回路装置を形
成している。
３図で上述したと同様に複数の半導体集積回路装置を形
成している。
しかしながら、本発明による半導体集積回路装置形成
ウエファは、このような構成を有する半導体集積回路形
成ウエファにおいて、半導体集積回路装置形成ウエファ
上の半導体集積回路装置形成歩留りの低い領域におけ
る、半導体集積回路装置の各個の面積が、半導体集積回
路装置形成歩留りの高い領域における半導体集積回路装
置の各個の面積よりも狭い。
ウエファは、このような構成を有する半導体集積回路形
成ウエファにおいて、半導体集積回路装置形成ウエファ
上の半導体集積回路装置形成歩留りの低い領域におけ
る、半導体集積回路装置の各個の面積が、半導体集積回
路装置形成歩留りの高い領域における半導体集積回路装
置の各個の面積よりも狭い。
［作用・効果］ 本発明による半導体集積回路装置形成ウエファによれ
ば、半導体集積回路装置形成ウエファ上の半導体集積回
路装置形成歩留りの低い領域における半導体集積回路装
置の各個の面積が、半導体集積回路装置形成歩留りの高
い領域における半導体集積回路装置の各個の面積に比し
狭い。
ば、半導体集積回路装置形成ウエファ上の半導体集積回
路装置形成歩留りの低い領域における半導体集積回路装
置の各個の面積が、半導体集積回路装置形成歩留りの高
い領域における半導体集積回路装置の各個の面積に比し
狭い。
ところで、複数の半導体集積回路装置を形成している
半導体集積回路装置形成ウエファの場合、その製造上、
半導体集積回路装置を形成するときの歩留り（半導体集
積回路装置形成歩留り）は、半導体集積回路装置形成ウ
エファ上に占める半導体集積回路装置の各個の面積が広
くなるのに応じて欠陥が発生する率が増加するので、半
導体集積回路装置の面積に反比例している。
半導体集積回路装置形成ウエファの場合、その製造上、
半導体集積回路装置を形成するときの歩留り（半導体集
積回路装置形成歩留り）は、半導体集積回路装置形成ウ
エファ上に占める半導体集積回路装置の各個の面積が広
くなるのに応じて欠陥が発生する率が増加するので、半
導体集積回路装置の面積に反比例している。
このため、本発明による半導体集積回路装置形成ウエ
ファによれば、その製造上、半導体集積回路装置形成ウ
エファの面積が広いときでも、半導体集積回路装置形成
ウエファの全領域を通してみた半導体集積回路装置の形
成歩留りを、第３図で上述した従来の半導体集積回路装
置形成ウエファの場合に比し格段的に高くすることがで
きる。
ファによれば、その製造上、半導体集積回路装置形成ウ
エファの面積が広いときでも、半導体集積回路装置形成
ウエファの全領域を通してみた半導体集積回路装置の形
成歩留りを、第３図で上述した従来の半導体集積回路装
置形成ウエファの場合に比し格段的に高くすることがで
きる。
以上のことから、本発明による半導体集積回路装置形
成ウエファによれば、その半導体集積回路装置形成ウエ
ファから複数の半導体集積回路装置を、複数の半導体集
積回路装置形成チップとして、各別に切出し、そして、
それら複数の半導体集積回路装置形成チップを用いよう
とするときに、それら複数の半導体集積回路装置形成チ
ップ中の良品として用い得る半導体集積回路装置形成チ
ップの数が、第３図で上述した従来の半導体集積回路装
置形成ウエファの場合に比し大きく、従って、半導体集
積回路装置形成ウエファからの良品として用い得る半導
体集積回路装置形成チップを収得する収得率が、第３図
で上述した従来の半導体集積回路装置形成ウエファの場
合に比し格段的に高い。
成ウエファによれば、その半導体集積回路装置形成ウエ
ファから複数の半導体集積回路装置を、複数の半導体集
積回路装置形成チップとして、各別に切出し、そして、
それら複数の半導体集積回路装置形成チップを用いよう
とするときに、それら複数の半導体集積回路装置形成チ
ップ中の良品として用い得る半導体集積回路装置形成チ
ップの数が、第３図で上述した従来の半導体集積回路装
置形成ウエファの場合に比し大きく、従って、半導体集
積回路装置形成ウエファからの良品として用い得る半導
体集積回路装置形成チップを収得する収得率が、第３図
で上述した従来の半導体集積回路装置形成ウエファの場
合に比し格段的に高い。
［実施例１］ 次に、第１図を伴って本発明による半導体集積回路装
置形成ウエファの第１の実施例を述べよう。
置形成ウエファの第１の実施例を述べよう。
第１図において、第３図との対応部分には同一符号を
付す。
付す。
第１図に示す本発明による半導体集積回路装置形成ウ
エファＷは、第３図で上述した従来の半導体集積回路装
置形成ウエファと同様に、複数の半導体集積回路装置Ｍ
をアレイ状に配列形成している。
エファＷは、第３図で上述した従来の半導体集積回路装
置形成ウエファと同様に、複数の半導体集積回路装置Ｍ
をアレイ状に配列形成している。
しかしながら、第１図に示す本発明による半導体集積
回路装置形成ウエファＷは、このような構成において、
半導体集積回路装置形成ウエファＷの製造上、第３図で
上述したと同様に、半導体集積回路装置形成ウエファＷ
上の中心部領域ZM、及び周辺部領域ZL以外の領域ZHにお
ける第３図で上述したと同様の半導体集積回路装置形成
歩留りが、半導体集積回路装置形成ウエファＷ上の中心
部領域ZM及び周辺部領域ZLにおける半導体集積回路装置
形成歩留りに比し高い値を有し、また、周辺部領域ZLに
おける半導体集積回路装置形成歩留りが、中心部領域ZM
における半導体集積回路装置形成歩留りよりも低い値を
有するというような半導体集積回路装置形成歩留りむら
を有しているとするとき、面積的にみて中心部領域ZMに
一部でも属しているとみなされる半導体集積回路装置Ｍ
の、半導体集積回路装置形成ウエファＷに占める各個の
面積が、面積的に領域ZHのみに属しているとみなされる
半導体集積回路装置Ｍの、半導体集積回路装置形成ウエ
ファＷに占める各個の面積の例えば1/2の値を有し、ま
た、面積的に周辺部領域ZLに一部でも属しているとみな
される半導体集積回路装置Ｍの、半導体集積回路装置形
成ウエファＷに占める各個の面積が、面積的にみて中心
部領域ZMのみに属しているとみなされる半導体集積回路
装置Ｍの、半導体集積回路装置形成ウエファＷに占める
各個の面積の例えば1/2、従って、面積的にみて領域ZH
のみに属しているとみなされる半導体集積回路装置Ｍ
の、半導体集積回路装置形成ウエファＷに占める各個の
面積の1/4の値を有している。
回路装置形成ウエファＷは、このような構成において、
半導体集積回路装置形成ウエファＷの製造上、第３図で
上述したと同様に、半導体集積回路装置形成ウエファＷ
上の中心部領域ZM、及び周辺部領域ZL以外の領域ZHにお
ける第３図で上述したと同様の半導体集積回路装置形成
歩留りが、半導体集積回路装置形成ウエファＷ上の中心
部領域ZM及び周辺部領域ZLにおける半導体集積回路装置
形成歩留りに比し高い値を有し、また、周辺部領域ZLに
おける半導体集積回路装置形成歩留りが、中心部領域ZM
における半導体集積回路装置形成歩留りよりも低い値を
有するというような半導体集積回路装置形成歩留りむら
を有しているとするとき、面積的にみて中心部領域ZMに
一部でも属しているとみなされる半導体集積回路装置Ｍ
の、半導体集積回路装置形成ウエファＷに占める各個の
面積が、面積的に領域ZHのみに属しているとみなされる
半導体集積回路装置Ｍの、半導体集積回路装置形成ウエ
ファＷに占める各個の面積の例えば1/2の値を有し、ま
た、面積的に周辺部領域ZLに一部でも属しているとみな
される半導体集積回路装置Ｍの、半導体集積回路装置形
成ウエファＷに占める各個の面積が、面積的にみて中心
部領域ZMのみに属しているとみなされる半導体集積回路
装置Ｍの、半導体集積回路装置形成ウエファＷに占める
各個の面積の例えば1/2、従って、面積的にみて領域ZH
のみに属しているとみなされる半導体集積回路装置Ｍ
の、半導体集積回路装置形成ウエファＷに占める各個の
面積の1/4の値を有している。
以上が、本発明による半導体集積回路装置形成ウエフ
ァの第１の実施例の構成である。
ァの第１の実施例の構成である。
このような構成を有する半導体集積回路装置形成ウエ
ファによれば、その製造上、面積的にみて中心部領域ZM
及び周辺部領域ZLに一部でもそれぞれ属しているとみな
される半導体集積回路装置Ｍを形成するときの歩留り
を、それら面積的にみて中心部領域ZM及び周辺部領域ZL
に一部でも属しているとみなされる半導体集積回路Ｍ
の、半導体集積回路装置形成ウエファＷ上に占める各個
の面積が面積的にみて領域ZHのみに属しているとみなさ
れる半導体集積回路装置Ｍの、半導体集積回路装置形成
ウエファＷ上に占める各個の面積と同じ面積を有してい
る場合の２倍及び４倍の値にそれぞれすることができ
る。
ファによれば、その製造上、面積的にみて中心部領域ZM
及び周辺部領域ZLに一部でもそれぞれ属しているとみな
される半導体集積回路装置Ｍを形成するときの歩留り
を、それら面積的にみて中心部領域ZM及び周辺部領域ZL
に一部でも属しているとみなされる半導体集積回路Ｍ
の、半導体集積回路装置形成ウエファＷ上に占める各個
の面積が面積的にみて領域ZHのみに属しているとみなさ
れる半導体集積回路装置Ｍの、半導体集積回路装置形成
ウエファＷ上に占める各個の面積と同じ面積を有してい
る場合の２倍及び４倍の値にそれぞれすることができ
る。
このため、第１図に示す本発明による半導体集積回路
装置形成ウエファの場合、その製造上、面積的にみて領
域ZHのみに属しているとみなされる半導体集積回路装置
Ｍの各個の面積が、第３図で上述した従来の半導体集積
回路装置ウエファの全領域を通してみて互に等しい半導
体集積回路装置Ｍの各個の面積と等しい場合でみて、半
導体集積回路装置形成ウエファＷの全領域を通してみた
半導体集積回路装置形成歩留りを、第３図で上述した従
来の半導体集積回路装置形成ウエファの場合に比し格段
的に高い値にすることができる。
装置形成ウエファの場合、その製造上、面積的にみて領
域ZHのみに属しているとみなされる半導体集積回路装置
Ｍの各個の面積が、第３図で上述した従来の半導体集積
回路装置ウエファの全領域を通してみて互に等しい半導
体集積回路装置Ｍの各個の面積と等しい場合でみて、半
導体集積回路装置形成ウエファＷの全領域を通してみた
半導体集積回路装置形成歩留りを、第３図で上述した従
来の半導体集積回路装置形成ウエファの場合に比し格段
的に高い値にすることができる。
以上のことから、第１図に示す本発明による半導体集
積回路装置形成ウエファによれば、その半導体集積回路
装置形成ウエファＷから複数の半導体集積回路装置Ｍ
を、複数の半導体集積回路装置形成チップとして、各別
に切出し、そして、それら複数の半導体集積回路装置形
成チップを用いようとするときに、それら複数の半導体
集積回路装置形成チップ中の良品として用い得る半導体
集積回路装置形成チップの数が、第３図で上述した従来
の半導体集積回路装置形成ウエファの場合よりも大き
く、従って、半導体集積回路装置形成ウエファＷからの
良品として用い得る半導体集積回路装置形成チップを収
得する収得率が、第３図で上述した従来の半導体集積回
路装置形成ウエファの場合に比し格段的に高い。
積回路装置形成ウエファによれば、その半導体集積回路
装置形成ウエファＷから複数の半導体集積回路装置Ｍ
を、複数の半導体集積回路装置形成チップとして、各別
に切出し、そして、それら複数の半導体集積回路装置形
成チップを用いようとするときに、それら複数の半導体
集積回路装置形成チップ中の良品として用い得る半導体
集積回路装置形成チップの数が、第３図で上述した従来
の半導体集積回路装置形成ウエファの場合よりも大き
く、従って、半導体集積回路装置形成ウエファＷからの
良品として用い得る半導体集積回路装置形成チップを収
得する収得率が、第３図で上述した従来の半導体集積回
路装置形成ウエファの場合に比し格段的に高い。
［実施例２］ 次に、第２図を伴って本発明による半導体集積回路装
置形成ウエファの第２の実施例を述べよう。
置形成ウエファの第２の実施例を述べよう。
第２図において、第１図との対応部分には同一符号を
付す。
付す。
第２図に示す本発明による半導体集積回路装置形成ウ
エファＷも、第３図で上述した従来の半導体集積回路装
置形成ウエファと同様に、複数の半導体集積回路装置Ｍ
をアレイ状に配列形成している。
エファＷも、第３図で上述した従来の半導体集積回路装
置形成ウエファと同様に、複数の半導体集積回路装置Ｍ
をアレイ状に配列形成している。
しかしながら、第２図に示す本発明による半導体集積
回路装置形成ウエファＷは、このような構成において、
半導体集積回路装置形成ウエファＷの製造上、第３図で
上述したと同様に、半導体集積回路装置形成ウエファＷ
上の中心部領域ZM、及び周辺部領域ZM′以外の領域ZHに
おける第３図で上述したと同様の半導体集積回路装置形
成歩留りが、中心部領域ZM及び周辺部領域ZM′における
半導体集積回路装置形成歩留りに比し高い値を有し、ま
た、中心部領域ZM及び周辺部領域ZM′における半導体集
積回路装置形成歩留りが、互にほぼ等しい値を有すると
いうような半導体集積回路装置形成歩留りむらを有して
いるとするとき、面積的にみて中心部領域ZMのみに属し
ているとみなされる半導体集積回路装置Ｍの、半導体集
積回路装置形成ウエファＷに占める各個の面積及び面積
的に周辺領域ZM′のみに属しているとみなされる半導体
集積回路装置Ｍの、半導体集積回路装置形成ウエファＷ
に占める各個の面積が、ともに、面積的にみて、領域ZH
のみに属しているとみなされる半導体集積回路装置Ｍ
の、半導体集積回路装置形成ウエファＷに占める各個の
面積の例えば1/4の値を有し、また、面積的にみて領域Z
Hと中心部領域ZMとの双方に属しているとみなされる半
導体集積回路装置Ｍの、半導体集積回路装置形成ウエフ
ァＷに占める各個の面積、及び面積的にみて領域ZHと周
辺部領域ZM′との双方に属しているとみなされる半導体
集積回路装置Ｍの、半導体集積回路装置形成ウエファに
占める各個の面積が、面積的にみて領域ZHのみに属して
いるとみなされる半導体集積回路装置Ｍの、半導体集積
回路装置形成ウエファに占める各個の面積の例えば1/2
の値を有している。
回路装置形成ウエファＷは、このような構成において、
半導体集積回路装置形成ウエファＷの製造上、第３図で
上述したと同様に、半導体集積回路装置形成ウエファＷ
上の中心部領域ZM、及び周辺部領域ZM′以外の領域ZHに
おける第３図で上述したと同様の半導体集積回路装置形
成歩留りが、中心部領域ZM及び周辺部領域ZM′における
半導体集積回路装置形成歩留りに比し高い値を有し、ま
た、中心部領域ZM及び周辺部領域ZM′における半導体集
積回路装置形成歩留りが、互にほぼ等しい値を有すると
いうような半導体集積回路装置形成歩留りむらを有して
いるとするとき、面積的にみて中心部領域ZMのみに属し
ているとみなされる半導体集積回路装置Ｍの、半導体集
積回路装置形成ウエファＷに占める各個の面積及び面積
的に周辺領域ZM′のみに属しているとみなされる半導体
集積回路装置Ｍの、半導体集積回路装置形成ウエファＷ
に占める各個の面積が、ともに、面積的にみて、領域ZH
のみに属しているとみなされる半導体集積回路装置Ｍ
の、半導体集積回路装置形成ウエファＷに占める各個の
面積の例えば1/4の値を有し、また、面積的にみて領域Z
Hと中心部領域ZMとの双方に属しているとみなされる半
導体集積回路装置Ｍの、半導体集積回路装置形成ウエフ
ァＷに占める各個の面積、及び面積的にみて領域ZHと周
辺部領域ZM′との双方に属しているとみなされる半導体
集積回路装置Ｍの、半導体集積回路装置形成ウエファに
占める各個の面積が、面積的にみて領域ZHのみに属して
いるとみなされる半導体集積回路装置Ｍの、半導体集積
回路装置形成ウエファに占める各個の面積の例えば1/2
の値を有している。
以上が、本発明による半導体集積回路装置形成ウエフ
ァの第２の実施例の構成である。
ァの第２の実施例の構成である。
このような構成を有する半導体集積回路装置形成ウエ
ファによれば、面積的にみて中心部領域ZM及び周辺部領
域ZLのみにそれぞれ属しているとみなされる半導体集積
回路装置Ｍを形成するときの歩留りを、それら面積的に
みて中心部領域ZM及び周辺部領域ZM′のみにそれぞれ属
しているとみなされる半導体集積回路装置Ｍの、半導体
集積回路装置形成ウエファＷに占める各個の面積が面積
的にみて領域ZHのみに属しているとみなされる半導体集
積回路装置Ｍの、半導体集積回路装置形成ウエファＷ上
に占める各個の面積と同じ面積を有している場合の４倍
の値にすることができ、また、面積的にみて、領域ZHと
中心部領域ZMとの双方、及び領域ZHと周辺部領域ZM′と
の双方にそれぞれ属しているとみなされる半導体集積回
路装置Ｍを形成するときの歩留りを、それら面積的にみ
て、領域ZHと中心部領域ZMとの双方、及び領域ZHと周辺
部領域ZM′との双方にそれぞれ属しているとみなされる
半導体集積回路装置Ｍの、半導体集積回路装置形成ウエ
ファＷに占める各個の面積が面積的にみて領域ZHのみに
属しているとみなされる半導体集積回路装置Ｍの、半導
体集積回路装置形成ウエファＷ上に占める各個の面積と
同じ面積を有している場合の２倍の値にすることができ
る。
ファによれば、面積的にみて中心部領域ZM及び周辺部領
域ZLのみにそれぞれ属しているとみなされる半導体集積
回路装置Ｍを形成するときの歩留りを、それら面積的に
みて中心部領域ZM及び周辺部領域ZM′のみにそれぞれ属
しているとみなされる半導体集積回路装置Ｍの、半導体
集積回路装置形成ウエファＷに占める各個の面積が面積
的にみて領域ZHのみに属しているとみなされる半導体集
積回路装置Ｍの、半導体集積回路装置形成ウエファＷ上
に占める各個の面積と同じ面積を有している場合の４倍
の値にすることができ、また、面積的にみて、領域ZHと
中心部領域ZMとの双方、及び領域ZHと周辺部領域ZM′と
の双方にそれぞれ属しているとみなされる半導体集積回
路装置Ｍを形成するときの歩留りを、それら面積的にみ
て、領域ZHと中心部領域ZMとの双方、及び領域ZHと周辺
部領域ZM′との双方にそれぞれ属しているとみなされる
半導体集積回路装置Ｍの、半導体集積回路装置形成ウエ
ファＷに占める各個の面積が面積的にみて領域ZHのみに
属しているとみなされる半導体集積回路装置Ｍの、半導
体集積回路装置形成ウエファＷ上に占める各個の面積と
同じ面積を有している場合の２倍の値にすることができ
る。
このため、第２図に示す本発明による半導体集積回路
装置形成ウエファの場合、その製造上、面積的にみて領
域ZHのみに属しているとみなされる半導体集積回路装置
Ｍの各個の面積が、第３図で上述した従来の半導体集積
回路装置ウエファの全領域を通してみて互に等しい半導
体集積回路装置の各個の面積と等しい場合でみて、半導
体集積回路装置形成ウエファＷの全領域を通してみた半
導体集積回路装置形成歩留りを、第１図で上述した本発
明による半導体集積回路装置形成ウエファの場合と同様
に、第３図で上述した従来の半導体集積回路装置形成ウ
エファの場合に比し格段的に高い値にすることができ
る。
装置形成ウエファの場合、その製造上、面積的にみて領
域ZHのみに属しているとみなされる半導体集積回路装置
Ｍの各個の面積が、第３図で上述した従来の半導体集積
回路装置ウエファの全領域を通してみて互に等しい半導
体集積回路装置の各個の面積と等しい場合でみて、半導
体集積回路装置形成ウエファＷの全領域を通してみた半
導体集積回路装置形成歩留りを、第１図で上述した本発
明による半導体集積回路装置形成ウエファの場合と同様
に、第３図で上述した従来の半導体集積回路装置形成ウ
エファの場合に比し格段的に高い値にすることができ
る。
以上のことから、第２図に示す本発明による半導体集
積回路装置形成ウエファによる場合も、その半導体集積
回路装置形成ウエファＷから複数の半導体集積回路装置
Ｍを、複数の半導体集積回路装置形成チップとして、各
別に切出し、そして、それら複数の半導体集積回路装置
形成チップを用いようとするときに、それら複数の半導
体集積回路装置形成チップ中の良品として用い得る半導
体集積回路装置形成チップの数が、第１図で上述した本
発明による半導体集積回路装置形成ウエファの場合と同
様に、第３図で上述した従来の半導体集積回路装置形成
ウエファの場合よりも大きく、従って、半導体集積回路
装置形成ウエファＷからの良品として用い得る半導体集
積回路装置形成チップを収得する収得率が、第１図で上
述した本発明による半導体集積回路装置形成ウエファの
場合と同様に、第３図で上述した従来の半導体集積回路
装置形成ウエファの場合に比し格段的に高い。
積回路装置形成ウエファによる場合も、その半導体集積
回路装置形成ウエファＷから複数の半導体集積回路装置
Ｍを、複数の半導体集積回路装置形成チップとして、各
別に切出し、そして、それら複数の半導体集積回路装置
形成チップを用いようとするときに、それら複数の半導
体集積回路装置形成チップ中の良品として用い得る半導
体集積回路装置形成チップの数が、第１図で上述した本
発明による半導体集積回路装置形成ウエファの場合と同
様に、第３図で上述した従来の半導体集積回路装置形成
ウエファの場合よりも大きく、従って、半導体集積回路
装置形成ウエファＷからの良品として用い得る半導体集
積回路装置形成チップを収得する収得率が、第１図で上
述した本発明による半導体集積回路装置形成ウエファの
場合と同様に、第３図で上述した従来の半導体集積回路
装置形成ウエファの場合に比し格段的に高い。
なお、上述においては、本発明による半導体集積回路
装置形成ウエファの２つの実施例を示したに留まり、そ
の他、本発明の精神を脱することなしに、種々の変型、
変更をなし得るであろう。
装置形成ウエファの２つの実施例を示したに留まり、そ
の他、本発明の精神を脱することなしに、種々の変型、
変更をなし得るであろう。
第１図及び第２図は、本発明による半導体集積回路装置
形成ウエファの第１及び第２の実施例をそれぞれ示す略
線的平面図である。 第３図は、従来の半導体集積回路装置形成ウエファを示
す略線的平面図である。 Ｗ……半導体集積回路装置形成ウエファ Ｍ……半導体集積回路装置 ZH……半導体集積回路装置形成歩留りが高い値を呈する
領域 ZM、ZM′……半導体集積回路装置形成歩留りが低い値を
呈する領域 ZL……半導体集積回路装置形成歩留りが最も低い値を呈
する領域
形成ウエファの第１及び第２の実施例をそれぞれ示す略
線的平面図である。 第３図は、従来の半導体集積回路装置形成ウエファを示
す略線的平面図である。 Ｗ……半導体集積回路装置形成ウエファ Ｍ……半導体集積回路装置 ZH……半導体集積回路装置形成歩留りが高い値を呈する
領域 ZM、ZM′……半導体集積回路装置形成歩留りが低い値を
呈する領域 ZL……半導体集積回路装置形成歩留りが最も低い値を呈
する領域
Claims (1)
- 【請求項１】複数の半導体集積回路装置を形成している
半導体集積回路装置形成ウエファにおいて、 上記半導体集積回路装置形成ウエファ上の半導体集積回
路装置形成歩留りの低い領域における半導体集積回路装
置の各個の面積が、半導体集積回路装置形成歩留りの高
い領域における半導体集積回路装置の各個の面積よりも
狭いことを特徴とする半導体集積回路装置形成ウエフ
ァ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1128537A JP2766857B2 (ja) | 1989-05-22 | 1989-05-22 | 半導体集積回路装置形成ウエファ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1128537A JP2766857B2 (ja) | 1989-05-22 | 1989-05-22 | 半導体集積回路装置形成ウエファ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02306611A JPH02306611A (ja) | 1990-12-20 |
| JP2766857B2 true JP2766857B2 (ja) | 1998-06-18 |
Family
ID=14987208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1128537A Expired - Fee Related JP2766857B2 (ja) | 1989-05-22 | 1989-05-22 | 半導体集積回路装置形成ウエファ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2766857B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3057767B2 (ja) * | 1991-01-11 | 2000-07-04 | 日本電気株式会社 | 半導体集積回路装置の製造方法 |
-
1989
- 1989-05-22 JP JP1128537A patent/JP2766857B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02306611A (ja) | 1990-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5637912A (en) | Three-dimensional monolithic electronic module having stacked planar arrays of integrated circuit chips | |
| JPH02177345A (ja) | 半導体集積回路装置 | |
| JP2766857B2 (ja) | 半導体集積回路装置形成ウエファ | |
| US4942447A (en) | Borderless master slice CMOS device | |
| US5015600A (en) | Method for making integrated circuits | |
| US5656851A (en) | Semiconductor wafer having slices and limited scribe areas for implementing die | |
| JPH04243156A (ja) | プラスチックｐｇａパッケージ | |
| JPS60234335A (ja) | 半導体装置 | |
| JPH01220843A (ja) | マスタースライス集積回路 | |
| JPS61225845A (ja) | 半導体装置 | |
| JPS59145542A (ja) | 大規模集積回路 | |
| EP0360596A1 (en) | Semiconductor integrated circuit and manufacturing method thereof | |
| JPS61240652A (ja) | 半導体集積回路装置 | |
| JPS59117215A (ja) | 半導体ウエ−ハ | |
| JPH0590499A (ja) | 集積回路装置 | |
| JPH04171756A (ja) | 半導体集積回路装置 | |
| JPH02270345A (ja) | 半導体装置 | |
| JPS61139044A (ja) | 半導体集積回路装置 | |
| JP2656263B2 (ja) | 半導体集積回路装置 | |
| JPH04368175A (ja) | マスタスライスｌｓｉ | |
| JPS6252943A (ja) | 半導体装置 | |
| JPH09312340A (ja) | 半導体チップの製造方法およびそれにより得られた半導体チップ | |
| JPH03145153A (ja) | 半導体装置 | |
| JPH0360053A (ja) | 半導体集積回路装置 | |
| JPS6212664B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |