JPH04243156A - プラスチックｐｇａパッケージ - Google Patents

プラスチックｐｇａパッケージ

Info

Publication number
JPH04243156A
JPH04243156A JP3003562A JP356291A JPH04243156A JP H04243156 A JPH04243156 A JP H04243156A JP 3003562 A JP3003562 A JP 3003562A JP 356291 A JP356291 A JP 356291A JP H04243156 A JPH04243156 A JP H04243156A
Authority
JP
Japan
Prior art keywords
row
package
bonding leads
bonding
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3003562A
Other languages
English (en)
Inventor
Masao Ika
射鹿　正雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3003562A priority Critical patent/JPH04243156A/ja
Publication of JPH04243156A publication Critical patent/JPH04243156A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はＰＧＡパッケージに関し
、特にプラスチックＰＧＡパッケージに関する。
【０００２】
【従来の技術】内部に論理回路を構成できるセルと呼ば
れるトランジスタなどの素子の集まりを周期的に配置し
、ＩＣチップ周辺に外部回路と接続するための回路（以
下、Ｉ／Ｏバッファとする）を周期的に配置したゲート
アレーでは近年、トランジスタなどの素子の微細化にと
もない、Ｉ／Ｏバッファも小さくなり一辺に配置される
Ｉ／Ｏバッファの数が多くなってきてパッドのピッチも
小さくなってきている。
【０００３】一方、ピン・グリッド・アレイ（ＰＧＡ）
パッケージは図４に示すようにパッケージ９の下からピ
ン１０を出す構造を持ち、多ピン化の要求に対し、最も
適したパッケージである。中でもプラスチックＰＧＡは
セラミックＰＧＡに比べ、コストを約１／２にできるこ
と、配線材料がセラミックＰＧＡのタングステンに比べ
、銅を使用しているため、パッケージの配線抵抗が数分
の１になるなどメリットが多いが、パッケージ内部の配
線が２層以上可能なセラミックＰＧＡに対し、２層以上
の配線を行なうとコストが非常に高くなるため、配線を
１層にする必要があり、ボンディングリードを１層にし
か並べることができない。このためチップサイズが小さ
く、かつ多ピンの場合及びパッドピッチが小さい場合図
５にようにボンディングリード８の配置がパッドピッチ
にあわないためコーナー部のボンディングリードをパッ
ケージの中心に向けて円弧状に配置し、対応している。 このため、さらにパッドピッチが狭くなると多ピン化の
ためにはボンディングリードをたくさんならべる必要が
あるためパッケージ上のチップをのせるアイランド４と
呼ばれる部分を拡げることになり、ワイヤー長が長くな
るため現状では対応できない。
【０００４】例えば、現在ではリード幅０．１４ｍｍ、
間隔０．１ｍｍとすれば、リードのピッチは０．２４ｍ
ｍとなる。８ｍｍ×８ｍｍのアイランドの場合単純計算
でボンディングリードの数は３３本程度となる。一方、
８ｍｍ×８ｍｍのアイランドをもつパッケージに搭載可
能なチップは６．５ｍｍ程度でＩ／Ｏバッファ用の１２
０μｍパッドピッチを想定した場合（Ｉ／Ｏバッファの
大きさを８５０μｍ×１２０μｍとする）、４０のパッ
ドが並ぶため残りのパッドが外部と接続できず、無駄に
なってしまっていた。
【０００５】
【発明が解決しようとする課題】上述した従来のプラス
チックＰＧＡパッケージでは２層以上の配線は大きなコ
ストアップにつながりプラスチックＰＧＡの持つメリッ
トを殺してしまうため単層配線を採用せざるを得ない。 ボンディングリードはパッケージの一辺に一列であり、
チップのサイズにより並べられるリードの数は決定し、
２層以上の配線が可能なセラミックＰＧＡに比ベリード
の数は少なくなり、パッドピッチが小さくなると対応で
きないという欠点を持つ。
【０００６】
【課題を解決するための手段】本発明のプラスチックＰ
ＧＡパッケージは前列ボンディングリードと後列ボンデ
ィングリードを千鳥状にプラスチップ基板表面に配置し
、前記前列ボンディングリードからの配線を２本の前記
後列ボンディングリード間を通して配線したというもの
である。
【０００７】
【実施例】次に、本発明について図面を参照して説明す
る。
【０００８】図１は本発明の第１の実施例を示す図であ
り、キャップをかぶせる前のパッケージの上方からみた
図である。
【０００９】パッケージのボンディングリードは２列に
配置されており前列と後列は千鳥状に配置されている。 前列ボンディングリード１からのパッケージ内配線１ａ
は前記ボンディングリード１より幅が狭くなっていて後
列ボンディングリード２の間に配線されている。チップ
３はアイランドと呼ばれるキャビティ４に搭載されボン
ディングワイヤー５によってチップ上のパッド６とボン
ディングリードが電気的に接続される。このとき０．１
４ｍｍピッチで前列、後列ボンディングリードを千鳥状
に並べた場合にはリードのピッチは０．１４ｍｍとなり
、８ｍｍ×８ｍｍのアイランドでは単純に割り算をして
５７本のボンディングリードを並べることが可能となり
、図３のように２層以上のパッケージ内配線を持つセラ
ミックＰＧＡと同様のボンディングが実現される。
【００１０】また図２は本発明の第２の実施例の断面図
である。
【００１１】リードの配置及び配線方法は図１と同じで
あるが、前列ボンディングリード１と後列ボンディング
リード２の間に後列のボンディングリードが高くなるよ
うにプラスチック基板７に段差をつけることにより、セ
ラミックＰＧＡと同様のボンディングができるのみでな
く、ボンディングが容易になるため歩留まりも向上する
。
【００１２】
【発明の効果】以上説明したように本発明は、パッケー
ジの前列ボンディングリードと後列ボンディングリード
を千鳥状に配置することによって小さいパッドピッチに
対応したプラスチックＰＧＡパッケージを実現できると
いう効果を持つ。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示す平面図である。
【図２】本発明の第２の実施例を示す断面図である。
【図３】セラミックＰＧＡパッケージを示す平面図であ
る。
【図４】ＰＧＡパッケージの側面図である。
【図５】従来例を示す平面図である。
【符号の説明】
１　　　　前列ボンディングリード １ａ　　　　前列ボンディングリードのパッケージ内部
配線２　　　　後列ボディングリード ３　　　　チップ ４　　　　キャビティ ５　　　　ボンディングワイヤー ６　　　　パッド ７　　　　プラスチック基板 ８　　　　ボンディングリード ９　　　　パッケージ １０　　　　ピン

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】　　前列ボンディングリードと後列ボンデ
    ィングリードを千鳥状にプラスチップ基板表面に配置し
    、前記前列ボンディングリードからの配線を２本の前記
    後列ボンディングリード間を通して配線したことを特徴
    とするプラスチックＰＧＡパッケージ。
  2. 【請求項２】　　プラスチック基板表面に段差を設け、
    後列ボンディングリードが高くなっている請求項１記載
    のプラスチックＰＧＡパッケージ。
JP3003562A 1991-01-17 1991-01-17 プラスチックｐｇａパッケージ Pending JPH04243156A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3003562A JPH04243156A (ja) 1991-01-17 1991-01-17 プラスチックｐｇａパッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3003562A JPH04243156A (ja) 1991-01-17 1991-01-17 プラスチックｐｇａパッケージ

Publications (1)

Publication Number Publication Date
JPH04243156A true JPH04243156A (ja) 1992-08-31

Family

ID=11560866

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3003562A Pending JPH04243156A (ja) 1991-01-17 1991-01-17 プラスチックｐｇａパッケージ

Country Status (1)

Country Link
JP (1) JPH04243156A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996012298A1 (en) * 1993-08-05 1996-04-25 Vlsi Technology, Inc. Thin cavity down ball grid array package based on wirebond technology
US5818114A (en) * 1995-05-26 1998-10-06 Hewlett-Packard Company Radially staggered bond pad arrangements for integrated circuit pad circuitry
US5939776A (en) * 1996-05-17 1999-08-17 Lg Semicon Co., Ltd. Lead frame structure having non-removable dam bars for semiconductor package
JP2002134642A (ja) * 2000-10-20 2002-05-10 Keihin Corp ワイヤボンディング端子構造
JP2002134643A (ja) * 2000-10-20 2002-05-10 Keihin Corp ワイヤボンディング端子構造
EP1545170A1 (en) * 2003-12-16 2005-06-22 Nitto Denko Corporation Wiring circuit board

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996012298A1 (en) * 1993-08-05 1996-04-25 Vlsi Technology, Inc. Thin cavity down ball grid array package based on wirebond technology
US5818114A (en) * 1995-05-26 1998-10-06 Hewlett-Packard Company Radially staggered bond pad arrangements for integrated circuit pad circuitry
US5939776A (en) * 1996-05-17 1999-08-17 Lg Semicon Co., Ltd. Lead frame structure having non-removable dam bars for semiconductor package
JP2002134642A (ja) * 2000-10-20 2002-05-10 Keihin Corp ワイヤボンディング端子構造
JP2002134643A (ja) * 2000-10-20 2002-05-10 Keihin Corp ワイヤボンディング端子構造
EP1545170A1 (en) * 2003-12-16 2005-06-22 Nitto Denko Corporation Wiring circuit board
US7087844B2 (en) 2003-12-16 2006-08-08 Nitto Denko Corporation Wiring circuit board

Similar Documents

Publication Publication Date Title
US5613295A (en) Semiconductor device having an interconnecting circuit board and method for manufacturing same
US6008532A (en) Integrated circuit package having bond fingers with alternate bonding areas
US6291898B1 (en) Ball grid array package
US6759329B2 (en) Internal circuit structure of semiconductor chip with array-type bonding pads and method of fabricating the same
US20010013663A1 (en) Integrated circuit device having c4 and wire bond connections
KR100255476B1 (ko) 볼 그리드 어레이 패키지
EP0590986B1 (en) Lead-on-chip lead frame
JP2004071947A (ja) 半導体装置
US5164817A (en) Distributed clock tree scheme in semiconductor packages
US6897555B1 (en) Integrated circuit package and method for a PBGA package having a multiplicity of staggered power ring segments for power connection to integrated circuit die
US5650660A (en) Circuit pattern for a ball grid array integrated circuit package
JPH0870090A (ja) 半導体集積回路
JP2001156251A (ja) 半導体装置
JPH0927512A (ja) 半導体装置
JPH04243156A (ja) プラスチックｐｇａパッケージ
JPS6035524A (ja) 半導体装置
US5801927A (en) Ceramic package used for semiconductor chips different in layout of bonding pads
US20020043709A1 (en) Stackable integrated circuit
JPH0256942A (ja) 半導体装置
JP2606631B2 (ja) マスタースライス型半導体集積回路装置
JPH0763066B2 (ja) 半導体装置
JP2002270779A (ja) 半導体装置
JPS59139660A (ja) 半導体装置
JPH0661289A (ja) 半導体パッケージ及びこれを用いた半導体モジュール
JP3078526B2 (ja) 樹脂封止型半導体装置