JPH0256942A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0256942A
JPH0256942A JP63207242A JP20724288A JPH0256942A JP H0256942 A JPH0256942 A JP H0256942A JP 63207242 A JP63207242 A JP 63207242A JP 20724288 A JP20724288 A JP 20724288A JP H0256942 A JPH0256942 A JP H0256942A
Authority
JP
Japan
Prior art keywords
chip
wire
bonding
pads
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63207242A
Other languages
English (en)
Other versions
JP2840948B2 (ja
Inventor
Hironori Murakami
裕紀 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP63207242A priority Critical patent/JP2840948B2/ja
Publication of JPH0256942A publication Critical patent/JPH0256942A/ja
Application granted granted Critical
Publication of JP2840948B2 publication Critical patent/JP2840948B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H01L2224/49052—Different loop heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/786—Means for supplying the connector to be connected in the bonding apparatus
    • H01L2224/78621—Holding means, e.g. wire clampers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、ＩＣチップを実装した半導体装置に係り、特
にＩＣチップとＩＣチップ外部に形成した外部端子とを
高密度に接続することができる半導体装置に関する。
（従来の技術） ＩＣチップを実装した半導体装置は、ＩＣチップに設け
たパッドとＩＣチップの外部に設けた外部端子とをボ・
ンディングワイヤで接続することにより、ＩＣチップの
内部の集積回路に電源や各種信号を供給している。
従来、ＩＣチップに設けられるパッドはＩＣチップの周
囲に一列に形成されていた。ワイヤボンディングに使用
する金属ワイヤ（Ａｕ、ＡＩ）は２５〜３５μｍφであ
り、ＩＣチップのパッドへの接続は金属ワイヤの先端を
ボール状に形成し、これを押し潰すことによって行なう
ので、パッドは約１００μｍ×１００μｍの大きさが必
要である。従って、上記のようにパッドをＩＣチップの
周囲に形成する場合、パッド中心間の距離は約１５０μ
ｍ程度とする必要があった。
そこで、一定の面積のＩＣチップにおいてパッドの高密
度化を図るため、第４図に示すように、ＩＣＣチップ０
にパッド５１．パッド５２を千鳥状に二列に配列させた
ものがあった。パッド５１に対応する外部端子６１及び
パッド５２に対応する外部端子６２をそれぞれＩＣチッ
プ５０の外部に設け、外部端子６２より外部端子６１を
ＩＣチップ５０の近くに形成していた。そして、先ずパ
ッド５１と外部端子６１間の一定距離をカム式のワイヤ
ボンダーに記憶させて、これらの間をボンディングワイ
ヤ７１で接続し、次にパッド５２と外部端子６２間をボ
ンディングワイヤ７２で接続していた。
（発明が解決しようとする課題） しかしながら、カム式のワイヤボンダーにおいてはボン
ディングワイヤの接続距離は指定できても、ボンディン
グワイヤの形状やその高低を制御することができなかっ
た。ワイヤボンディングを行なう際にボンディングワイ
ヤは若干蛇行するので、高低を制御できないことと相俟
って、パッドに接続された相隣合うボンディングワイヤ
どうしが接触しないためにはそのピッチを約１００μｍ
以上離してワイヤボンディングを行なわなければならな
かった。
従って、ＩＣチップのバッド中心間も約１００μｍとな
ってしまい、一定面積においてこの密度で得られるパッ
ド数より多い個数のパッドを形成するためには、ＩＣチ
ップの外形面積を大型化しなければならないという欠点
があった。
本発明は上記実情に鑑みてなされたもので、ＩＣチップ
に高密度のワイヤボンディングを行なうことにより、Ｉ
Ｃチップの小型化を図ることができる半導体装置を提供
することを目的とする。
（課題を解決するための手段） 上記従来例の課題を解消するため本発明に係る半導体装
置は、ＩＣチップを実装した半導体装置において次の構
成を特徴としている。
ＩＣチップの周囲及びその内側に複数列のパッドを配設
し、このパッドに対応する外部端子をＩＣチップの外部
に設ける。
パッドと外部端子とをボンディングワイヤを介して接続
するとともに、前記外部端子はＩＣチップの外側位置に
設けたパッドに対応するものほどＩＣチップ近傍位置に
形成し、前記ボンディングワイヤの形状はＩＣチップ内
側位置に設けられたパッドに接続されるものほど高く大
きなループ状に形成する。
（作用） 本発明によれば、ＩＣチップの周囲のみならず中心部に
もパッドを形成し、パッドと外部端子とを接続するボン
ディングワイヤは、接続距離が長いボンディングワイヤ
が接続距離が短いものより高く大きいループ状に形成し
たので、ボンディングワイヤどうしが接触することなく
高密度に架設することができる。
（実施例） 本発明の一実施例について第１図及び第２図を参照しな
がら説明する。
第１図及び第２図は実施例の要部の平面図及び断面図を
示したものである。
絶縁体で形成した基板１上にＩＣチップ２が実装され、
このＩＣチップ２の周囲にパッド３が複数列に配設され
ている。すなわち、ＩＣチップ２の周囲端部に１列目の
パッド３ａを各辺に沿って設け、このパッド３ａよりＩ
Ｃチップ２の中心寄りでバッド３ａ間に位置するように
パッド３ｂを設け、このパッド３ｂよりさらにＩＣチッ
プ２の中心寄りでバッド３ｂ間に位置するようにパッド
３Ｃを設け、このパッド３ＣよりさらにＩＣチップ２の
中心寄りでバッド３Ｃ間に位置するようにパッド３ｄを
設けている。
基板１のＩＣチップ２近傍位置には、パッド３と接続さ
れる外部端子４が複数形成されている。
パッド３ａに対応する外部端子４ａは、ＩＣチップ２の
一辺に対してパッド３ａに相向かい合う位置に設けられ
る。パッド３ｂに対応する外部端子４ｂは、ＩＣチップ
２の一辺に対してパッド３ｂに相向かい合う位置で前記
外部端子４ａよりＩＣチップ２から離れた位置に設けら
れている。同様にしてパッド３ｃ、パッド３ｄに対応す
る外部端・子４ｃ、外部端子４ｄを基板１に設けること
により、外部端子４ａ間に外部端子４ｂが、外部端子４
ｂ間に外部端子４０が、外部端子４ｃ間に外部端子４ｄ
が位置するとともに、ＩＣチップ２の辺側から外部端子
４ａの列、外部端子４ｂの列、外部端子４Ｃの列、外部
端子４ｄの列が形成される。
外部端子４はそれぞれリード線５に接続されており、こ
のリード線５にＩＣチップ２を駆動するための各種信号
が供給されている。
パッド３と外部端子４とはボンディングワイヤ６で接続
されている。パッド３ａと外部端子４ａとを接続するボ
ンディングワイヤ６ａと、パッド３ｂと外部端子４ｂと
を接続するボンディングワイヤ６ｂと、パッド３ｃと外
部端子４ｃとを接続するボンディングワイヤ６ｃと、パ
ッド３ｄと外部端子４ｄとを接続するボンディングワイ
ヤ６ｄとは、それぞれ異なる形状をなしている。ボンデ
ィングワイヤ６で接続する距離が長くなるにしたがいボ
ンディングワイヤ６の高さを高くし、ボンディングワイ
ヤ６ｄ、６ｃ、６ｂ、６ａの順に大きいループ形状とし
、ボンディングワイヤ６どうしが接触しないように形成
している。
このようにボンディングワイヤ６の高さ及びその形状の
制御は、ディジタルワイヤボンダーを用いることによっ
て実現できる。ディジタルワイヤボンダーは、第３図に
その要部概要を示すように、Ａｕワイヤ１１を中央に貫
通させたキャピラリ１２と、Ａｕワイヤ１１の送り出し
量を制御する第１クランパ１３及び第２クランパ１４が
ら構成される。従来のカム式のワイヤボンダーは、キャ
ピラリの上下動がＡｕワイヤの送り出し量に対して一義
的に決められていた。これに対してディジタルワイヤボ
ンダーにおいては、キャピラリ１２の上下動と、第１ク
ランパ及び第２クランパの閉じるタイミングをそれぞれ
独立に可変できる。従って、クランパの開閉時間でＡｕ
ワイヤ１１の送り出し量を決め、キャピラリ１２の上下
動でワイヤボンディングされるＡｕワイヤ１１の高低及
びそのループ形状を決めることができる。
次に、本実施例の半導体装置の実装方法について説明す
る。
複数のリード線５及びその先端部に外部端子４が形成さ
れた基板１上に、複数のパッド３が形成されたＩＣチッ
プ２を固定する。外部端子４及びパッド３はそれぞれ多
列に配設され、ＩＣチップ２の最外側部に設けたパッド
３ａと最もＩＣチップ２に近い列に設けた外部端子４ａ
、ＩＣチップ２の外側から２番目の列のパッド３ｂとＩ
Ｃチップ１２１ＰＩから２番目の列の外部端子４ｂ、３
列目どうしのパッド３ｃと外部端子４０．４列目どうし
のパッド３ｄと外部端子４ｄがそれぞれＩＣチップ２の
周辺に対して対峙している。
次に、パッド３ａと外部端子４ａとをディジタルワイヤ
ボンダーで接続する。この接続はパッド３ａ上にキャピ
ラリ１２を配置させ、Ａｕワイヤ１１の先端をボール状
に形成した後、キャピラリ１２を下ろしパッド３ａにＡ
ｕワイヤ１１の先端のボール状部を押付けて潰して圧着
させることにより行なう、キャピラリ１２を引きあげる
とともに水平方向に移動させ、さらに下降させてループ
状に形成（ボンディングワイヤ６ａ）し、外部端子４ａ
に圧着させた後Ａｕワイヤ１１を切断する。
このときキャピラリ１２の上下動と水平方向の動きは自
由に設定できるので、ボンディングワイヤ６の高さ及び
その形状を制御することができる。
次に、パッド３ｂと外部端子４ｂとの接続を前記同様デ
ィジタルワイヤボンダーで行なう（ボンディングワイヤ
６ｂ）、ボンディングワイヤ６ｂはボンディングワイヤ
６ａより高く、大きなループとなるように形成し、ボン
ディングワイヤどうしが接触しないようにする。以下同
様にパッド３Ｃと外部端子４ｃ、パッド３ｄと外部端子
４ｄを接続し、ボンディングワイヤ６ｄ、ボンディング
ワイヤ６ｃ、ボンディングワイヤ６ｂ、ボンディングワ
イヤ６ａの順で高く大きなループで形成する。
以上のような構成によれば、ボンディングワイヤ６ａ、
６ａ間、ボンディングワイヤ６ｂ、６ｂ間、ボンディン
グワイヤ６ｃ、６ａ間、ボンディングワイヤ６ｄ、６ａ
間のピッチを約１００μｍとしながら、基板１に形成さ
れるリード線５のピッチを４０μｍ程度にすることがで
きる。
上記実施例では基板上にリード線及び外部端子を形成し
たが、リードフレーム等で形成してもよい。
（発明の効果） 上述したように本発明は、ＩＣチップの周囲のみならず
中心部にもパッドを形成し、パッドと外部端子とを接続
するボンディングワイヤは、接続距離が長いボンディン
グワイヤが接続距離が短いものより高く大きいループ状
に形成したので、ボンディングワイヤどうしが接触する
ことなく架設することができる。
従って、ＩＣチップに高密度にワイヤボンディングする
ことができ、従来例に比較して同一パッド数に対するＩ
Ｃチップの小型化を図るとともに、ＩＣチップを安価に
供給することができる。
【図面の簡単な説明】
第１図は本発明実施例の半導体装置の要部平面説明図、
第２図は本発明実施例の半導体装置の要部側面説明図、
第３図は実施例で使用されるディジタルワイヤボンダー
の概要を示す説明図、第４図は従来の半導体装置の実装
を示す説明図である。 １・・・・・・基板 ２・・・・・・ＩＣチップ ３・・・・・・パッド ４・・・・・・外部端子 ５・・・・・・リード線 ６・・・・・・ボンディングワイヤ

Claims (1)

    【特許請求の範囲】
  1. ＩＣチップを実装した半導体装置において、前記ＩＣチ
    ップの周囲及びその内側に複数列のパッドを配設し、該
    パッドに対応する外部端子をＩＣチップの外部に設け、
    パッドと外部端子とをボンディングワイヤを介して接続
    するとともに、前記外部端子はＩＣチップの外側位置に
    設けたパッドに対応するものほどＩＣチップ近傍位置に
    形成し、前記ボンディングワイヤの形状はＩＣチップ内
    側位置に設けられたパッドに接続されるものほど高く大
    きなループ状に形成したことを特徴とする半導体装置。
JP63207242A 1988-08-23 1988-08-23 半導体装置 Expired - Lifetime JP2840948B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63207242A JP2840948B2 (ja) 1988-08-23 1988-08-23 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63207242A JP2840948B2 (ja) 1988-08-23 1988-08-23 半導体装置

Publications (2)

Publication Number Publication Date
JPH0256942A true JPH0256942A (ja) 1990-02-26
JP2840948B2 JP2840948B2 (ja) 1998-12-24

Family

ID=16536569

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63207242A Expired - Lifetime JP2840948B2 (ja) 1988-08-23 1988-08-23 半導体装置

Country Status (1)

Country Link
JP (1) JP2840948B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0287637A (ja) * 1988-09-26 1990-03-28 Nec Corp 半導体集積回路装置の製造方法
JPH0438043U (ja) * 1990-07-25 1992-03-31
JPH09266223A (ja) * 1996-03-28 1997-10-07 Nec Kyushu Ltd 半導体装置
DE19714470A1 (de) * 1996-06-07 1997-12-11 Hewlett Packard Co Drahtbondchipverbindung mit hoher Dichte für Multichip-Module
US5767527A (en) * 1994-07-07 1998-06-16 Fujitsu Limited Semiconductor device suitable for testing
US6160313A (en) * 1998-03-31 2000-12-12 Fujitsu Limited Semiconductor device having an insulating substrate
US6476506B1 (en) * 2001-09-28 2002-11-05 Motorola, Inc. Packaged semiconductor with multiple rows of bond pads and method therefor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5925238A (ja) * 1982-08-03 1984-02-09 Toshiba Corp 半導体装置
JPS6355538U (ja) * 1986-09-29 1988-04-14

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5925238A (ja) * 1982-08-03 1984-02-09 Toshiba Corp 半導体装置
JPS6355538U (ja) * 1986-09-29 1988-04-14

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0287637A (ja) * 1988-09-26 1990-03-28 Nec Corp 半導体集積回路装置の製造方法
JPH0438043U (ja) * 1990-07-25 1992-03-31
US5767527A (en) * 1994-07-07 1998-06-16 Fujitsu Limited Semiconductor device suitable for testing
US5904506A (en) * 1994-07-07 1999-05-18 Fujitsu Limited Semiconductor device suitable for testing
JPH09266223A (ja) * 1996-03-28 1997-10-07 Nec Kyushu Ltd 半導体装置
DE19714470A1 (de) * 1996-06-07 1997-12-11 Hewlett Packard Co Drahtbondchipverbindung mit hoher Dichte für Multichip-Module
US6160313A (en) * 1998-03-31 2000-12-12 Fujitsu Limited Semiconductor device having an insulating substrate
US6476506B1 (en) * 2001-09-28 2002-11-05 Motorola, Inc. Packaged semiconductor with multiple rows of bond pads and method therefor

Also Published As

Publication number Publication date
JP2840948B2 (ja) 1998-12-24

Similar Documents

Publication Publication Date Title
US6495773B1 (en) Wire bonded device with ball-shaped bonds
US5473514A (en) Semiconductor device having an interconnecting circuit board
US5299729A (en) Method of forming a bump electrode and manufacturing a resin-encapsulated semiconductor device
EP0680086B1 (en) Semiconductor device and method of producing said semiconductor device
JPH1167809A (ja) 半導体装置
JPH0256942A (ja) 半導体装置
JPH04294552A (ja) ワイヤーボンディング方法
US20070278659A1 (en) Semiconductor package substrate and semiconductor package having the same
JPH04243156A (ja) プラスチックｐｇａパッケージ
JPH07101698B2 (ja) 樹脂封止型半導体装置の製造方法
JPH0287637A (ja) 半導体集積回路装置の製造方法
JPH05235245A (ja) 半導体集積回路装置
US6531762B1 (en) Semiconductor package
KR20020016083A (ko) 반도체 패키지의 와이어 본딩방법
JP2005116916A (ja) 半導体装置及びその製造方法
JP2004221264A (ja) 半導体装置及びその製造方法
JPH04255237A (ja) 半導体装置の製造方法
JPH04277642A (ja) ワイヤーボンディング方法
JPH08250624A (ja) 半導体装置およびその製造方法
JPH0684991A (ja) 半導体装置
JPH01266732A (ja) 印刷配線板
JPH0684993A (ja) 半導体装置
JPH0142346Y2 (ja)
JPH05152366A (ja) 半導体装置およびその製造方法
CN108336056A (zh) 用于半导体封装结构的万用转接电路层

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071023

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081023

Year of fee payment: 10

EXPY Cancellation because of completion of term