KR20020016083A - 반도체 패키지의 와이어 본딩방법 - Google Patents

반도체 패키지의 와이어 본딩방법 Download PDF

Info

Publication number
KR20020016083A
KR20020016083A KR1020000049221A KR20000049221A KR20020016083A KR 20020016083 A KR20020016083 A KR 20020016083A KR 1020000049221 A KR1020000049221 A KR 1020000049221A KR 20000049221 A KR20000049221 A KR 20000049221A KR 20020016083 A KR20020016083 A KR 20020016083A
Authority
KR
South Korea
Prior art keywords
wire
capillary
ball
bonding
bond pad
Prior art date
Application number
KR1020000049221A
Other languages
English (en)
Other versions
KR100350084B1 (ko
Inventor
조경제
이연영
박병규
Original Assignee
박덕흥
에스티에스반도체통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박덕흥, 에스티에스반도체통신 주식회사 filed Critical 박덕흥
Priority to KR1020000049221A priority Critical patent/KR100350084B1/ko
Publication of KR20020016083A publication Critical patent/KR20020016083A/ko
Application granted granted Critical
Publication of KR100350084B1 publication Critical patent/KR100350084B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85186—Translational movements connecting first outside the semiconductor or solid-state body, i.e. off-chip, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

낮은 루프 하이트를 실현함으로써 반도체 패키지의 두께를 줄이며, 와이어 스위핑 및 볼 단락(ball short)를 방지할 수 있는 반도체 패키지의 와이어 본딩방법에 관해 개시한다. 이를 위해 본 발명은, 집적회로 칩의 본드패드에 먼저 볼 범프를 형성한 후, 리드프레임의 인너리드에는 볼 본딩을하고, 상기 볼 범프가 있는 칩의 본드패드에 스티치 본딩을 수행한다.

Description

반도체 패키지의 와이어 본딩방법{Method for wire bonding in semiconductor package}
본 발명은 반도체 패키지의 제조방법에 관한 것으로, 더욱 상세하게는 반도체 패키지 내부의 집적회로 칩과 리드프레임의 인너리드를 전기적으로 연결하는 와이어 본딩 방법에 관한 것이다.
반도체 패키지의 크기가 점차 작아지고 그 두께가 줄어듦에 따라서, 와이어 본딩 공정에서는, 본드패드와 본드패드의 간격, 인너리드와 인너리드의 간격이 미세한 반도체 패키지에 대하여 와이어 본딩을 가능케 하고, 낮은 루프 하이트(loop height)를 실현하고, 루프의 길이가 긴 와이어 본딩을 실현하기 위해 많은 노력들이 경주되고 있다.
CSP(Chip Scale Package)와 같은 진보된 형태의 반도체 패키지에서는 와이어 본딩 대신에, 집적회로 칩의 본드패드와, 반도체 패키지의 솔더볼과 같은 외부연결단자를 직접 연결하는 기술이 일부 개발되었으나, 현재까지는 금선을 이용하여 집적회로 칩의 본드패드와, 리드프레임의 인너리드 및 가판(substrate)의 금속패턴를 연결하는 방법이 가장 신뢰성이 높고, 저 비용으로 공정을 실현할 수 있으며, 가장 보편적으로 사용되고 있는 방법이라고 할 수 있다.
도 1 내지 도 7은 종래기술에 의한 반도체 패키지의 와이어 본딩 방법을 설명하기 위해 도시한 측면도이다.
도 1 내지 도 7을 참조하면, 와이어 본딩이 수행되는 1사이클(cycle)을 나타낸 모식도로서, 먼저 금구(16)를 형성한 금선(12)이 캐피러리(10)에 보호되어 본드패드(22) 위에 대기하고 있다(도1). 도1에서 참조부호 14는 와이어 클램프(wire clamp)를 나타내고, 20은 집적회로 칩(Integrated Circuit Chip)을 나타내고, 24는집적회로 칩의 보호절연막(passivation layer)을 나타내고, 30은 리드프레임(leadframe)에서 집적회로 칩이 에폭시(epoxy, 미도시)에 의해 접착되는 칩 패드(chip pad)를 각각 가리킨다.
이어서, 상기 캐피러리(10)에 형성된 금구(16)가 알루미늄을 재질로 하는 본드패드(22) 표면에 적절한 하중을 가지고 접촉한다. 상기 금구가 접촉한 후에는 캐피러리(10)가 초음파 진동(A)을 하고, 이때의 하중과 초음파 진동에 의한 에너지로 금구(16)와 본드패드(22)의 알루미늄 사이에 합금이 형성됨으로써 볼 본딩을 위한 접합을 얻어낸다(도2). 그 후, 캐피러리(10)가 적절한 궤도를 그리면서(도3) 상기 볼 본딩된 본드패드(22) 위에서 루프 하이트(loop height, 도4의 B))를 형성하고(도4), 스티치 본딩(stitch bonding)을 위한 리드프레임의 인너리드(32) 위로 이동한다.
이어서, 상기 리드프레임의 인너리드(32) 위에서 스티치 본딩(19)을 수행하게 된다(도5). 이때에도 볼 본딩과 마찬가지로 적절한 하중과 초음파 진동이 접합을 위해 가해진다. 이어서, 캐피러리(10)가 상승하는 과정에서 와이어 클램프(14)가 캐피러리(10)에 있는 와이어(12)를 잡아줌으로 인해 금선(12)은 스티치 본딩(19)을 수행한 후에 절단된다.
계속해서 캐피러리(10) 아래에 있는 금선(12)의 하단으로 전기 토치(torch, 6)가 이동하여 전기 방전(8)을 일으킨다(도6). 도 6에서 L1은 루프 하이트(loop height)로서, 와이어 본딩을 수행하는 방법에 따라 그 높이의 조정이 가능하다.
마지막으로, 도6의 전기 방전에 의하여 캐피러리(10)에 연결된 금선(12)은금구(16)를 새로이 형성하고(도7), 집적회로 칩(20)의 다른 본드패드 위로 이동하여 상기 도1부터 도 6까지의 공정을 반복하면서 반도체 패키지의 와이어 본딩을 수행하게 된다. 상기 도1부터 도6까지를 와이어 본딩의 1 사이클이라 하며, 여러 가지 조건에 따라서 다르지만, 대략 와이어 본딩의 1사이클은 0.1∼0.2㎳에 행하여진다.
그러나 종래기술에 의한 반도체 패키지의 와이어 본딩방법은 다음과 같은 문제점이 있다.
첫째, 루프 하이트(도6의 L1)를 낮게 하더라도, 인너리드(32)보다 상대적으로 높은 위치에 있는 본드패드(22) 위에서 루프 하이트가 형성됨으로 인하여 반도체 패키지의 두께를 줄이는데 한계가 있다.
둘째, 루프 하이트가 높은 경우에는 금선이 옆으로 눕게는 되는 와이어 세깅(sagging) 및 후속되는 몰딩공정에서 금선(12)이 에폭시 몰드 컴파운드(Epoxy Mold Compound)가 채워지는 힘에 의해 옆으로 휘어지는 와이어 스위핑(wire sweeping) 문제가 발생할 수 있다.
본 발명이 이루고자 하는 기술적 과제는 루프 하이트를 본드패드 상부가 아닌 인너리드 위에서 형성함으로써, 반도체 패키지의 두께를 줄이며, 와이어 스위핑 및 볼 단락(ball short)을 방지할 수 있는 반도체 패키지의 와이어 본딩방법을 제공하는데 있다.
도 1 내지 도 7은 종래 기술에 의한 반도체 패키지의 와이어 본딩 방법을 설명하기 위해 도시한 측면도이다.
도 8 내지 도 12는 본 발명에 의한 반도체 패키지의 와이어 본딩방법을 설명하기 위해 도시한 측면도이다.
도 13은 반도체 패키지에서 와이어 본딩이 완료되었을 때의 평면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
100: 캐피러리(capillary), 102: 와이어 클램프(wire clamp),
104: 볼 범프(ball bump), 106: 와이어 또는 금선,
108: 볼 본딩(ball bonding), 120: 집적회로 칩,
122: 본드패드(bondpad), 124: 보호절연막,
130: 칩 패드(chip pad), 132: 인너리드(inner lead).
상기 기술적 과제를 달성하기 위해 본 발명은 제1 실시예를 통하여, 와이어 본더(wire bonder)에서 와이어가 장착된 캐피러리가 집적회로 칩의 본드패드에 볼 범프(ball bump)를 형성하는 제1 단계와, 상기 볼 범프를 형성한 캐피러리가 상기 와이어를 끊는 제2 단계와, 상기 캐피러리가 상기 집적회로 칩의 본드패드와 대응하는 리드프레임의 인너리드(inner lead)로 이동하여 볼 본딩(ball bonding)을 수행하는 제3 단계와, 상기 볼 본딩을 수행한 캐피러리가 루프 하이트(loop height)를 형성하는 제4 단계와, 상기 캐피러리가 상기 볼 범프로 이동하면서 스티치 본딩(stitch bonding)을 수행하는 제5 단계와, 상기 칩의 다른 본드패드와 상기 리드프레임의 다른 인너리드에서 상기 제1 단계부터 상기 제5 단계를 반복하는 제6 단계를 구비하는 것을 특징으로 하는 반도체 패키지의 와이어 본딩방법을 제공한다.
상기 기술적 과제를 달성하기 위해 본 발명은 제2 실시예를 통하여, 와이어 본더(wire bonder)에서 와이어가 장착된 캐피러리가 집적회로 칩의 각각의 본드패드에 볼 범프를 각각 형성하는 제1 단계와, 상기 볼 범프가 형성된 본드패드와 대응하는 리드프레임의 인너리드에 상기 캐피러리가 볼 본딩을 수행하는 제2 단계와, 상기 볼 본딩을 수행한 캐피러리가 루프 하이트를 형성하는 제3 단계와, 상기 캐피러리가 상기 제2 단계의 볼 범프가 형성된 본드패드에 스티치 본딩을 수행하는 제 4단계와, 상기 리드프레임의 다른 인너리드로 이동하여 상기 제2 단계부터 상기 제4 단계를 반복하는 제5 단계를 구비하는 것을 특징으로 하는 반도체 패키지의 와이어 본딩방법을 제공한다.
본 발명의 바람직한 실시예에 의하면, 상기 반도체 패키지는 칩 온 보오드형(COB type) 패키지인 것이 바람직하다.
바람직하게는, 상기 와이어를 끊는 방법은 캐피러리 상단에 위치한 와이어 클램프가 와이어를 고정한 상태에서 캐피러리가 윗방향으로 올라옴으로써 끊어지는 것이 적합하다.
본 발명에 따르면, 볼 본딩을 인너리드 위에서 하고, 스티치 본딩을 볼 범프가 형성된 본드패드 위에서 하기 때문에 본드패드 위에서 루프 하이트를 형성하지 않음으로써, 반도체 패키지의 두께를 줄일 수 있고, 루프 하이트로 인해 발생되는 와이어 세깅, 와이어 스위핑과 같은 공정불량을 억제할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
당 명세서에서 말하는 반도체 패키지는 가장 넓은 의미로 사용하고 있으며 도 13에 나타난 바와 같은 특정 반도체 패키지 형상을 한정하는 것이 아니다.
본 발명은 그 정신 및 필수의 특징사항으로부터 이탈하지 않고 다른 방식으로 실시할 수 있다. 예를 들면, 상기 바람직한 실시예에 있어서는 와이어로 금선을 사용하지만, 와이어는 알루미늄으로 된 것이라도 무방하다. 따라서, 아래의 바람직한 실시예에서 기재한 내용은 예시적인 것이며 한정하는 의미가 아니다.
제1 실시예;
도 8 내지 도 12는 본 발명에 의한 반도체 패키지의 와이어 본딩방법을 설명하기 위해 도시한 측면도이다.
도 8 내지 도 12를 참조하면, 본 발명의 제1 실시예에 의한 반도체 패키지의 와이어 본딩방법은 먼저 와이어 본딩이 수행되는 장비인 와이어 본더에서, 와이어(106)가 장착된 캐피러리(100)가 집적회로 칩(120)의 본드패드(122)에 한 개의 볼 범프(104)를 먼저 형성(도8)한다. 도 1에서 참조부호 130은 리드프레임의 칩 패드를 가리키고, 124는 집적회로 칩(120)의 표면을 보호하는 보호절연막(passivation layer)을 각각 가리킨다.
이어서, 상기 볼 범프(104)를 형성한 캐피러리(100)가 상기 와이어(106), 예를 들면 금선(gold wire)을 와이어 클램프(102)를 이용하여 끊는다. 상기 와이어(106)를 끊는 방법은 캐피러리(100) 상단에 위치한 와이어 클램프(102)가 와이어(106)를 고정한 상태에서 캐피러리(100)가 윗방향으로 올라옴으로써 절단이 완료된다.
상기 볼 범프(104)를 형성하고 절단이 완료된 캐피러리(100)는 전기 토치(torch)를 이용하여 캐피러리(100) 하단에 금구를 형성(도6 및 도7 참조)한 후, 리드프레임의 인너리드(132) 위로 이동하여 볼 본딩(108)을 수행(도9)하게 된다. 이러한 볼 본딩은 통상의 방법에 의해 약간의 하중과 초음파 진동을 이용하여 수행된다. 따라서 인너리드(132) 표면에 볼 본딩(108)이 접착되게 된다.
계속해서, 볼 본딩을 수행한 캐피러리(100)가 일정한 궤도를 그리면서 루프 하이트(도10의 B)를 형성하고, 볼 범프(104)가 있는 집적회로 칩(120)의 본드패드(122) 위로 이동(도10)한다. 그 후, 상기 볼 범프(104) 위에 적절한 하중과 초음파 진동을 이용하여 스티치 본딩을 수행(도11)한다. 볼 범프(104)를 형성하지 않고 스티치 본딩을 수행하면, 집적회로 칩(120)의 본드패드간의 피치가 작은 경우에는 인접하는 본드패드간이 서로 단락될 수 있는 위험이 있지만, 본 발명에서는 본드패드(122) 위에 볼 범프(104)를 먼저 형성하였기 때문에 이러한 문제를 방지할 수 있다. 이어서, 집적회로 칩(120) 위에 형성된 다른 본드패드로 캐피러리가 이동하여 볼 범프를 형성하고, 인너리드 위에 볼 본딩을 수행하고, 루프 하이트를 형성한 후, 상기 볼 범프 위에 스티치 본딩을 수행하는 도1 내지 도6에 도시된 일련의 작업을 반복한다.
도 12는 스티치 본딩이 완료된 상태의 측면도로서 집적회로 칩(120)의 본드패드(122) 위에 볼 범프가 형성되고 그 상부에 스티치 본딩이 된 모양(C)을 보여주고, 이에 대응하는 인너리드(132) 위에서는 볼 본딩(Ball bonding, 108)과 루프 하이트(B)가 형성된 것을 보여준다. 따라서, 루프 하이트(B)가 본드패드(122)에 비해 상대적으로 낮은 위치에 있는 인너리드(132) 위에서 형성되기 때문에, 루프 하이트(B)가 본드패드(122) 위에 형성되었을 때에 발생되었던 문제, 즉, 반도체 패키지의 두께를 줄이는데 한계를 갖는 것과, 와이어 세깅 및 와이어 스위핑과 같은 공정결함이 발생하는 것을 억제할 수 있다.
도 13은 반도체 패키지에서 와이어 본딩이 완료되었을 때의 평면도이다.
도 13을 참조하면, 상술한 도8부터 도11까지 사이클을 반복하여 집적회로 칩(120)에 형성된 본드패드(122)와 인너리드(132)를 모두 연결한 경우이다. 도면의 참조부호 130은 칩패드를 가리키고, 106은 와이어, 예컨대 금선을 각각 가리킨다. 상기 도면에서 인너리드(132)의 위치, 본드패드(132)의 형성위치, 칩패드(130)의 형상등은 반도체 패키지의 형태에 따라 여러 가지 모양으로 변형이 가능하다.
제2 실시예;
상기 제1 실시예는 볼 범프를 한 개의 본드패드에 형성한 직후에 인너리드와 본드패드를 전기적으로 연결하는 볼 본딩과 스티치 본딩을 수행하였으나, 본 발명의 제2 실시예에 의한 와이어 본딩 방법은 먼저 집적회로 칩 위에 형성된 모든 본드패드에 볼 범프를 전부 형성하고, 이어서 각 인너리드와 본드패드를 연결하는 볼 본딩 및 스티치 본딩을 수행하는 방법이다.
본 발명의 제2 실시예에 의한 반도체 패키지의 와이어 본딩방법 역시 상기 제1 실시예와 마찬가지로 도8 내지 도 11을 참조하면서 설명하기로 한다.
도 8 내지 도 11을 참조하면, 와이어 본더에서 와이어(106)가 장착된 캐피러리(100)가 집적회로 칩(120)의 각각의 본드패드(122)에 볼 범프(104)를 복수개 형성(도8)한다. 이때, 볼 범프(104)는 한 개가 아닌 도 13에 나타난 본드패드의 숫자만큼 형성된다. 이어서, 볼 범프(104)가 형성된 본드패드(104)에 대응하는 리드프레임의 인너리드(132)에 캐피러리(100)가 이동하여 볼 본딩(108)을 수행(도9)한다. 계속하여, 상기 캐피러리(100)는 상기 볼 본딩(108)된 인너리드(132) 위에서 루프 하이트(도10의 B)를 형성(도10)한다. 그 후, 볼 범프(104)가 있는 본드패드(122) 위에서 스티치 본딩을 수행(도11)한다.
상술한 본 발명의 제1 및 제2 실시예에 의한 반도체 패키지의 와이어 본딩방법은 반도체 패키지의 두께를 얇게 할 필요가 있는 IC 카드와 같은 COB(Chip OnBoard) 반도체 패키지에 적용하면 상술한 효과를 쉽게 달성할 수 있다.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.
따라서, 상술한 본 발명에 따르면, 본드패드 위에서 루프 하이트를 형성하지 않고 스티치 본딩을 함으로써, 첫째, 반도체 패키지의 두께를 얇게 할 수 있다. 둘째, 루프 하이트가 본드패드 위에 형성됨으로 말미암아 발생하였던 와이어 새깅(wire sagging), 와이어 스위핑(wire sweeping)과 같은 공정불량을 억제할 수 있다. 셋째, 볼 범프를 먼저 형성한 후에 본드패드 위에서 스티치 본딩이 수행되기 때문에 인접하는 본드패드간이 서로 단락되는 문제를 방지할 수 있다.

Claims (5)

  1. 와이어 본더(wire bonder)에서 와이어가 장착된 캐피러리가 집적회로 칩의 본드패드에 볼 범프(ball bump)를 형성하는 제1 단계;
    상기 볼 범프를 형성한 캐피러리가 상기 와이어를 끊는 제2 단계;
    상기 캐피러리가 상기 집적회로 칩의 본드패드와 대응하는 리드프레임의 인너리드(inner lead)로 이동하여 볼 본딩(ball bonding)을 수행하는 제3 단계;
    상기 볼 본딩을 수행한 캐피러리가 루프 하이트(loop height)를 형성하는 제4 단계;
    상기 캐피러리가 상기 볼 범프로 이동하면서 스티치 본딩(stitch bonding)을수행하는 제5 단계; 및
    상기 칩의 다른 본드패드와 상기 리드프레임의 다른 인너리드에서 상기 제1 단계부터 상기 제5 단계를 반복하는 제6 단계를 구비하는 것을 특징으로 하는 반도체 패키지의 와이어 본딩방법.
  2. 제1항에 있어서,
    상기 반도체 패키지는 칩 온 보오드형(COB type) 패키지인 것을 특징으로 하는 반도체 패키지의 와이어 본딩방법.
  3. 제1항에 있어서,
    상기 제2 단계의 와이어를 끊는 방법은 캐피러리 상단에 위치한 와이어 클램프가 와이어를 고정한 상태에서 캐피러리가 윗방향으로 올라옴으로써 끊어지는 것을 특징으로 하는 반도체 패키지의 와이어 본딩방법.
  4. 와이어 본더(wire bonder)에서 와이어가 장착된 캐피러리가 집적회로 칩의 각각의 본드패드에 볼 범프를 각각 형성하는 제1 단계;
    상기 볼 범프가 형성된 본드패드와 대응하는 리드프레임의 인너리드에 상기 캐피러리가 볼 본딩을 수행하는 제2 단계;
    상기 볼 본딩을 수행한 캐피러리가 루프 하이트를 형성하는 제3 단계;
    상기 캐피러리가 상기 제2 단계의 볼 범프가 형성된 본드패드에 스티치 본딩을 수행하는 제 4단계;
    상기 리드프레임의 다른 인너리드로 이동하여 상기 제2 단계부터 상기 제4 단계를 반복하는 제5 단계를 구비하는 것을 특징으로 하는 반도체 패키지의 와이어 본딩방법.
  5. 제4항에 있어서,
    상기 반도체 패키지는 칩 온 보오드형(COB type) 패키지인 것을 특징으로 하는 반도체 패키지의 와이어 본딩방법.
KR1020000049221A 2000-08-24 2000-08-24 반도체 패키지의 와이어 본딩방법 KR100350084B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000049221A KR100350084B1 (ko) 2000-08-24 2000-08-24 반도체 패키지의 와이어 본딩방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000049221A KR100350084B1 (ko) 2000-08-24 2000-08-24 반도체 패키지의 와이어 본딩방법

Publications (2)

Publication Number Publication Date
KR20020016083A true KR20020016083A (ko) 2002-03-04
KR100350084B1 KR100350084B1 (ko) 2002-08-24

Family

ID=19684901

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000049221A KR100350084B1 (ko) 2000-08-24 2000-08-24 반도체 패키지의 와이어 본딩방법

Country Status (1)

Country Link
KR (1) KR100350084B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010035456A (ko) * 2001-02-15 2001-05-07 최성규 반도체 발광 소자 패키지 및 그 제작 방법
KR20040023852A (ko) * 2002-09-12 2004-03-20 송기영 발광 소자 및 그 제조 방법
KR100833187B1 (ko) * 2006-11-02 2008-05-28 삼성전자주식회사 반도체 패키지의 와이어 본딩방법
WO2013103962A1 (en) * 2012-01-06 2013-07-11 Texas Instruments Incorporated Integrated circuit device with wire bond connections
US8829691B2 (en) 2011-01-07 2014-09-09 Samsung Electronics Co., Ltd. Light-emitting device package and method of manufacturing the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100536898B1 (ko) 2003-09-04 2005-12-16 삼성전자주식회사 반도체 소자의 와이어 본딩 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010035456A (ko) * 2001-02-15 2001-05-07 최성규 반도체 발광 소자 패키지 및 그 제작 방법
KR20040023852A (ko) * 2002-09-12 2004-03-20 송기영 발광 소자 및 그 제조 방법
KR100833187B1 (ko) * 2006-11-02 2008-05-28 삼성전자주식회사 반도체 패키지의 와이어 본딩방법
US8829691B2 (en) 2011-01-07 2014-09-09 Samsung Electronics Co., Ltd. Light-emitting device package and method of manufacturing the same
WO2013103962A1 (en) * 2012-01-06 2013-07-11 Texas Instruments Incorporated Integrated circuit device with wire bond connections

Also Published As

Publication number Publication date
KR100350084B1 (ko) 2002-08-24

Similar Documents

Publication Publication Date Title
US7274088B2 (en) Flip-chip semiconductor package with lead frame as chip carrier and fabrication method thereof
US7595551B2 (en) Semiconductor package for a large die
US6882056B2 (en) Multi-chip package type semiconductor device
US7986032B2 (en) Semiconductor package system with substrate having different bondable heights at lead finger tips
US7115441B2 (en) Semiconductor package with semiconductor chips stacked therein and method of making the package
KR101286874B1 (ko) 반도체 장치 및 그 제조 방법
US20060049523A1 (en) Wire-bonding method for connecting wire-bond pads and chip and the structure formed thereby
KR20050023972A (ko) 반도체 소자의 와이어 본딩 방법
US6054772A (en) Chip sized package
US20090039509A1 (en) Semiconductor device and method of manufacturing the same
KR100350084B1 (ko) 반도체 패키지의 와이어 본딩방법
US20080286959A1 (en) Downhill Wire Bonding for QFN L - Lead
US8378507B2 (en) Semiconductor device and method of bonding wires between semiconductor chip and wiring substrate
JP2008071927A (ja) 半導体装置の製造方法および半導体装置
KR100833187B1 (ko) 반도체 패키지의 와이어 본딩방법
KR100772103B1 (ko) 적층형 패키지 및 그 제조 방법
JP2005116916A (ja) 半導体装置及びその製造方法
JP2005116915A (ja) 半導体装置
US20040262773A1 (en) Chip-stacked package
KR100891649B1 (ko) 반도체 패키지 제조방법
JP2532304B2 (ja) 半導体チップと、これが搭載される基板との間のワイヤボンディング構造
WO2007134317A1 (en) Downhill wire bonding for semiconductor device
KR0179922B1 (ko) 직립형 패키지
KR100213435B1 (ko) 반도체 칩의 마스터 전극 패드 및 이를 이용한 탭 패키지
JP2005197360A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120704

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20130627

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150729

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160719

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20170718

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee