JPH0221145B2 - - Google Patents
Info
- Publication number
- JPH0221145B2 JPH0221145B2 JP56132066A JP13206681A JPH0221145B2 JP H0221145 B2 JPH0221145 B2 JP H0221145B2 JP 56132066 A JP56132066 A JP 56132066A JP 13206681 A JP13206681 A JP 13206681A JP H0221145 B2 JPH0221145 B2 JP H0221145B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- cell array
- areas
- basic cell
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000872 buffer Substances 0.000 claims description 19
- 239000004065 semiconductor Substances 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11898—Input and output buffer/driver structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Wire Bonding (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置に関し、たとえばコンピユ
ータによりレイアウト設計(CAD)される複雑
な集積論理回路装置に関する。
ータによりレイアウト設計(CAD)される複雑
な集積論理回路装置に関する。
一般に、複雑な集積論理回路のような大規模集
積回路(以下、LSIとする)においては、顧客の
要求に応じて非常に多数の種類が存在する。この
ような多数の種類のLSIを迅速且つ低コストで製
造するために、マスタスライス方式が提案されて
いる。この方式では、論理ゲートを基本セルとし
て多数配列させて予め製造し、顧客の要求に応じ
て基本セル内および基本セル間の配線パターンの
みを後に個別的に製造するものであり、これらの
基本セルパターンおよび配線パターンはコンピユ
ータによつて設計される。
積回路(以下、LSIとする)においては、顧客の
要求に応じて非常に多数の種類が存在する。この
ような多数の種類のLSIを迅速且つ低コストで製
造するために、マスタスライス方式が提案されて
いる。この方式では、論理ゲートを基本セルとし
て多数配列させて予め製造し、顧客の要求に応じ
て基本セル内および基本セル間の配線パターンの
みを後に個別的に製造するものであり、これらの
基本セルパターンおよび配線パターンはコンピユ
ータによつて設計される。
従来、集積論理LSIにおいては、基本セルが周
期的に配置された基本セルアレイが配置され、そ
の周辺部に入/出力バツフアがやはり周期的に配
置され、さらに、入/出力バツフアの周辺部に外
部接続用パツドが形成される。この場合、基本セ
ルアレイ、入/出力バツフア等の素子が形成され
る領域を素子形成領域(アクテイブ領域)、その
他の領域を非素子形成領域(ノンアクテイブ領
域)と呼び、特に、非素子形成領域のうち、パツ
ド、引出し線その他の配線等のいずれも形成され
ない領域をデツド領域と呼ぶ。すなわち、外部接
続用パツドは素子形成領域の周辺部に配置される
ことになる。このように、CADによつて各領域
を周期的に配置すると、周辺部のコーナー部にデ
ツド領域が発生しやすくなる。従来、このような
コーナー部のデツド領域をできるだけ少なくする
ために、入/出力バツフアの一部等をコーナー部
に形成していた。
期的に配置された基本セルアレイが配置され、そ
の周辺部に入/出力バツフアがやはり周期的に配
置され、さらに、入/出力バツフアの周辺部に外
部接続用パツドが形成される。この場合、基本セ
ルアレイ、入/出力バツフア等の素子が形成され
る領域を素子形成領域(アクテイブ領域)、その
他の領域を非素子形成領域(ノンアクテイブ領
域)と呼び、特に、非素子形成領域のうち、パツ
ド、引出し線その他の配線等のいずれも形成され
ない領域をデツド領域と呼ぶ。すなわち、外部接
続用パツドは素子形成領域の周辺部に配置される
ことになる。このように、CADによつて各領域
を周期的に配置すると、周辺部のコーナー部にデ
ツド領域が発生しやすくなる。従来、このような
コーナー部のデツド領域をできるだけ少なくする
ために、入/出力バツフアの一部等をコーナー部
に形成していた。
しかしながら、上述の従来形においては、コー
ナー部に入/出力バツフアの一部等を形成するた
めに、CADによる周期性の設計を多少犠性にす
る必要、言い換えると、人手による設計作業を増
加させる必要があるために、半導体装置の信頼性
が低下するという問題点がある。
ナー部に入/出力バツフアの一部等を形成するた
めに、CADによる周期性の設計を多少犠性にす
る必要、言い換えると、人手による設計作業を増
加させる必要があるために、半導体装置の信頼性
が低下するという問題点がある。
本発明の目的は、コーナー部に電源パツドを形
成するという構想にもとづき、CADを有効的に
用いて人手による設計作業を減少させ、従つて、
半導体装置の信頼性を向上せしめ、前述の従来形
における問題点を解決することにある。
成するという構想にもとづき、CADを有効的に
用いて人手による設計作業を減少させ、従つて、
半導体装置の信頼性を向上せしめ、前述の従来形
における問題点を解決することにある。
以下、図面により本発明を従来形と比較して説
明する。
明する。
第1図は従来の半導体装置のレイアウトを示す
図である。第1図において、1は集積論理回路を
構成する半導体装置であつて、基本セルアレイ形
成領域2、入/出力バツフア形成領域3−1,3
−2、…、3−56、入力バツフア形成領域4−
1,4−2,4−3,4−4、信号用パツド領域
P1,P2,…,P60、電源用パツド領域GND、Vcc
等からなる。この場合、基本セルアレイ形成領域
2、入/出力バツフア形成領域3−1,3−2,
…,3−56、入力バツフア形成領域4−1〜4
−4は素子形成領域であつて、その周辺部にパツ
ド領域が設けられている。コーナー部に設けられ
た4つの入力バツフア形成領域4−1,4−2,
4−3,4−4およびそれらのパツド領域P57,
P58,P59,P60は、他の入/出力バツフア形成領
域3−1,3−2,…,3−56およびそれらの
パツド領域P1,P2,…,P56の周期性から外れて
おり、この結果、このようなコーナー部のバツフ
ア形成領域はCADよりも手作業による設計にも
とづくことになり、、従つて、半導体装置の信頼
性の低下を招く。
図である。第1図において、1は集積論理回路を
構成する半導体装置であつて、基本セルアレイ形
成領域2、入/出力バツフア形成領域3−1,3
−2、…、3−56、入力バツフア形成領域4−
1,4−2,4−3,4−4、信号用パツド領域
P1,P2,…,P60、電源用パツド領域GND、Vcc
等からなる。この場合、基本セルアレイ形成領域
2、入/出力バツフア形成領域3−1,3−2,
…,3−56、入力バツフア形成領域4−1〜4
−4は素子形成領域であつて、その周辺部にパツ
ド領域が設けられている。コーナー部に設けられ
た4つの入力バツフア形成領域4−1,4−2,
4−3,4−4およびそれらのパツド領域P57,
P58,P59,P60は、他の入/出力バツフア形成領
域3−1,3−2,…,3−56およびそれらの
パツド領域P1,P2,…,P56の周期性から外れて
おり、この結果、このようなコーナー部のバツフ
ア形成領域はCADよりも手作業による設計にも
とづくことになり、、従つて、半導体装置の信頼
性の低下を招く。
第2図は本発明の一実施例としての半導体装置
のレイアウトを示す図である。第2図において、
第1図の構成要素と同一の要素については同一の
参照番号を付してある。すなわち、コーナー部に
は電源パツド領域GND、Vccが設けられ、この
結果、第1図の入力バツフア領域4−1,4−
2,4−3,4−4およびそれらのパツド領域
P57,P58,P59,P60の代りに、入/出力バツフア
領域4′−1,4′−2,4′−3,4′−4および
それらのパツド領域P′57,P′58,P′59,P′60が設け
られている。この場合、入/出力バツフア領域
4′−1,4′−2,4′−3,4′−4およびそれ
らのパツド領域P′57,P′58,P′59,P′60は他の入/
出力バツフア領域3−1,3−2,…,3−56
およびそれらのパツド領域P1,P2,…,P56と周
期性を有する。従つて、第2図の半導体装置にお
いては、第1図の半導体装置に比較して、パター
ンの周期性が向上してCADを有効的に利用する
ことができる。
のレイアウトを示す図である。第2図において、
第1図の構成要素と同一の要素については同一の
参照番号を付してある。すなわち、コーナー部に
は電源パツド領域GND、Vccが設けられ、この
結果、第1図の入力バツフア領域4−1,4−
2,4−3,4−4およびそれらのパツド領域
P57,P58,P59,P60の代りに、入/出力バツフア
領域4′−1,4′−2,4′−3,4′−4および
それらのパツド領域P′57,P′58,P′59,P′60が設け
られている。この場合、入/出力バツフア領域
4′−1,4′−2,4′−3,4′−4およびそれ
らのパツド領域P′57,P′58,P′59,P′60は他の入/
出力バツフア領域3−1,3−2,…,3−56
およびそれらのパツド領域P1,P2,…,P56と周
期性を有する。従つて、第2図の半導体装置にお
いては、第1図の半導体装置に比較して、パター
ンの周期性が向上してCADを有効的に利用する
ことができる。
第3図は第2図の部分拡大図である。第3図に
おいては、配線パターンPGND,PVCCが付加してあ
る。これらの配線パターンは、通常、2層の導体
層によつて形成されるものであり、従つて、図示
するごとく、電源パツド領域GND,Vccを各配
線パターンPGND,PVCCに接続させることができ
る。
おいては、配線パターンPGND,PVCCが付加してあ
る。これらの配線パターンは、通常、2層の導体
層によつて形成されるものであり、従つて、図示
するごとく、電源パツド領域GND,Vccを各配
線パターンPGND,PVCCに接続させることができ
る。
なお、一般に、半導体装置が大きくなると、電
源パツド数が多くなるが、この場合でも、その一
部の電源パツドのみでもコーナー部に配置すれ
ば、他の領域のパターンの周期性は向上する。
源パツド数が多くなるが、この場合でも、その一
部の電源パツドのみでもコーナー部に配置すれ
ば、他の領域のパターンの周期性は向上する。
以上説明したように本発明の半導体装置は、従
来形に比べて、パターンの周期性が向上するの
で、CADを有効的に利用することができ、従つ
て、信頼性が向上するという利点を有する。
来形に比べて、パターンの周期性が向上するの
で、CADを有効的に利用することができ、従つ
て、信頼性が向上するという利点を有する。
第1図は従来の半導体装置のレイアウトを示す
図、第2図は本発明の一実施例としての半導体装
置のレイアウトを示す図、第3図は第2図の部分
拡大図である。 1……半導体装置、2……基本セルアレイ形成
領域(素子形成領域)、3−1,3−2,…,3
−56,4′−1,4′−2,4′−3,4′−4…
…入/出力バツフア形成領域(素子形成領域)、
4−1,4−2,4−3,4−4……入力バツフ
ア形成領域、P1,P2,…,P60,P′57,P′58,
P′59,P′60……パツド領域、GND,Vcc……電源
パツド領域。
図、第2図は本発明の一実施例としての半導体装
置のレイアウトを示す図、第3図は第2図の部分
拡大図である。 1……半導体装置、2……基本セルアレイ形成
領域(素子形成領域)、3−1,3−2,…,3
−56,4′−1,4′−2,4′−3,4′−4…
…入/出力バツフア形成領域(素子形成領域)、
4−1,4−2,4−3,4−4……入力バツフ
ア形成領域、P1,P2,…,P60,P′57,P′58,
P′59,P′60……パツド領域、GND,Vcc……電源
パツド領域。
Claims (1)
- 【特許請求の範囲】 1 論理ゲートを構成するのに必要な素子を有し
た基本セルが、チツプの中央部に周期的に配置さ
れた基本セルアレイ形成領域と、該基本セルアレ
イ形成領域の外側に周期的に配置された入出力バ
ツフアとを予め形成しておき、必要に応じて前記
素子相互間及び前記基本セル相互間を配線によつ
て結線して、所定の機能を有する大規模集積回路
を形成するマスタスライス方式の半導体装置であ
つて、 前記チツプのコーナー部には電源接続用パツド
領域が形成されていることを特徴とする半導体装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56132066A JPS5833864A (ja) | 1981-08-25 | 1981-08-25 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56132066A JPS5833864A (ja) | 1981-08-25 | 1981-08-25 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1261270A Division JPH02138758A (ja) | 1989-10-07 | 1989-10-07 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5833864A JPS5833864A (ja) | 1983-02-28 |
JPH0221145B2 true JPH0221145B2 (ja) | 1990-05-11 |
Family
ID=15072708
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56132066A Granted JPS5833864A (ja) | 1981-08-25 | 1981-08-25 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5833864A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0728990Y2 (ja) * | 1990-05-19 | 1995-07-05 | 高島屋日発工業株式会社 | 自動車用内装材 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59139646A (ja) * | 1983-01-31 | 1984-08-10 | Hitachi Micro Comput Eng Ltd | 半導体集積回路装置 |
JPS60101951A (ja) * | 1983-11-08 | 1985-06-06 | Sanyo Electric Co Ltd | ゲ−トアレイ |
JPS6344742A (ja) * | 1986-08-12 | 1988-02-25 | Fujitsu Ltd | 半導体装置 |
JPS6365239U (ja) * | 1986-10-20 | 1988-04-30 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS49131381A (ja) * | 1973-04-18 | 1974-12-17 |
-
1981
- 1981-08-25 JP JP56132066A patent/JPS5833864A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS49131381A (ja) * | 1973-04-18 | 1974-12-17 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0728990Y2 (ja) * | 1990-05-19 | 1995-07-05 | 高島屋日発工業株式会社 | 自動車用内装材 |
Also Published As
Publication number | Publication date |
---|---|
JPS5833864A (ja) | 1983-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0480538B2 (ja) | ||
JPH02219254A (ja) | 半導体集積回路装置 | |
JPH0221145B2 (ja) | ||
JP3289999B2 (ja) | 半導体集積回路 | |
JPH048948B2 (ja) | ||
JPH0693480B2 (ja) | 半導体集積回路装置 | |
JPH06283604A (ja) | 半導体装置 | |
JPS60169150A (ja) | 集積回路 | |
JPH0435065A (ja) | マスタスライス半導体集積回路装置 | |
JPH06101521B2 (ja) | 半導体集積回路装置 | |
JPS623584B2 (ja) | ||
JPS61225845A (ja) | 半導体装置 | |
JPH01152642A (ja) | 半導体集積回路 | |
US6207980B1 (en) | Layout method of a semiconductor device | |
JP2671883B2 (ja) | 半導体集積回路装置 | |
JPS59167036A (ja) | 半導体集積回路 | |
JPS60175438A (ja) | 半導体集積回路装置 | |
JPH0485942A (ja) | 半導体集積回路 | |
JPH02306650A (ja) | 半導体装置 | |
JPS62179744A (ja) | 半導体集積回路 | |
JPS6132456A (ja) | スタンダ−ド・セル集積回路の製造方法 | |
JPS6364054B2 (ja) | ||
JPS60177650A (ja) | 半導体装置およびその製造方法 | |
JPH03196661A (ja) | 半導体集積回路装置及びその形成方法 | |
JPH02164051A (ja) | 半導体装置 |