JP2003121504A - 半導体装置の検査方法および半導体装置並びに電子機器の検査方法および電子機器 - Google Patents
半導体装置の検査方法および半導体装置並びに電子機器の検査方法および電子機器Info
- Publication number
- JP2003121504A JP2003121504A JP2001317143A JP2001317143A JP2003121504A JP 2003121504 A JP2003121504 A JP 2003121504A JP 2001317143 A JP2001317143 A JP 2001317143A JP 2001317143 A JP2001317143 A JP 2001317143A JP 2003121504 A JP2003121504 A JP 2003121504A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor device
- inspection
- chip
- electronic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 回路基板に取り付けた状態で容易に個々の半
導体チップを検査できるようにする。 【解決手段】 半導体装置６０を構成している半導体チ
ップ６２（６２ａ〜６２ｃ）は、チップ接続配線４０
（４０ａ〜４０ｄ）によって相互に電気的に接続してあ
る。各チップ接続配線４０には、遮断部６８（６８ａ〜
６８ｄ）が設けてあって、各半導体チップ６２の間を任
意に電気的に接続、遮断できるようにしてある。各接続
配線４０の遮断部６８の両側には、各半導体チップ６２
に対応して検査用パッド６６（６６ａ〜６６ｈ）が分岐
路６４（６４ａ〜６４ｈ）を介して接続してある。
導体チップを検査できるようにする。 【解決手段】 半導体装置６０を構成している半導体チ
ップ６２（６２ａ〜６２ｃ）は、チップ接続配線４０
（４０ａ〜４０ｄ）によって相互に電気的に接続してあ
る。各チップ接続配線４０には、遮断部６８（６８ａ〜
６８ｄ）が設けてあって、各半導体チップ６２の間を任
意に電気的に接続、遮断できるようにしてある。各接続
配線４０の遮断部６８の両側には、各半導体チップ６２
に対応して検査用パッド６６（６６ａ〜６６ｈ）が分岐
路６４（６４ａ〜６４ｈ）を介して接続してある。
Description
【０００１】
【発明の属する技術分野】本発明は、複数の半導体チッ
プを有する半導体装置の検査方法および半導体装置、並
びに複数の回路部品を備えた電子機器の検査方法および
電子機器に関する。
プを有する半導体装置の検査方法および半導体装置、並
びに複数の回路部品を備えた電子機器の検査方法および
電子機器に関する。
【０００２】
【従来の技術】現在、電子機器においては、高性能化、
小型化が図られており、それに伴って部品点数の削減も
行われている。このため、近年は、１つの回路基板に複
数の半導体チップを混載したマルチチップモジュールま
たはマルチチップパッケージと称する半導体装置を電子
機器に採用するようになっている。
小型化が図られており、それに伴って部品点数の削減も
行われている。このため、近年は、１つの回路基板に複
数の半導体チップを混載したマルチチップモジュールま
たはマルチチップパッケージと称する半導体装置を電子
機器に採用するようになっている。
【０００３】マルチチップモジュールまたはマルチチッ
プパッケージ（以下、両者を含めて、マルチチップモジ
ュールと称する）は、回路基板にメッキなどによって形
成した電気的接続用のパッドに、既に検査に合格した複
数の半導体チップ（ＩＣチップ）をフリップチップボン
ディングしたり、または回路基板に半導体チップを接着
剤によって固定し、回路基板のパッドと半導体チップの
バンプとをワイヤボンディングや異方性導電フィルム
（ＡＣＦ）を介して電気的に接続して形成している。
プパッケージ（以下、両者を含めて、マルチチップモジ
ュールと称する）は、回路基板にメッキなどによって形
成した電気的接続用のパッドに、既に検査に合格した複
数の半導体チップ（ＩＣチップ）をフリップチップボン
ディングしたり、または回路基板に半導体チップを接着
剤によって固定し、回路基板のパッドと半導体チップの
バンプとをワイヤボンディングや異方性導電フィルム
（ＡＣＦ）を介して電気的に接続して形成している。
【０００４】図２は、従来のマルチチップモジュールの
一例を示す説明図である。図２において、マルチチップ
モジュール１０は、回路基板１２に複数（この例では３
つ）の半導体チップ１４（１４ａ〜１４ｃ）が搭載して
ある。そして、回路基板１２には、周縁部に複数の外部
入出力端子（パッド）１６が設けてあるとともに、半導
体チップ１４を搭載する領域の周囲、または半導体チッ
プを搭載する領域に複数の接続端子１８が形成してあ
る。さらに、回路基板１２には、外部入出力端子１６と
接続端子１８との間、または接続端子１８相互の間に、
配線パターン２０が形成してある。
一例を示す説明図である。図２において、マルチチップ
モジュール１０は、回路基板１２に複数（この例では３
つ）の半導体チップ１４（１４ａ〜１４ｃ）が搭載して
ある。そして、回路基板１２には、周縁部に複数の外部
入出力端子（パッド）１６が設けてあるとともに、半導
体チップ１４を搭載する領域の周囲、または半導体チッ
プを搭載する領域に複数の接続端子１８が形成してあ
る。さらに、回路基板１２には、外部入出力端子１６と
接続端子１８との間、または接続端子１８相互の間に、
配線パターン２０が形成してある。
【０００５】この例示したマルチチップモジュール１０
においては、半導体チップ１４ａ、１４ｃが能動面側を
上にして接着剤によって回路基板に固着してあり、半導
体チップ１４ａ、１４ｃの図示しないバンプが金などか
らなるワイヤ２２によって接続端子１８に接続してあ
る。また、半導体チップ１４ｂは、能動面を下向きした
状態でフリップチップボンディングされ、半導体チップ
１４ｂの図示しないバンプが回路基板１２の接続端子１
８に直接接続してある。そして、マルチチップモジュー
ル１０は、各半導体チップ１４が配線パターン２０によ
って相互に電気的に接続され、外部入出力端子１６に電
気的に接続されている。
においては、半導体チップ１４ａ、１４ｃが能動面側を
上にして接着剤によって回路基板に固着してあり、半導
体チップ１４ａ、１４ｃの図示しないバンプが金などか
らなるワイヤ２２によって接続端子１８に接続してあ
る。また、半導体チップ１４ｂは、能動面を下向きした
状態でフリップチップボンディングされ、半導体チップ
１４ｂの図示しないバンプが回路基板１２の接続端子１
８に直接接続してある。そして、マルチチップモジュー
ル１０は、各半導体チップ１４が配線パターン２０によ
って相互に電気的に接続され、外部入出力端子１６に電
気的に接続されている。
【０００６】このようになっているマルチチップモジュ
ール１０は、回路基板１２に複数の半導体チップ１４を
実装してマルチチップモジュールとした段階において、
正常に動作するか、所定の性能が得られるかを確認する
ために、さらに電気的な検査が行なわれる。
ール１０は、回路基板１２に複数の半導体チップ１４を
実装してマルチチップモジュールとした段階において、
正常に動作するか、所定の性能が得られるかを確認する
ために、さらに電気的な検査が行なわれる。
【０００７】
【発明が解決しようとする課題】マルチチップモジュー
ル１０は、上記したように、既に検査に合格した半導体
チップ１４を回路基板１２に実装しているが、例えばワ
イヤボンディングの際の接続不良や、検査後に性能が劣
化する半導体チップも存在し、マルチチップモジュール
１０を組み立てて最終的な電気的検査をしたときに、す
べてが合格するわけではない。そして、マルチチップモ
ジュール１０の電気的な検査は、前記した外部入出端子
１６を介して行っていて、全体的な入出力に異常がない
か否かを判断している。
ル１０は、上記したように、既に検査に合格した半導体
チップ１４を回路基板１２に実装しているが、例えばワ
イヤボンディングの際の接続不良や、検査後に性能が劣
化する半導体チップも存在し、マルチチップモジュール
１０を組み立てて最終的な電気的検査をしたときに、す
べてが合格するわけではない。そして、マルチチップモ
ジュール１０の電気的な検査は、前記した外部入出端子
１６を介して行っていて、全体的な入出力に異常がない
か否かを判断している。
【０００８】ところで、従来のマルチチップモジュール
１０においては、複数の半導体チップ１４が相互に電気
的に接続されているため、電気的検査において入出力の
異常が見出された場合、どの半導体チップに起因するも
のかを確認することができない。このため、作業者は、
マルチチップモジュール１０の入出力に異常が見出され
た場合、作業者の経験や勘などに基づいて不良と思われ
る半導体チップ１４を回路基板１２から取り外し、その
半導体チップ１４の電気的な特性を検査したり、不良と
思われる半導体チップ１４を交換して再度検査するよう
にしている。このため、検査に多くの手間と時間とを必
要とし、作業性が悪い。また、半導体チップを取り外す
技術的問題や、半導体チップの取り外し時にチップを損
傷したりする問題がある。さらに、半導体チップを取り
外すと、半導体チップを回路基板に実装した状態での不
具合、例えばワイヤボンディングが完全でなかったり、
回路基板１２に形成した配線パターンのオープンやショ
ートなどがわからなくなる。しかも、フリップチップボ
ンディングした半導体チップ１４ｂのように、回路基板
１２から取り外すことが困難な半導体チップもあり、こ
のような場合、不良解析もせずにモジュールごと廃棄し
なければならず、資源のロスを生ずる。
１０においては、複数の半導体チップ１４が相互に電気
的に接続されているため、電気的検査において入出力の
異常が見出された場合、どの半導体チップに起因するも
のかを確認することができない。このため、作業者は、
マルチチップモジュール１０の入出力に異常が見出され
た場合、作業者の経験や勘などに基づいて不良と思われ
る半導体チップ１４を回路基板１２から取り外し、その
半導体チップ１４の電気的な特性を検査したり、不良と
思われる半導体チップ１４を交換して再度検査するよう
にしている。このため、検査に多くの手間と時間とを必
要とし、作業性が悪い。また、半導体チップを取り外す
技術的問題や、半導体チップの取り外し時にチップを損
傷したりする問題がある。さらに、半導体チップを取り
外すと、半導体チップを回路基板に実装した状態での不
具合、例えばワイヤボンディングが完全でなかったり、
回路基板１２に形成した配線パターンのオープンやショ
ートなどがわからなくなる。しかも、フリップチップボ
ンディングした半導体チップ１４ｂのように、回路基板
１２から取り外すことが困難な半導体チップもあり、こ
のような場合、不良解析もせずにモジュールごと廃棄し
なければならず、資源のロスを生ずる。
【０００９】また、電子機器においても、電気的検査に
おいて入出力に異常がある場合、回路部品を交換したり
しており、電気的検査に時間がかかるとともに、回路部
品を損傷したりする。また、使用していた電子機器が故
障した場合、何が原因であるかを突き止めることが容易
でない。
おいて入出力に異常がある場合、回路部品を交換したり
しており、電気的検査に時間がかかるとともに、回路部
品を損傷したりする。また、使用していた電子機器が故
障した場合、何が原因であるかを突き止めることが容易
でない。
【００１０】本発明は、前記従来技術の欠点を解消する
ためになされたもので、回路基板に取り付けた状態で容
易に個々の半導体チップを検査できるようにすることを
目的としている。また、本発明は、資源のロスを少なく
することを目的としている。さらに、本発明は、入出力
の異常や故障の原因を容易に突き止められるようにする
ことを目的としている。
ためになされたもので、回路基板に取り付けた状態で容
易に個々の半導体チップを検査できるようにすることを
目的としている。また、本発明は、資源のロスを少なく
することを目的としている。さらに、本発明は、入出力
の異常や故障の原因を容易に突き止められるようにする
ことを目的としている。
【００１１】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明に係る半導体装置の検査方法は、相互に電
気的に接続された複数の半導体チップを有する半導体装
置を電気的に検査する半導体装置の検査方法であって、
前記半導体装置の入出力が異常であるときに、前記半導
体装置に設けた遮断部を介して前記各半導体チップ間の
電気的接続を遮断し、各半導体チップについて電気的検
査を行うことを特徴としている。
めに、本発明に係る半導体装置の検査方法は、相互に電
気的に接続された複数の半導体チップを有する半導体装
置を電気的に検査する半導体装置の検査方法であって、
前記半導体装置の入出力が異常であるときに、前記半導
体装置に設けた遮断部を介して前記各半導体チップ間の
電気的接続を遮断し、各半導体チップについて電気的検
査を行うことを特徴としている。
【００１２】このようになっている本発明は、マルチチ
ップモジュールなどの複数の半導体チップを有する半導
体装置の電気的な検査において、入出力に異常がある場
合、各半導体チップを回路基板に取り付けたまま、電気
的に分離して独立した非破壊状態において検査すること
ができ、どの半導体チップが異常であるのか、半導体チ
ップを搭載する回路基板のパターンの異常であるかなど
を容易に解析することができ、半導体装置の検査能率を
向上することができばかりでなく、品質評価、品質保証
の面においても向上することができ、半導体装置の信頼
性が向上する。また、半導体チップを取り外すことが困
難な半導体装置においても、不良解析を容易に行え、不
良対策を行うことができるとともに、取り外し可能な部
品などを回収することができ、資源のロスを少なくする
ことができる。
ップモジュールなどの複数の半導体チップを有する半導
体装置の電気的な検査において、入出力に異常がある場
合、各半導体チップを回路基板に取り付けたまま、電気
的に分離して独立した非破壊状態において検査すること
ができ、どの半導体チップが異常であるのか、半導体チ
ップを搭載する回路基板のパターンの異常であるかなど
を容易に解析することができ、半導体装置の検査能率を
向上することができばかりでなく、品質評価、品質保証
の面においても向上することができ、半導体装置の信頼
性が向上する。また、半導体チップを取り外すことが困
難な半導体装置においても、不良解析を容易に行え、不
良対策を行うことができるとともに、取り外し可能な部
品などを回収することができ、資源のロスを少なくする
ことができる。
【００１３】そして、本発明に係る半導体装置は、相互
に電気的に接続された複数の半導体チップを有する半導
体装置において、前記各半導体チップを相互に接続する
配線に電気的に接続した検査用パッドと、検査時に、前
記各半導体チップ間の電気的接続を遮断、接続可能な遮
断部と、を有することを特徴としている。
に電気的に接続された複数の半導体チップを有する半導
体装置において、前記各半導体チップを相互に接続する
配線に電気的に接続した検査用パッドと、検査時に、前
記各半導体チップ間の電気的接続を遮断、接続可能な遮
断部と、を有することを特徴としている。
【００１４】このようになっている本発明においては、
半導体装置全体として異常である場合、上記の検査方法
を容易に行うことが可能で、個々の半導体チップを回路
基板に取り付けた状態で容易に検査することができ、検
査効率を向上することができる。
半導体装置全体として異常である場合、上記の検査方法
を容易に行うことが可能で、個々の半導体チップを回路
基板に取り付けた状態で容易に検査することができ、検
査効率を向上することができる。
【００１５】検査用パッドを半導体チップに対応して設
け、遮断部は検査用パッド間を接続している配線に設け
ることができる。このようにすることによって、検査の
能率を向上でき、資源のロスを少なくすることができ
る。
け、遮断部は検査用パッド間を接続している配線に設け
ることができる。このようにすることによって、検査の
能率を向上でき、資源のロスを少なくすることができ
る。
【００１６】本発明に係る電子機器は、上記した半導体
装置を有することを特徴としている。これにより、電子
機器が故障したときに、半導体装置が原因である場合、
どの半導体チップによるかを容易に知ることができ、故
障に対する対応を迅速に行うことができる。
装置を有することを特徴としている。これにより、電子
機器が故障したときに、半導体装置が原因である場合、
どの半導体チップによるかを容易に知ることができ、故
障に対する対応を迅速に行うことができる。
【００１７】また、本発明に係る電子機器の検査方法
は、相互に電気的に接続された複数の回路部品を備えた
電子機器を電気的に検査する電子機器の検査方法であっ
て、前記電子機器の入出力が異常であるときに、前記電
子機器に設けた遮断部を介して前記回路部品間の電気的
接続を遮断し、前記回路部品について電気的検査を行う
ことを特徴としている。
は、相互に電気的に接続された複数の回路部品を備えた
電子機器を電気的に検査する電子機器の検査方法であっ
て、前記電子機器の入出力が異常であるときに、前記電
子機器に設けた遮断部を介して前記回路部品間の電気的
接続を遮断し、前記回路部品について電気的検査を行う
ことを特徴としている。
【００１８】これにより、電子機器の電気的検査の際
に、電子機器の入出力に異常がある場合、遮断部を操作
して回路部品を他の回路部品から電気的に分離すること
により、どの回路部品が入出力異常の原因であるかを容
易、迅速に突き止めることができる。
に、電子機器の入出力に異常がある場合、遮断部を操作
して回路部品を他の回路部品から電気的に分離すること
により、どの回路部品が入出力異常の原因であるかを容
易、迅速に突き止めることができる。
【００１９】そして、上記の検査方法を実施できる本発
明にかかる電子機器は、相互に電気的に接続された複数
の回路部品を備えた電子機器において、前記回路部品を
相互に接続する配線に電気的に接続した検査用パッド
と、検査時に、前記回路部品間の電気的接続を遮断、接
続可能な遮断部と、を有することを特徴としている。
明にかかる電子機器は、相互に電気的に接続された複数
の回路部品を備えた電子機器において、前記回路部品を
相互に接続する配線に電気的に接続した検査用パッド
と、検査時に、前記回路部品間の電気的接続を遮断、接
続可能な遮断部と、を有することを特徴としている。
【００２０】回路部品の少なくとも一方は、集積回路で
あってよい。これにより、複雑な機能を有する集積回路
の電気的検査を容易に行え、電子機器の入出力の異常や
故障の原因を容易、迅速に突き止めることができる。そ
して、遮断部は、回路部品を相互に接続する配線に設け
てよい。この場合においても、上記と同様の効果を得る
ことができる。そして、遮断部は、スイッチやリレーな
どを用いることができる。
あってよい。これにより、複雑な機能を有する集積回路
の電気的検査を容易に行え、電子機器の入出力の異常や
故障の原因を容易、迅速に突き止めることができる。そ
して、遮断部は、回路部品を相互に接続する配線に設け
てよい。この場合においても、上記と同様の効果を得る
ことができる。そして、遮断部は、スイッチやリレーな
どを用いることができる。
【００２１】
【発明の実施の形態】本発明に係る半導体装置の検査方
法および半導体装置並びに電子機器の検査方法および電
子機器の好ましい実施の形態を、添付図面に従って詳細
に説明する。図１は、本発明の実施形態に係る半導体装
置の説明図である。図１において、半導体装置６０は、
マルチチップモジュールであって、回路基板１２に複数
の半導体チップ６２（６２ａ〜６２ｃ）が取り付けてあ
る。半導体チップ６２ａ、６２ｃは、実施形態の場合、
能動面を上にして接着剤によって回路基板１２に固着し
てある。また、回路基板１２には、半導体チップ６２
ａ、６２ｃの搭載領域の周囲に複数の接続端子３４が設
けてある。そして、これらの接続端子３４には、半導体
チップ６２ａ、６２ｃの図示しないバンプがワイヤ３６
を介して電気的に接続してある。さらに、回路基板１２
には、半導体チップ６２ｂの搭載領域に接続端子３８が
形成してあって、これらの接続端子３８に半導体チップ
６２ｂがフリップチップボンディングしてある。
法および半導体装置並びに電子機器の検査方法および電
子機器の好ましい実施の形態を、添付図面に従って詳細
に説明する。図１は、本発明の実施形態に係る半導体装
置の説明図である。図１において、半導体装置６０は、
マルチチップモジュールであって、回路基板１２に複数
の半導体チップ６２（６２ａ〜６２ｃ）が取り付けてあ
る。半導体チップ６２ａ、６２ｃは、実施形態の場合、
能動面を上にして接着剤によって回路基板１２に固着し
てある。また、回路基板１２には、半導体チップ６２
ａ、６２ｃの搭載領域の周囲に複数の接続端子３４が設
けてある。そして、これらの接続端子３４には、半導体
チップ６２ａ、６２ｃの図示しないバンプがワイヤ３６
を介して電気的に接続してある。さらに、回路基板１２
には、半導体チップ６２ｂの搭載領域に接続端子３８が
形成してあって、これらの接続端子３８に半導体チップ
６２ｂがフリップチップボンディングしてある。
【００２２】半導体チップ６２ａと半導体チップ６２ｂ
と、および半導体チップ６２ｂと半導体チップ６２ｃと
は、チップ接続配線４０（４０ａ〜４０ｄ）を介して相
互に電気的に接続してある。すなわち、回路基板１２に
は、ワイヤ３６を介して半導体チップ６２ａを接続した
接続端子３４ａ、３４ｂと、半導体チップ６２ｂを接続
した接続端子３８ａ、３８ｂとの間にチップ接続配線４
０ａ、４０ｂが設けてある。また、半導体チップ６２ｂ
を接続した接続端子３８ｃ、３８ｄと、半導体チップ６
２ｃを接続した接続端子３４ｃ、３４ｄとの間には、チ
ップ接続配線４０ｃ、４０ｄが回路基板１２に形成して
ある。そして、チップ接続配線４０に接続されていない
接続端子３４、３８は、配線パター４４を介して外部入
出力用パッド４８に接続してある。
と、および半導体チップ６２ｂと半導体チップ６２ｃと
は、チップ接続配線４０（４０ａ〜４０ｄ）を介して相
互に電気的に接続してある。すなわち、回路基板１２に
は、ワイヤ３６を介して半導体チップ６２ａを接続した
接続端子３４ａ、３４ｂと、半導体チップ６２ｂを接続
した接続端子３８ａ、３８ｂとの間にチップ接続配線４
０ａ、４０ｂが設けてある。また、半導体チップ６２ｂ
を接続した接続端子３８ｃ、３８ｄと、半導体チップ６
２ｃを接続した接続端子３４ｃ、３４ｄとの間には、チ
ップ接続配線４０ｃ、４０ｄが回路基板１２に形成して
ある。そして、チップ接続配線４０に接続されていない
接続端子３４、３８は、配線パター４４を介して外部入
出力用パッド４８に接続してある。
【００２３】さらに、回路基板１２には、各チップ接続
配線４０に、各半導体チップ６２に対応して分岐路６４
（６４ａ〜６４ｈ）が設けられ、これらの分岐路６４の
先端に検査用パッド６６（６６ａ〜６６ｈ）が接続して
ある。そして、各チップ接続配線４０には、各半導体チ
ップ６２に対応した分岐路６４の接続部間にスイッチな
どの遮断部６８（６８ａ〜６８ｄ）が設けてあり、各半
導体チップ６２間を遮断できるようにしてある。
配線４０に、各半導体チップ６２に対応して分岐路６４
（６４ａ〜６４ｈ）が設けられ、これらの分岐路６４の
先端に検査用パッド６６（６６ａ〜６６ｈ）が接続して
ある。そして、各チップ接続配線４０には、各半導体チ
ップ６２に対応した分岐路６４の接続部間にスイッチな
どの遮断部６８（６８ａ〜６８ｄ）が設けてあり、各半
導体チップ６２間を遮断できるようにしてある。
【００２４】このように構成した実施形態に係る半導体
装置６０の電気的検査は、次のようにして行われる。ま
ず、半導体装置６０を図示しない検査装置に装着し、外
部入出力用パッド４８を介して半導体装置６０について
通常の電気的検査を行う。この時、各遮断部６８は、オ
ン状態にしておく。従って、各半導体チップ６２が相互
に電気的に接続され、半導体装置６０に対する通常の電
気的検査を行うことができる。
装置６０の電気的検査は、次のようにして行われる。ま
ず、半導体装置６０を図示しない検査装置に装着し、外
部入出力用パッド４８を介して半導体装置６０について
通常の電気的検査を行う。この時、各遮断部６８は、オ
ン状態にしておく。従って、各半導体チップ６２が相互
に電気的に接続され、半導体装置６０に対する通常の電
気的検査を行うことができる。
【００２５】半導体装置６０に対する通常の電気的試験
において入出力の異常が見出された場合は、各遮断部６
８をオフにする。これにより、各半導体チップ６２が相
互に電気的に遮断される。従って、各半導体チップ６２
に対応して設けた検査用パッド６６を介して、各半導体
チップ６２について正常であるか否かの電気的検査をす
ることができる。
において入出力の異常が見出された場合は、各遮断部６
８をオフにする。これにより、各半導体チップ６２が相
互に電気的に遮断される。従って、各半導体チップ６２
に対応して設けた検査用パッド６６を介して、各半導体
チップ６２について正常であるか否かの電気的検査をす
ることができる。
【００２６】このように、実施の形態に係る半導体装置
６０は、各半導体チップ６２間に遮断部６８を設け、電
気的検査の際に各半導体チップ６２間を任意に遮断、接
続できるようにしたことにより、半導体装置６０の入出
力に異常が見出されたとき、各半導体チップ６２を独立
して検査できるため、半導体チップ６２を取り外す必要
がなく、検査能率を大幅に向上することができ、半導体
装置６０の品質評価、品質保証の面においても向上する
ことができ、半導体装置の信頼性が向上する。しかも、
半導体チップ６２を実装した状態で検査することができ
るため、ワイヤボンディングによる不良や回路基板１２
のパターンに基づく不良なども容易に識別することがで
きる。また、個々の半導体チップ６２を実装した状態で
検査できるため、従来のように半導体チップ６２を取り
外す際に、半導体チップ６２や回路基板１２などを損傷
するおそれがない。そして、取り外しが困難な半導体チ
ップ６２が搭載してあったとしても、容易にその半導体
チップの検査が可能で、モジュールごと廃棄するような
ものが少なくなり、資源のロスを少なくすることができ
る。
６０は、各半導体チップ６２間に遮断部６８を設け、電
気的検査の際に各半導体チップ６２間を任意に遮断、接
続できるようにしたことにより、半導体装置６０の入出
力に異常が見出されたとき、各半導体チップ６２を独立
して検査できるため、半導体チップ６２を取り外す必要
がなく、検査能率を大幅に向上することができ、半導体
装置６０の品質評価、品質保証の面においても向上する
ことができ、半導体装置の信頼性が向上する。しかも、
半導体チップ６２を実装した状態で検査することができ
るため、ワイヤボンディングによる不良や回路基板１２
のパターンに基づく不良なども容易に識別することがで
きる。また、個々の半導体チップ６２を実装した状態で
検査できるため、従来のように半導体チップ６２を取り
外す際に、半導体チップ６２や回路基板１２などを損傷
するおそれがない。そして、取り外しが困難な半導体チ
ップ６２が搭載してあったとしても、容易にその半導体
チップの検査が可能で、モジュールごと廃棄するような
ものが少なくなり、資源のロスを少なくすることができ
る。
【００２７】なお、半導体装置６０の電気的検査は、各
半導体チップ６２を検査したのち、半導体装置６０全体
の入出力を検査するようにしてもよい。また、前記実施
形態のおいては、各半導体チップ６２間に遮断部６８を
設けた場合について説明したが、不良となりやすい半導
体チップ６２をだけを分離できるようにしてもよい。そ
して、実施形態の半導体装置６０を電子機器のマザーボ
ードなどの実装基板（図示せず）に実装した場合、電子
機器の故障が半導体装置６０に起因しているとき、どの
半導体チップ６２によるかを容易に知ることができ、故
障の対策などを容易、迅速にとることができる。
半導体チップ６２を検査したのち、半導体装置６０全体
の入出力を検査するようにしてもよい。また、前記実施
形態のおいては、各半導体チップ６２間に遮断部６８を
設けた場合について説明したが、不良となりやすい半導
体チップ６２をだけを分離できるようにしてもよい。そ
して、実施形態の半導体装置６０を電子機器のマザーボ
ードなどの実装基板（図示せず）に実装した場合、電子
機器の故障が半導体装置６０に起因しているとき、どの
半導体チップ６２によるかを容易に知ることができ、故
障の対策などを容易、迅速にとることができる。
【００２８】なお、前記実施形態においては、マルチチ
ップモジュールである半導体装置について説明したが、
電子機器のマザーボードなどの実装基板に、電気的検査
時に回路部品間を遮断、接続できる遮断部を形成し、上
記と同様に入出力の異常が見出されたときに、集積回路
などの回路部品を他の回路部品から分離して単独で検査
できるようにすることができる。これにより、電子機器
の組立時における検査を迅速に行うことができるばかり
でなく、使用していた電子機器が故障したときに、故障
の原因を容易、迅速に見出すことが可能となる。
ップモジュールである半導体装置について説明したが、
電子機器のマザーボードなどの実装基板に、電気的検査
時に回路部品間を遮断、接続できる遮断部を形成し、上
記と同様に入出力の異常が見出されたときに、集積回路
などの回路部品を他の回路部品から分離して単独で検査
できるようにすることができる。これにより、電子機器
の組立時における検査を迅速に行うことができるばかり
でなく、使用していた電子機器が故障したときに、故障
の原因を容易、迅速に見出すことが可能となる。
【００２９】回路部品は、抵抗やコンデンサ、コイル、
集積回路などどのようなものであってもよい。特に、他
の回路部品から電気的に遮断する回路部品が集積回路で
ある場合、複雑な機能を有する集積回路の電気的検査を
容易に行え、電子機器の入出力の異常や故障の原因を容
易、迅速に突き止めることができる。
集積回路などどのようなものであってもよい。特に、他
の回路部品から電気的に遮断する回路部品が集積回路で
ある場合、複雑な機能を有する集積回路の電気的検査を
容易に行え、電子機器の入出力の異常や故障の原因を容
易、迅速に突き止めることができる。
【００３０】
【発明の効果】以上に説明したように、本発明によれ
ば、半導体装置の電気的な検査において、入出力に異常
がある場合、各半導体チップを回路基板に取り付けたま
ま、電気的に分離して独立した非破壊状態において検査
することができ、どの半導体チップが異常であるのか、
半導体チップを搭載する回路基板のパターンの異常であ
るかなどを容易に解析することができ、半導体装置の検
査能率を向上することができばかりでなく、半導体装置
の品質評価、品質保証の面においても向上することがで
き、半導体装置の信頼性が向上する。
ば、半導体装置の電気的な検査において、入出力に異常
がある場合、各半導体チップを回路基板に取り付けたま
ま、電気的に分離して独立した非破壊状態において検査
することができ、どの半導体チップが異常であるのか、
半導体チップを搭載する回路基板のパターンの異常であ
るかなどを容易に解析することができ、半導体装置の検
査能率を向上することができばかりでなく、半導体装置
の品質評価、品質保証の面においても向上することがで
き、半導体装置の信頼性が向上する。
【図１】 本発明の実施形態に係る半導体装置の説明図
である。
である。
【図２】 従来の半導体装置の説明図である。
１２………回路基板
３４、３８………接続端子
３６………ワイヤ
４０ａ〜４０ｄ………チップ接続配線
４８………外部入出力用パッド
６０………半導体装置
６２ａ〜６２ｃ………半導体チップ
６６ａ〜６６ｈ………検査用パッド
６８ａ〜６８ｄ………遮断部
Claims (7)
- 【請求項１】 相互に電気的に接続された複数の半導体
チップを有する半導体装置を電気的に検査する半導体装
置の検査方法であって、 前記半導体装置の入出力が異常であるときに、前記半導
体装置に設けた遮断部を介して前記各半導体チップ間の
電気的接続を遮断し、各半導体チップについて電気的検
査を行うことを特徴とする半導体装置の検査方法。 - 【請求項２】 相互に電気的に接続された複数の半導体
チップを有する半導体装置において、 前記各半導体チ
ップを相互に接続する配線に電気的に接続した検査用パ
ッドと、 検査時に、前記各半導体チップ間の電気的接続を遮断、
接続可能な遮断部と、 を有することを特徴とする半導体装置。 - 【請求項３】 前記検査用パッドは前記半導体チップに
対応して設けられ、前記遮断部は検査用パッド間を接続
する配線に設けたことを特徴とする請求項２に記載の半
導体装置。 - 【請求項４】 請求項２または３に記載の半導体装置を
有することを特徴とする電子機器。 - 【請求項５】 相互に電気的に接続された複数の回路部
品を備えた電子機器を電気的に検査する電子機器の検査
方法であって、 前記電子機器の入出力が異常であるときに、前記電子機
器に設けた遮断部を介して前記回路部品間の電気的接続
を遮断し、前記回路部品について電気的検査を行うこと
を特徴とする電子機器の検査方法。 - 【請求項６】 相互に電気的に接続された複数の回路部
品を備えた電子機器において、 前記回路部品を相互に接続する配線に電気的に接続した
検査用パッドと、 検査時に、前記回路部品間の電気的接続を遮断、接続可
能な遮断部と、 を有することを特徴とする電子機器。 - 【請求項７】 前記遮断部は、前記回路部品を相互に接
続する配線に設けてあることを特徴とする請求項６に記
載の電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001317143A JP2003121504A (ja) | 2001-10-15 | 2001-10-15 | 半導体装置の検査方法および半導体装置並びに電子機器の検査方法および電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001317143A JP2003121504A (ja) | 2001-10-15 | 2001-10-15 | 半導体装置の検査方法および半導体装置並びに電子機器の検査方法および電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003121504A true JP2003121504A (ja) | 2003-04-23 |
Family
ID=19135061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001317143A Withdrawn JP2003121504A (ja) | 2001-10-15 | 2001-10-15 | 半導体装置の検査方法および半導体装置並びに電子機器の検査方法および電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003121504A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006292638A (ja) * | 2005-04-13 | 2006-10-26 | Denso Corp | ボード上に実装された回路の検査方法 |
| JP2013077842A (ja) * | 2013-01-17 | 2013-04-25 | Dainippon Printing Co Ltd | 配線板、配線板の検査方法 |
-
2001
- 2001-10-15 JP JP2001317143A patent/JP2003121504A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006292638A (ja) * | 2005-04-13 | 2006-10-26 | Denso Corp | ボード上に実装された回路の検査方法 |
| JP2013077842A (ja) * | 2013-01-17 | 2013-04-25 | Dainippon Printing Co Ltd | 配線板、配線板の検査方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5378981A (en) | Method for testing a semiconductor device on a universal test circuit substrate | |
| KR100487530B1 (ko) | 테스트 소자 그룹이 구비된 반도체 소자 | |
| JP2004138405A (ja) | 半導体装置測定用プローブ | |
| US20130120019A1 (en) | Thermal pad shorts test for wire bonded strip testing | |
| JP4489106B2 (ja) | 不良解析装置 | |
| JP4873635B2 (ja) | 半導体装置の製造方法 | |
| JP4157715B2 (ja) | 半導体装置の製造方法 | |
| JP2004134715A (ja) | 半導体装置及びその製造方法 | |
| JP2006261504A (ja) | 半導体装置及びその試験方法 | |
| KR101123802B1 (ko) | 반도체 칩 | |
| JP2003121504A (ja) | 半導体装置の検査方法および半導体装置並びに電子機器の検査方法および電子機器 | |
| KR102366589B1 (ko) | 시스템 보드의 dut 특성 분석용 일체형 인터포저 | |
| JP2004138391A (ja) | 半導体装置の製造方法 | |
| US7714429B2 (en) | Wafer structure with a plurality of functional macro chips for chip-on-chip configuration | |
| JP2004311535A (ja) | チップサイズパッケージ半導体装置 | |
| US20030094966A1 (en) | Method for testing electrical characteristics of bumps | |
| KR100448113B1 (ko) | 반도체 소자 | |
| CN218004850U (zh) | 半导体结构 | |
| JP2009300126A (ja) | 被試験装置の試験方法 | |
| JPH08335616A (ja) | 半導体装置及びその検査方法 | |
| US20070152348A1 (en) | Array circuit substrate and wire bonding process using the same | |
| JP2921995B2 (ja) | 多層配線基板の検査方法 | |
| JP3163903B2 (ja) | マルチチップモジュール用基板の検査用部品 | |
| JPH11163067A (ja) | 半導体装置及びその製造方法 | |
| JP2003139820A (ja) | マルチチップモジュール及びそのチップ間接続テスト方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040224 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20040426 |