JP2006292638A

JP2006292638A - ボード上に実装された回路の検査方法

Info

Publication number: JP2006292638A
Application number: JP2005116295A
Authority: JP
Inventors: Toshiro Nishimura; 寿郎西村; Hideki Kabune; 秀樹株根
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2005-04-13
Filing date: 2005-04-13
Publication date: 2006-10-26
Also published as: DE102006017260A1; CN100462732C; FR2891916A1; CN1847870A; US7164277B2; US20060232283A1

Abstract

【課題】検査対象の電子回路をボード上に設置したままリーク電流検査やファンクション検査を実施した際に、この検査対象の電子回路が非検査対象の周辺回路から影響を受けない検査方法が必要とされている。
【解決手段】ボード上に構成された電子回路と、前記電子回路へ電気信号を入出力する端子、周辺回路と、前記電子回路と前記周辺回路との電気的接続の間に位置するハイインピーダンス化手段と、前記電子回路を検査する検査手段を備え、前記検査前に、前記ハイインピーダンス化手段は、前記周辺回路から前記電子回路への電流の流入、またはおよび、該電子回路から該周辺回路への電流の流出を防止する工程と、前記検査手段を前記端子に電気的に接続し、該検査手段より前記電子回路に対して検査信号を入出力することで前記検査を行う工程と、前記検査後に、前記ハイインピーダンス化手段は、前記電子回路と前記周辺回路とを電気的に接続する工程とを有する。
【選択図】図２

Description

本発明は、ボード上に実装されたＩＣをはじめとする電子回路の検査方法に関する。

多くの電子回路は、パッケージされた（樹脂にて半導体チップを封止した）マイコンや複数のＩＣをボード上に実装して構成される。このようなパッケージ部品は、取り扱いやすい、周辺環境の影響を受けにくい等の利点がある。

近年、電子制御装置の高機能化、システムの複雑化により、電子回路規模が拡大している。しかし電子制御装置が占有できる面積は限られているため、電子回路の小型化が必須となっている。

このため、小型ＩＣ（パッケージ部品、ＣＳＰ［Ｃｈｉｐ−ＳｉｚｅＰＡｃｋＡｇｅ］、ベアチップ部品［樹脂封止されていない半導体チップ］等）を利用することで、電子回路の小型化を図っている。しかし、従来ＩＣの品質は、端子を利用した品質検査の実施にて確保されているため、端子サイズや端子間隔（ピッチ）が狭いＩＣの品質検査の実施は困難となっている。

ＩＣの品質確保のため、ボードに電子部品を実装した後の電子回路の状態において、ＩＣの品質検査を実施することで品質を確保する方法が特開平５−７２２８０号公報に示されている。しかし、ボードに電子部品が実装された状態で検査をするため、検査対象部品以外の周辺回路の影響を受ける。このため、品質に影響する重要な検査であるリーク電流検査、ファンクション検査等の実施が不可能となる。
特開平５−７２２８０号公報

本発明の目的は、検査対象の電子回路をボード上に設置したままリーク電流検査やファンクション検査を実施した際に、この検査対象の電子回路が非検査対象の周辺回路から影響を受けない検査方法を提供することにある。

上記課題を解決するために請求項１に記載の発明は、ボード（１０）上に構成された電子回路（１２）と、前記電子回路（１２）へ電気信号を入出力する端子（２７）と、周辺回路（１５）と、前記電子回路（１２）と前記周辺回路（１５）との電気的接続の間に位置するハイインピーダンス化手段（１１）と、前記電子回路（１２）を検査する検査手段（２４）を備え、前記検査前に、前記ハイインピーダンス化手段（１１）は、前記周辺回路（１５）から前記電子回路（１２）への電流の流入、またはおよび、該電子回路（１２）から該周辺回路（１５）への電流の流出を防止する工程と、前記検査手段（２４）を前記端子（２７）に電気的に接続し、該検査手段（２４）より前記電子回路（１２）に対して検査信号を入出力することで前記検査を行う工程と、前記検査後に、前記ハイインピーダンス化手段（１１）は、前記電子回路（１２）と前記周辺回路（１５）とを電気的に接続する工程とを有することを特徴とする。

検査工程において、検査対象である電子回路（１２）をハイインピーダンス化することによって、この電子回路（１２）が非検査対象である周辺回路（１５）からの影響を受けないようにすることができる。これにより電子回路（１２）をボード（１０）上に設置したままの状態で、リーク電流検査やファンクション検査の実施をすることができる。

請求項２に記載の発明は、ボード（１０）上に構成された電子回路（１２）と、前記電子回路（１２）へ電気信号を入出力する端子（２７）と、周辺回路（１５）と、前記電子回路（１２）と前記周辺回路（１５）との電気的接続の間に位置するハイインピーダンス化手段（１１）と、前記電子回路（１２）を検査する検査手段（２４）とを備える検査方法において、前記ハイインピーダンス化手段（１１）が、前記周辺回路（１５）から前記電子回路（１２）への電流の流入、またはおよび、該電子回路（１２）から該周辺回路（１５）への電流の流出を防止し、前記検査手段（２４）が該電子回路（１２）に対して検査信号を入出力していない状態と、前記ハイインピーダンス化手段（１１）が前記周辺回路（１５）から前記電子回路（１２）への電流の流入を防止したままの状態を維持し、前記検査手段（２４）が前記端子（２７）に電気的に接続され、該検査手段（２４）が該電子回路（１２）に対して前記検査信号を入出力する状態と、前記検査手段（２４）が前記電子回路（１２）に対して前記検査信号を入出力せず、前記ハイインピーダンス化手段（１１）が該電子回路（１２）と前記周辺回路（１５）とを電気的に接続する状態とを有することを特徴とする。

請求項３に記載の発明は、ボード（１０）に実装された電子回路（１２）の検査を行う検査手段（２４）を備える検査方法において、前記検査前は、前記ボード（１０）に実装された前記電子回路（１２）と周辺回路（１５）との間において、該周辺回路（１５）から該電子回路（１２）への電流の流入、またはおよび、該電子回路（１２）から該周辺回路（１５）への電流の流出を防止するハイインピーダンス化手段（１１）を実行し、前記検査中は、前記ハイインピーダンス化手段（１１）が前記周辺回路（１５）から前記電子回路（１２）への電流の流入を防止したままの状態を維持し、該電子回路（１２）と前記検査手段（２４）とを電気的に接続する端子（２７）を介して、該検査手段（２４）が検査信号を該電子回路（１２）に入出力し、前記検査後は、前記インピーダンス化手段により、前記電子回路（１２）と前記周辺回路（１５）とを接続することを特徴とする。

請求項４に記載の発明は、前記ハイインピーダンス化手段（１１）はスイッチ（２６）で構成されていることを特徴とする。

ハイインピーダンス化手段（１１）にスイッチ（２６）を用いることにより、簡易な構成でハイインピーダンス化が実施可能である。例えば、スイッチ（２６）としてＭＯＳスイッチを用いた場合、小電流で、電流を漏らすことなく確実に電子回路（１２）をハイインピーダンス化することができる。

請求項５に記載の発明は、前記ハイインピーダンス化手段（１１）は、前記電子回路（１２）と前記周辺回路（１５）との間を電気的に接続する配線（３０）を設置しないことによりなされることを特徴とする。

このようにパッド（３０）間に配線（１３）を設置しないことにより、特別な電気素子、例えば請求項４のようなスイッチ（２６）を追加することなしに、ハイインピーダンス化が実施可能である。

請求項６に記載の発明は、前記ハイインピーダンス化手段（１１）は、ダイオード（８０）を前記周辺回路（１５）から前記電子回路（１２）への電流の流入を防止する方向に配置する、およびまたは、前記ダイオード（８０）を該電子回路（１２）から該周辺回路（１５）への電流の流出を防止する方向に配置することによりなされることを特徴とする。

ダイオード（８０）の方向性を用いてハイインピーダンス化を実施すれば、検査後に配線（１３）などの加工をする必要がないため、完成品の段階で検査をすることができる。また、ＩＣに備えられたダイオード（８０）は検査後に容易に特性を変更することができるため、周辺回路（１５）のＩＣに備えられたダイオード（８０）はハイインピーダンス化手段（１１）として適当である。

請求項７に記載の発明は、前記ハイインピーダンス化手段（１１）は、第一状態で電源電圧、第二状態でＧＮＤ、第三状態で前記周辺回路（１５）と前記電子回路（１２）とを切断するスリーステイト回路により構成されることを特徴とする。

このようにスリーステイト回路を用いてハイインピーダンス化を実施すれば、検査後に配線（１３）などの加工をする必要がないため、完成品の段階で検査をすることができる。

請求項８に記載の発明は、前記ハイインピーダンス化手段（１１）は、等しい電位を持ちまとめられた配線（１３）に接続された第一のパッド（３０）と、前記周辺回路（１５）に接続された等しい電位を持ちまとめられた第二のパッド（３０）との間に配線（１３）を設置しないことを特徴とする。

このように、同電位を持つ配線（１３）をまとめハイインピーダンス化手段（１１）として用いることで、パッド（３０）の数を減らすことができ、回路スペースを削減することができる。

請求項９に記載の発明は、前記電子回路（１２）と前記周辺回路（１５）とは同一のボード（１０）上に構成されることを特徴とする。

同一ボード（１０）に検査対象の電子回路（１２）と周辺回路（１５）とが実装されている状態で検査を実施可能であれば、ボード（１０）を完成品に近い状態で検査することができるため、高い品質を保つことができる。

以下、本発明の実施の形態を説明する。図１を用いてボード（１０）上のＩＣの検査を実施するためのハイインピーダンス化手段（以下、ＨｉＺ化手段（１１））の最良の形態を示し、ＩＣの検査方法について説明する。ボード（１０）上には、検査対象であるＩＣ１（１２）が実装され、ＩＣ１（１２）の各端子には、配線（１３）を介しＨｉＺ化手段（１１）が接続され、さらに別の配線（１３）により、ＩＣ２（１４）や図示しないプルダウン抵抗などが接続されている。また、ＩＣ１（１２）、ＩＣ２（１４）にはＩＣ駆動用に電源（１６）、ＧＮＤ（１７）が接続されている。なお、周辺回路（１５）とは、ＩＣ２（１４）や図示しないプルダウン抵抗などの電気素子や、電源（１６）やＧＮＤ（１７）である。ＩＣ１（１２）の各端子のリーク検査やファンクション検査を実施するためには、各端子においてＨｉＺ化手段（１１）を構成し、ＩＣ１（１２）をＨｉＺ化することで周辺回路（１５）によるＩＣ１（１２）の電流の流入、流出を防止する必要がある。以後、具体的な回路例を元にＨｉＺ化手段（１１）の形態を説明する。

〔実施例１〕
図２を用いて、実施例１について説明する。

図２は、検査対象の電子回路であるＩＣ１（１２）と、スイッチ（２６）からなるＨｉＺ化手段（１１）と、ＩＣ２（１４）とプルダウン抵抗（２０）とコンデンサ（２１）とからなる周辺回路（１５）により構成されるボード（１０）と、検査対象を検査する電流計（２２）および信号発生器（２３）からなる検査手段（２４）を表す。

図２に示すように、ＩＣ１（１２）の周辺にプルダウン抵抗（２０）と、コンデンサ（２１）が配線され、ＩＣ２（１４）の内部には、オペアンプ（２５）のようなアナログ出力回路が構成されている。ＩＣ１（１２）とプルダウン抵抗（２０）およびコンデンサ（２１）およびＩＣ２（１４）との間は、スイッチ（２６）からなるＨｉＺ化手段（１１）により接続されている。なお、以降の全実施例において、特別に説明がない限りはプルダウン抵抗（２０）およびコンデンサ（２１）は、ＧＮＤ（１７）に接続されるものとする。また、ＩＣ１（１２）にはＴＰ端子（２７）が接続されており、このＴＰ端子（２７）には外部の機器、例えば検査手段（２４）を接続することができる。

以下、ＩＣ１（１２）の検査を行う手順について述べる。まず、スイッチ（２６）により周辺回路（１５）をＩＣ１（１２）から電気的に分離することでＨｉＺ化を実現し、周辺回路（１５）の影響を遮断する。この状態にて、ＴＰ端子（２７）を用いてボード（１０）外部より検査手段（２４）を接続することで、周辺回路（１５）の影響を受けることなくリーク電流及びファンクション検査をすることができる。

なお、このスイッチ（２６）は、機械的なもので構成されてもよいが、ｐ−ＭＯＳ、ｎ−ＭＯＳ、アナログスイッチなどの半導体素子にて構成されてもよい。

〔実施例２〕
図３を用いて実施例２について説明する。この実施例２における前述の実施例１との構成上の相違点は、実施例２ではＨｉＺ化が配線を接続しないことにより実現される点である。なお、実施例１と同等の構成については、実施例１と同様の符号を付し、本実施例２における説明を省略する。

図３は、図２のスイッチ（２６）の代わりにパッド（３０）間の配線（１３）を設置しないことによりＨｉＺ化を実施した例である。この場合、実施例１のスイッチ（２６）のような特別な回路を追加することなしに、実施例１の作用効果を奏することができる。また、検査後に再配線するためのパッド（３０）を、ＴＰ端子（２７）として利用することで、ＴＰ端子（２７）数を削減できる。

〔実施例３〕
図４を用いて実施例３について説明する。この実施例３における前述の各実施例との構成上の相違点は、本実施例ではプルダウン抵抗（２０）およびコンデンサ（２１）が検査後に実装される点と、ＩＣ２（１４）内のオペアンプ（２５）とＩＣ１（１２）との間にスイッチ（２６）が設けられている点である。なお、前述の実施例と同等の構成については、各実施例と同様の符号を付し、本実施例３における説明を省略する。

図４では、コンデンサ（２１）と抵抗（２０）とを未実装とすることで、ＩＣ１（１２）とＧＮＤ（１７）とを分離し、かつ、ＩＣ２（１４）内部のスイッチ（２６）によってオペアンプ（２５）とＩＣ１（１２）とを分離することでＨｉＺ化を実現し、周辺回路（１５）の影響を遮断する。この状態において、ＴＰ端子（２７）を用いて検査を実施し、検査終了後にコンデンサ（２１）、抵抗（２０）を実装する。これにより、ＩＣ２（１４）やＧＮＤ（１７）をはじめとする周辺回路（１５）からの影響を受けることなく、ＩＣ１（１２）の検査をすることができ上、ボード（１０）上での工夫が一切必要ない。

なお、スイッチ（２６）は、ＩＣ２（１４）の内部ではなく、ボード（１０）上のＡ点までの配線上に配置されてもよい。また、未実装とする部品は、コンデンサ（２１）、抵抗（２０）に限定されるものではなく、その他の電子部品であってもよい。

〔実施例４〕
図５を用いて実施例４について説明する。この実施例４における前述の実施例３との構成上の相違点は、本実施例ではプルダウン抵抗（２０）およびコンデンサ（２１）とＧＮＤ（１７）との間にスイッチ（２６）が設置されている点である。なお、前述の実施例と同等の構成については、各実施例と同様の符号を付し、本実施例４における説明を省略する。

図５は、コンデンサ（２１）と抵抗（２０）とをＧＮＤ（１７）から分離するために、コンデンサ（２１）および抵抗（２０）とＧＮＤ（１７）との間にスイッチ（２６）を導入した例である。検査時にはこのスイッチ（２６）をＯＦＦとすることで、ＨｉＺ化する。検査後は、スイッチ（２６）をＯＮとすることで、ＩＣ１（１２）と電気的に接続する。これにより、実施例３と同様の作用効果を奏することができる。

〔実施例５〕
図６を用いて実施例５について説明する。この実施例５における前述の実施例４との構成上の相違点は、本実施例ではプルダウン抵抗（２０）およびコンデンサ（２１）とＧＮＤ（１７）との間に配線が設置されていない点である。なお、前述の実施例と同等の構成については、各実施例と同様の符号を付し、本実施例５における説明を省略する。

図６は、図５の抵抗（２０）およびコンデンサ（２１）とＧＮＤ（１７）との間にスイッチ（２６）を設置する代わりにパッド（３０）を設け、このパッド（３０）間の配線をオープンとすることで抵抗（２０）およびコンデンサ（２１）とＧＮＤ（１７）を分離した例である。ＴＰ端子（２７）にて検査を実施した後、ワイヤもしくはボンディングにより双方のパッド（３０）をショートする。このとき図６のように同電位の配線を束ねる（島のようにする）ことでパッド（３０）の数を低減できる。これにより、実施例４の作用効果に加え、検査後のワイヤもしくはボンディング再配線時の手間及び材料費を低減することと、回路を小型化することができる。

〔実施例６〕
図７を用いて実施例６について説明する。この実施例６における前述の各実施例との構成上の相違点は、ＩＣ１（１２）に外部から電源（１６）が供給される点である。なお、前述の実施例と同等の構成については、各実施例と同様の符号を付し、本実施例６における説明を省略する。

図７は、ＩＣ１（１２）に外部から電源（１６）が供給される回路例である。この場合、電源（１６）とプルアップ抵抗（２０）との間に、ＨｉＺ化手段（１１）としてスイッチ（２６）を導入することでＨｉＺ化する。この方法により、簡易な構成で周辺回路の電源からの電流の流入、流出を防止できる。

なお、スイッチ（２６）は、電源（１６）とプルアップ抵抗（２０）との間ではなく、プルアップ抵抗（２０）と点Ｂとの間にあってもよい。

〔実施例７〕
図８を用いて実施例７について説明する。この実施例７における前述の実施例６との構成上の相違点は、ＨｉＺ化手段（１１）にツェナーダイオード（８０）が用いられている点である。なお、前述の実施例と同等の構成については、各実施例と同様の符号を付し、本実施例７における説明を省略する。

図８は、ＨｉＺ化手段（１１）に、図７で使用したスイッチ（２６）の変わりにツェナーダイオード（８０）を用いた例である。この場合、ＴＰ端子（２７）よりツェナーダイオード（８０）のしきい値電圧Ｖｆ以上の電圧ＶＴＰを印加する検査項目がある場合には、電源（１６）への電流の回り込みが発生するため、この回路例は使えない。ただし、電源（１６）の電圧値Ｖ２３を調整できる回路構成である場合には、Ｖ２３＞ＶＴＰ＋Ｖｆと設定すれば、検査の実施が可能となる。

このように、ツェナーダイオード（８０）という電子部品１個にて周辺回路（１５）である電源（１６）からの電流の流入を防ぐことができる。

〔実施例８〕
図９を用いて実施例８について説明する。この実施例８における前述の各実施例との構成上の相違点は、ＩＣ２（１４）にスリーステイト型のデジタル出力回路が用いられている点である。なお、前述の実施例と同等の構成については、各実施例と同様の符号を付し、本実施例８における説明を省略する。

図９は、ＩＣ１（１２）の周辺にコンデンサ（２１）、トランジスタ（９０）が配線され、ＩＣ２（１４）内部には、ＣＭＯＳ等によるデジタル出力回路が構成されている例である。コンデンサ（２１）とトランジスタ（９０）を、スイッチ（２６）にてＩＣ１（１２）より分離する。また、ｐ−ＭＯＳ（９１）とｎ−ＭＯＳ（９２）とで構成された回路（プッシュプル回路と呼ぶ）を用いてＨｉＺ化を行うため、３ステイト化（電源（１６）の電圧が出力されるＨ状態、ＧＮＤ（１７）の電圧が出力されるＬ状態、どちらでもないＨｉＺ状態の３つの状態を出力）する。この状態にてＴＰ端子（２７）に検査手段（２４）を接続しＩＣ１（１２）の検査を実施する。検査終了後は、スイッチ（２６）を接続し、プッシュプル回路のＨｉＺ化を解除することで、正常動作に移行する。この３ステイトプッシュプル回路は、ＩＣ２（１４）内部にて構成できるため、周辺回路（１５）およびボード（１０）への影響がない。

なお、プッシュプル回路は、何らかの信号入力がある場合（検査時など）のみ、ＨｉＺ化する回路構成であってもよい。また、スイッチ（２６）の代わりにパッド（３０）間の配線をオープンとした図３、図６のような回路構成であってもよい。

〔実施例９〕
図１０を用いて実施例９について説明する。この実施例９における前述の各実施例との構成上の相違点は、プルダウン抵抗（２０）およびツェナーダイオード（８０）によるＨｉＺ化手段（１１）がＩＣ２（１４）の内部に設置される点である。なお、前述の実施例と同等の構成については、各実施例と同様の符号を付し、本実施例９における説明を省略する。

図１０は、ＩＣ１（１２）には、ＩＣ２（１４）が接続され、ＩＣ２（１４）の内部にはプルダウン抵抗（２０）が構成されている例である。ＩＣ２（１４）の内部のプルダウン抵抗（２０）をＩＣ２（１４）の内部のＧＮＤ（１７）から分離するため、ＧＮＤ（１７）とプルダウン抵抗（２０）との間にツェナーダイオード（８０）を設置する。ツェナーダイオード（８０）を設置することによりＨｉＺ化を実現し、ＩＣ１（１２）に対するプルダウン抵抗（２０）の影響を遮断する。この状態においてＴＰ端子（２７）に検査手段（２４）を接続し、ＩＣ１（１２）の検査を実施する。ただし、ＴＰ端子（２７）にツェナーダイオード（８０）の降伏電圧ＶＢ電圧よりも大きな電圧を印加する検査がある場合には、本構成によるＨｉＺ方法では検査を実施できない。また、このツェナーダイオード（８０）は検査後、ザッピング（半導体製造における、抵抗値や電圧値をレーザにより調整する工程）により、電気的にショートすることができ、通常動作に影響が出ないように対応することができる。

また、本回路は、ツェナーダイオード（８０）の代わりにスイッチ（２６）を導入した図７のような回路構成であってもよい。

なお、前述の全実施例の実施形態は例示的に示すものであり、本発明はこれらの実形態に限定されるものではない。本発明は、請求項の記載に基づく技術的範囲を逸脱しない限り、種々の変形ないし改良を付加することができる。

発明を実施するための最良の形態において用いられるボード上の回路構成である。実施例１において用いられるボード上の回路構成である。実施例２において用いられるボード上の回路構成である。実施例３において用いられるボード上の回路構成である。実施例４において用いられるボード上の回路構成である。実施例５において用いられるボード上の回路構成である。実施例６において用いられるボード上の回路構成である。実施例７において用いられるボード上の回路構成である。実施例８において用いられるボード上の回路構成である。実施例９において用いられるボード上の回路構成である。

符号の説明

１０ボード
１１ＨｉＺ化手段
１２ＩＣ１
１３配線
１４ＩＣ２
１５周辺回路
１６電源
１７ＧＮＤ
２０抵抗
２１コンデンサ
２２電流計
２３信号発生器
２４検査手段
２５オペアンプ
２６スイッチ
２７ＴＰ端子
３０パッド
８０ツェナーダイオード
９０トランジスタ
９１ｐ−ＭＯＳ
９２ｎ−ＭＯＳ

Claims

ボード（１０）上に構成された電子回路（１２）と、
前記電子回路（１２）へ電気信号を入出力する端子（２７）と、
周辺回路（１５）と、
前記電子回路（１２）と前記周辺回路（１５）との電気的接続の間に位置するハイインピーダンス化手段（１１）と、
前記電子回路（１２）を検査する検査手段（２４）とを備え、
前記検査前に、前記ハイインピーダンス化手段（１１）は、前記周辺回路（１５）から前記電子回路（１２）への電流の流入、またはおよび、該電子回路（１２）から該周辺回路（１５）への電流の流出を防止する工程と、
前記検査手段（２４）を前記端子（２７）に電気的に接続し、該検査手段（２４）より前記電子回路（１２）に対して検査信号を入出力することで前記検査を行う工程と、
前記検査後に、前記ハイインピーダンス化手段（１１）は、前記電子回路（１２）と前記周辺回路（１５）とを電気的に接続する工程とを有することを特徴とする検査方法。
ボード（１０）上に構成された電子回路（１２）と、
前記電子回路（１２）へ電気信号を入出力する端子（２７）と、
周辺回路（１５）と、
前記電子回路（１２）と前記周辺回路（１５）との電気的接続の間に位置するハイインピーダンス化手段（１１）と、
前記電子回路（１２）を検査する検査手段（２４）とを備える検査方法において、
前記ハイインピーダンス化手段（１１）が、前記周辺回路（１５）から前記電子回路（１２）への電流の流入、またはおよび、該電子回路（１２）から該周辺回路（１５）への電流の流出を防止し、前記検査手段（２４）が該電子回路（１２）に対して検査信号を入出力していない状態と、
前記ハイインピーダンス化手段（１１）が前記周辺回路（１５）から前記電子回路（１２）への電流の流入を防止したままの状態を維持し、前記検査手段（２４）が前記端子（２７）に電気的に接続され、該検査手段（２４）が該電子回路（１２）に対して前記検査信号を入出力する状態と、
前記検査手段（２４）が前記電子回路（１２）に対して前記検査信号を入出力せず、前記ハイインピーダンス化手段（１１）が該電子回路（１２）と前記周辺回路（１５）とを電気的に接続する状態とを有することを特徴とする検査方法。
ボード（１０）に実装された電子回路（１２）の検査を行う検査手段（２４）を備える検査方法において、
前記検査前は、前記ボード（１０）に実装された前記電子回路（１２）と周辺回路（１５）との間において、該周辺回路（１５）から該電子回路（１２）への電流の流入、またはおよび、該電子回路（１２）から該周辺回路（１５）への電流の流出を防止するハイインピーダンス化手段（１１）を実行し、
前記検査中は、前記ハイインピーダンス化手段（１１）が前記周辺回路（１５）から前記電子回路（１２）への電流の流入を防止したままの状態を維持し、該電子回路（１２）と前記検査手段（２４）とを電気的に接続する端子（２７）を介して、該検査手段（２４）が検査信号を該電子回路（１２）に入出力し、
前記検査後は、前記ハイインピーダンス化手段（１１）により、前記電子回路（１２）と前記周辺回路（１５）とを接続することを特徴とする検査方法。
前記ハイインピーダンス化手段（１１）はスイッチ（２６）で構成されていることを特徴とする請求項１から請求項３に記載の検査方法。
前記ハイインピーダンス化手段（１１）は、前記電子回路（１２）と前記周辺回路（１５）との間を電気的に接続する配線（１３）を設置しないことによりなされることを特徴とする請求項１から請求項３に記載の検査方法。
前記ハイインピーダンス化手段（１１）は、ダイオード（８０）を前記周辺回路（１５）から前記電子回路（１２）への電流の流入を防止する方向に配置する、またはおよび、前記ダイオード（８０）を該電子回路（１２）から該周辺回路（１５）への電流の流出を防止する方向に配置することによりなされることを特徴とする請求項１から請求項３に記載の検査方法。
前記ハイインピーダンス化手段（１１）は、第一状態で電源電圧、第二状態でＧＮＤ、第三状態で前記周辺回路（１５）と前記電子回路（１２）とを切断するスリーステイト回路により構成されることを特徴とする請求項１から請求項３に記載の検査方法。
前記ハイインピーダンス化手段（１１）は、等しい電位を持ちまとめられた配線（１３）に接続された第一のパッド（３０）を持ち、前記周辺回路（１５）に接続された等しい電位を持ちまとめられた第二のパッド（３０）との間に配線（１３）を設置しないことを特徴とする請求項５に記載の検査方法。
前記電子回路（１２）と前記周辺回路（１５）とは同一のボード（１０）上に構成されることを特徴とする請求項１から請求項８に記載の検査方法。