KR20080038985A - 메모리 소자의 테스트 패드 전환 회로 - Google Patents

메모리 소자의 테스트 패드 전환 회로 Download PDF

Info

Publication number
KR20080038985A
KR20080038985A KR1020060106584A KR20060106584A KR20080038985A KR 20080038985 A KR20080038985 A KR 20080038985A KR 1020060106584 A KR1020060106584 A KR 1020060106584A KR 20060106584 A KR20060106584 A KR 20060106584A KR 20080038985 A KR20080038985 A KR 20080038985A
Authority
KR
South Korea
Prior art keywords
test
power supply
memory device
pad
test pad
Prior art date
Application number
KR1020060106584A
Other languages
English (en)
Inventor
김유성
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060106584A priority Critical patent/KR20080038985A/ko
Publication of KR20080038985A publication Critical patent/KR20080038985A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/105—Aspects related to pads, pins or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 메모리 소자에 관한 것으로, 메모리 소자의 동작을 위한 테스트 전원, 동작 전원 및 접지 전원을 제공하는 전원부; 상기 메모리 소자에 하나 이상 구비되는 테스트 패드들; 상기 메모리 소자의 테스트 모드임을 나타내는 제어신호를 출력하는 테스트 모드 엔트리; 및 상기 테스트 모드 엔트리가 출력하는 제어신호에 따라 상기 테스트 전원, 동작 전원 또는 접지 전원 중 어느 하나를 상기 테스트 패드에 연결하는 제어블록을 포함한다.
테스트 패드, 전원 패드

Description

메모리 소자의 테스트 패드 전환 회로{Circuit of switching for test pad for memory device}
도 1은 종래의 메모리 소자의 패드 연결 모습을 나타낸 도면이다.
도 2는 본 발명의 실시 예에 따른 테스트 패드 전환 장치의 블록도이다.
도 3은 도 2의 제어블록과 테스트 패드간의 상세 회로도이다.
도 4는 본 발명의 실시 예에 따른 메모리 소자의 패드 연결 모습을 나타낸 도면이다.
*도면의 주요 부분의 간단한 설명*
100 : 온 칩 전원부 200 : 퓨즈 엔트리
300 : 테스트 모드 엔트리 400 : 제어블록
500 : 테스트 패드부
본 발명은 메모리 소자에 관한 것으로, 특히 메모리 소자의 테스트 등을 위한 패드를 패키지(Package) 이후에 전원패드로 전환하여 사용할 수 있도록 하는 메모리 소자의 테스트 패드 전환 회로에 관한 것이다.
근래의 반도체 기술은 기존의 반도체 패키지에 비하여 소형화되어 가는 추세이다. 이러한 소형화되는 추세의 반도체 패키지에 있어서, 그 내부에 위치하는 반도체 칩도 보다 소형화되는 추세이다. 이로 인하여 동일한 셀 밀도가 차지하는 면적이 갈수록 작아지고 있고, 반도체 소자의 제조공정이 완료된 후, 패키징시 반도체 소자와 구동회로간의 전기적 연결을 위한 와이어 본딩(Wire bonding)에 필요한 패드영역(Pad Region)의 면적도 작아지고 있다.
반도체 칩을 제작할 때, 패드의 종류 및 개수를 선정하는데 있어서, 칩 면적의 한계를 고려하여 전원(
Figure 112006079790620-PAT00001
)과 접지(
Figure 112006079790620-PAT00002
)를 배치해야 한다. 또한 칩의 테스트 시에만 사용되는 패드가 있는데, 이러한 패드들은 테스트 장비에서 내부 전원의 디버깅(Debugging)을 위한 모니터링 또는 최적의 수율을 가지도록 내부전원을 포싱(forcing)할 때 사용된다.
상기의 내부 전원을 모니터링 하거나 포싱하기 위한 패드를 스페셜 본딩 패드(Special bonding pad)라고 하고, 패키지 테스트 진행시에 사용한다.
이러한 스페셜 본딩 패드는 테스트의 목적이 끝나면 일반적으로 패키시지 플로팅 되거나
Figure 112006079790620-PAT00003
또는
Figure 112006079790620-PAT00004
에 연결되어 디스에이블 되어, 실제 제품의 칩의 동작시에는 불필요한 부분으로 남아 있게 된다.
도 1은 종래의 메모리 소자의 패드 연결 모습을 나타낸 도면이다.
도 1을 참조하면, 반도체 칩의 외부로 나타나는 여러 패드 중 A 영역의 패드(1, 2, 3, 4, 5)가 스페셜 본딩 패드이며, 패키지 이후에는 아무런 연결도 없이 플로팅 되어 있다.
상기와 같이, 스페셜 본딩 패드를 테스트 모드에서 이용하고 패키지시에 플로팅 시켜 사용하지 않는 방식은 칩의 면적이 줄어들고 있는 현재의 기술동향에서 효율적으로 본딩 패드를 이용하지 못한다.
또한,
Figure 112006079790620-PAT00005
가 낮아지고, 칩의 속도가 빨라지면서
Figure 112006079790620-PAT00006
또는
Figure 112006079790620-PAT00007
전원 공급을 위한 패드가 더욱 필요하다 하여도 칩의 면적으로 인해 패드를 더 늘릴 수 없는 상황이 되면서 더욱더 크게 패드를 낭비하는 결과가 된다.
본 발명은 메모리 소자에서 테스트를 위해 이용한 스페셜 본딩 패드, 즉 테스트 패드를 테스트를 완료한 후에는 전원 패드로 전환하여 이용할 두 있도록 하는 메모리 소자의 테스트 패드 전환 회로를 제공한다.
상기한 기술적 과제를 달성하기 위한 본 발명의 일면에 따른 메모리 소자의 테스트 패드 전환 회로는,
메모리 소자의 동작을 위한 테스트 전원, 동작 전원 및 접지 전원을 제공하는 전원부; 상기 메모리 소자에 하나 이상 구비되는 테스트 패드들; 테스트 모드임을 나타내는 제어신호를 출력하는 테스트 모드 엔트리; 및 상기 테스트 모드 엔트리가 출력하는 제어신호에 따라 상기 전원부의 테스트 전원, 동작 전원 또는 접지 전원 중 어느 하나를 상기 테스트 패드에 연결하는 제어블록을 포함한다.
상기 제어블록은, 상기 테스트 모드 엔트리의 제어신호에 따라 테스트 전원 을 상기 테스트 패드에 연결하는 제 1 스위칭 회로; 상기 테스트 패드에 전원전압을 연결하기 위해 전원전압 제어신호에 따라 전원전압을 상기 테스트 패드에 연결하는 제 2 스위칭 회로; 및 상기 테스트 패드에 접지전압을 연결하기 위해 접지전압 제어신호에 따라 접지전압을 상기 테스트 패드에 연결하는 제 3 스위칭 회로를 포함하는 제어부를 하나 이상 포함하는 것을 특징으로 한다.
상기 제어부는, 상기 테스트 패드마다 각각 구성되는 것을 특징으로 한다.
상기 제어부는, 하나 이상의 테스트 패드에 공통으로 연결되는 것을 특징으로 한다.
상기 전원부의 전원전압은 1V~12V 이고, 접지전압 0V 인 것을 특징으로 한다.
상기 전원부의 출력 전압은 펌핑 전원 또는 레퍼런스 전원 또는 레귤레이트 전원인 것을 특징으로 한다.
상기 테스트 모드임을 퓨즈 커팅 여부에 따라 표시하는 퓨즈 엔트리를 더 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 2는 본 발명의 실시 예에 따른 테스트 패드 전환 장치의 블록도이다.
도 2를 참조하면, 본 발명의 실시 예에 따른 메모리 소자는 테스트 패드를 전원패드로 전환하여 사용하기 위하여, 온 칩 전원부(100)와, 퓨즈 엔트리(200)와, 테스트 모드 엔트리(300)와, 제어블록(400) 및 테스트 패드부(500)를 포함한다. 이때, 상기 퓨즈 엔트리(200)와 테스트 모드 엔트리(300)는 둘 중 어느 하나만을 구성해도 무방하다.
온 칩 전원부(100)는 칩을 테스트할 때 공급하는 테스트 전원(
Figure 112006079790620-PAT00008
)과, 칩의 동작을 위한
Figure 112006079790620-PAT00009
및
Figure 112006079790620-PAT00010
를 제공한다. 퓨즈 엔트리(200)는 퓨즈(미도시)를 포함하여 테스트 모드가 끝나고 패키지를 하기 전에 퓨즈를 컷팅함으로써 테스트 모드인지 아닌지를 표시할 수 있도록 한다.
또한, 테스트 모드 엔트리(300)는 상기 퓨즈 엔트리(200)와 같은 기능을 수행하는 곳으로, 즉 테스트 모드인지 여부를 표시할 수 있는 제어신호를 출력한다. 이때, 테스트 모드 엔트리(300)가 테스트 모드인지를 표시할 수 있도록 하기 위한 방법으로는, 퓨즈 엔트리와 같이 퓨즈를 구성하거나, 테스트 모드 신호를 감지하여 표시하거나 하는 다양한 방식으로 변경하여 적용하는 것이 가능하다.
제어블록(400)은 퓨즈 엔트리(200) 또는 테스트 모드 엔트리(300)가 입력하는 제어신호에 따라 상기 온 칩 전원부(100)가 제공하는 전원(
Figure 112006079790620-PAT00011
)또는
Figure 112006079790620-PAT00012
또는
Figure 112006079790620-PAT00013
를 테스트 패드부(500)로 연결한다.
테스트 패드부(500)는 테스트 모드시에 필요한 스페셜 본딩 패드를 다수 포함하며, 상기 다수의 스페셜 본딩 패드는 상기 제어블록(400)의 연결동작에 따라 테스트 패드 또는 전원패드로 전환하여 이용할 수 있다.
상기와 같이 구성되는 본 발명의 실시 예에 따른 테스트 패드 전환 회로에서 제어블록(400)이 테스트 패드부(500)의 스페셜 본딩 패드에 테스트 전압(
Figure 112006079790620-PAT00014
) 또는
Figure 112006079790620-PAT00015
또는
Figure 112006079790620-PAT00016
를 연결하기 위한 상세한 회로는 다음과 같다.
도 3은 도 2의 제어블록과 스페셜 본딩 패드간의 상세 회로도이다.
본 발명의 실시 예에서 테스트 패드부(500)의 다수의 스페셜 본딩 패드(510)는 각각 도 3에 나타난 바와 같은 제어부(410)가 구성된다. 즉, 도 3의 제어부(410)와 스페셜 본딩 패드(510)의 회로는 상기 테스트 패드부(500)에 포함된 스페셜 본딩 패드(510)의 개수만큼 구성된다. 그러나 일부 스페셜 본딩 패드(510)들을 하나의 제어부(410)에 공통으로 묶어서 회로를 구성하는 것도 가능하다.
제어부(410)는 제 1 내지 제 3 인버터(I1 내지 I3)와, 제 1 내지 제 3 PMOS 트랜지스터(P1 내지 P3)와, 제 1 내지 제 3 NMOS 트랜지스터(N1 내지 N3)를 포함하여 구성된다.
제 1 인버터(I1)는 테스트 모드임을 나타내는 테스트 모드 제어신호(
Figure 112006079790620-PAT00017
; special enable)을 입력신호로 하며, 이에 대한 반전신호를 출력한다. 상기 제1 인버터(I1)의 출력신호는 제 1 PMOS 트랜지스터(P1)의 게이트로 입력된다. 그리고 테스트 모드 제어신호(
Figure 112006079790620-PAT00018
)는 제 1 NMOS 트랜지스터(N1)의 게이트로 입력된다.
즉, 상기 테스트 모드 제어신호(
Figure 112006079790620-PAT00019
)에 의해 테스트 전원(
Figure 112006079790620-PAT00020
)이 상기 제 1 PMOS트랜지스터(P1)와 제 1 NMOS 트랜지스터(N1)로 구성되는 스위칭 회로를 통과하여 스페셜 본딩 패드(510)로 연결된다. 테스트 모드 제어신호(
Figure 112006079790620-PAT00021
)가 하이레벨이면, 제 1 PMOS 트랜지스터(P1)와 제 1 NMOS 트랜지스터(N1)가 턴 온 되어, 상기 테스트 전원(
Figure 112006079790620-PAT00022
)이 스페셜 본딩 패드(510)와 연결된다.
제 2 인버터(I2)는 테스트 모드가 아닐 때, 스페셜 본딩 패드(510)에
Figure 112006079790620-PAT00023
를 연결하도록 하는 전원전압 제어신호(
Figure 112006079790620-PAT00024
)을 입력 신호로 하며, 이에 대한 반전신호를 출력한다. 상기 제 2 인버터(I2)의 출력신호는 제 2 PMOS 트랜지스터(P2)의 게이트로 입력된다. 그리고 상기 전원전압 제어신호(
Figure 112006079790620-PAT00025
)는 제 2 NMOS 트랜지스터(N2)의 게이트로 입력된다.
즉, 상기 전원전압 제어신호(
Figure 112006079790620-PAT00026
)에 의해
Figure 112006079790620-PAT00027
가 상기 제 2 PMOS트랜지스터(P2)와 제 2 NMOS 트랜지스터(N2)로 구성되는 스위칭 회로를 통과하여 스페셜 본딩 패드(510)로 연결된다. 전원전압 제어신호(
Figure 112006079790620-PAT00028
)가 하이레벨이면, 제 2 PMOS 트랜지스터(P2)와 제 2 NMOS 트랜지스터(N2)가 턴 온 되어, 상기
Figure 112006079790620-PAT00029
가 스페셜 본딩 패드(510)와 연결된다.
제 3 인버터(I3)는 테스트 모드가 아닐 때, 스페셜 본딩 패드(510)에
Figure 112006079790620-PAT00030
를 연결하도록 하는 접지전압 제어신호(
Figure 112006079790620-PAT00031
)을 입력 신호로 하며, 이에 대한 반전신호를 출력한다. 상기 제 2 인버터(I3)의 출력신호는 제 3 PMOS 트랜지스터(P3)의 게이트로 입력된다. 그리고 상기 접지전압 제어신호(
Figure 112006079790620-PAT00032
)는 제 3 NMOS 트랜지스터(N3)의 게이트로 입력된다.
즉, 상기 접지전압 제어신호(
Figure 112006079790620-PAT00033
)에 의해
Figure 112006079790620-PAT00034
가 상기 제 3 PMOS트랜지스터(P3)와 제 3 NMOS 트랜지스터(N3)로 구성되는 스위칭 회로를 통과하여 스페셜 본딩 패드(510)로 연결된다. 접지전압 제어신호(
Figure 112006079790620-PAT00035
)가 하이레벨이면, 제 3 PMOS 트랜지스터(P3)와 제 3 NMOS 트랜지스터(N3)가 턴 온 되어, 상기
Figure 112006079790620-PAT00036
가 스페셜 본딩 패드(510)와 연결된다.
이상과 같은 제어부(410)가 스페셜 본딩 패드(510)마다 각각 연결되어 있으며, 상기 제어신호들(
Figure 112006079790620-PAT00037
,
Figure 112006079790620-PAT00038
,
Figure 112006079790620-PAT00039
)은 도 2에 설명한 퓨즈 엔트리(200)와 테스트 모드 엔트리(400)의 신호에 의해 구분되어 입력됨으로써 각각의 스페셜 본딩 패드(510)가 테스트 모드 이후, 전원패드로 전환되도록 한다.
상기 제 1 내지 제 3 PMOS 트랜지스터(P1 내지 P3)와 제 1 내지 제 3 NMOS 트랜지스터(N1 내지 N3)는 CMOS 타입의 스위칭 소자를 이용할 수 있으며, 크기는 공급되어질 전원의 종류와 필요한 전압크기에 따라 안정적이게 결정한다.
상기와 같은 테스트 패드 전환 회로가 구비된 메모리 소자는, 제조 공정이 완료되고 테스트 모드로 동작할 때는 스페셜 본딩 패드를 테스트 전원을 공급할 수 있도록 하는 패드로 이용하고, 이후에 테스트를 완료하고 패키징할 때 퓨즈 엔트리(200) 또는 테스트 모드 엔트리(300)를 이용하여 테스트가 끝나고 일반 모드로 동작하도록 패키징함으로써, 전원패드로 전환하여 사용할 수 있다.
도 4는 본 발명의 실시 에에 따른 메모리 소자의 패드 연결 모습을 나타낸 도면이다.
도 4에 나타난 바와 같이 메모리 소자(600)의 외부에 나타난 패드 중 전원패드 이외에 B 영역에 나타난 패드(1, 2, 3)를
Figure 112006079790620-PAT00040
에 연결되도록 하고, 패드(4, 5)를
Figure 112006079790620-PAT00041
에 연결되도록 하여 패키징이 끝나고 전원패드의 개수를 늘려 사용할 수 있도록 한다. 상기 도 4에서는 상기 패드(1, 2, 3, 4, 5)가 와이어링 되어 있는 것으로 표시하였으나, 실제로는 내부의 제어블록(400)에 의해 스위칭 되어
Figure 112006079790620-PAT00042
또는
Figure 112006079790620-PAT00043
에 연결되는 것으로 와이어링 되는 것은 아니다.
이때, 상기 도 4와 같이 패드(1, 2, 3)가 패키징 이후에
Figure 112006079790620-PAT00044
패드로 이용할 수 있도록 하기 위해서는, 상기 도 3의 제어부(410)에 전원전압 제어신호(
Figure 112006079790620-PAT00045
)만이 하이레벨로 인가되도록 하고, 패드(4, 5)가 패키징 이후에
Figure 112006079790620-PAT00046
패드로 이용할 수 있도록 하기 위해서는, 상기 도 3의 제어부(410)의 접지전압 제어신호(
Figure 112006079790620-PAT00047
)만이 하이레벨로 인가되도록 하면 된다.
상기의 제어블록(400)이 구비되지 않는 경우는, 테스트가 완료된 후, 정상적으로 판단된 반도체 칩에서 스페셜 본딩 패드를
Figure 112006079790620-PAT00048
또는
Figure 112006079790620-PAT00049
에 연결되도록 와이어링 하여 패키징을 함으로써 사용할 수 있도록 제조하는 것도 가능하다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이, 본 발명에 따른 메모리 소자의 테스트 패드 전환 회로는 테스트 동작시의 테스트 전원을 연결하기 위한 스페셜 본딩 패드를 테스트가 끝난 이후에는 전원패드로 이용할 수 있도록 함으로써, 패키징 완료후 반도체 칩의 전원 패드의 개수를 늘림으로써 보다 안정적인 전원공급이 가능하도록 한다.

Claims (7)

  1. 메모리 소자의 동작을 위한 테스트 전원, 동작 전원 및 접지 전원을 제공하는 전원부;
    상기 메모리 소자에 하나 이상 구비되는 테스트 패드들;
    테스트 모드임을 나타내는 제어신호를 출력하는 테스트 모드 엔트리; 및
    상기 테스트 모드 엔트리가 출력하는 제어신호에 따라 상기 전원부의 테스트 전원, 동작 전원 또는 접지 전원 중 어느 하나를 상기 테스트 패드에 연결하는 제어블록
    을 포함하는 메모리 소자의 테스트 패드 전환 회로.
  2. 제 1항에 있어서,
    상기 제어블록은,
    상기 테스트 모드 엔트리의 제어신호에 따라 테스트 전원을 상기 테스트 패드에 연결하는 제 1 스위칭 회로;
    상기 테스트 패드에 전원전압을 연결하기 위해 전원전압 제어신호에 따라 전원전압을 상기 테스트 패드에 연결하는 제 2 스위칭 회로; 및
    상기 테스트 패드에 접지전압을 연결하기 위해 접지전압 제어신호에 따라 접지전압을 상기 테스트 패드에 연결하는 제 3 스위칭 회로
    를 포함하는 제어부를 하나 이상 포함하는 것을 특징으로 하는 메모리 소자 의 테스트 패드 전환 회로.
  3. 제 2항에 있어서,
    상기 제어부는,
    상기 테스트 패드마다 각각 구성되는 것을 특징으로 하는 메모리 소자의 테스트 패드 전환 회로.
  4. 제 2항에 있어서,
    상기 제어부는,
    하나 이상의 테스트 패드에 공통으로 연결되는 것을 특징으로 하는 메모리 소자의 테스트 패드 전환 회로.
  5. 제 1항에 있어서,
    상기 전원부의 전원전압은 1V~12V 이고, 접지전압 0V 인 것을 특징으로 하는 메모리 소자의 테스트 패드 전환 회로.
  6. 제 1항에 있어서,
    상기 전원부의 출력 전압은 펌핑 전원 또는 레퍼런스 전원 또는 레귤레이트 전원인 것을 특징으로 하는 메모리 소자의 테스트 패드 전환 회로.
  7. 제 1항에 있어서,
    상기 테스트 모드임을 퓨즈 커팅 여부에 따라 표시하는 퓨즈 엔트리를 더 포함하는 것을 특징으로 하는 메모리 소자의 테스트 패드 전환 회로.
KR1020060106584A 2006-10-31 2006-10-31 메모리 소자의 테스트 패드 전환 회로 KR20080038985A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060106584A KR20080038985A (ko) 2006-10-31 2006-10-31 메모리 소자의 테스트 패드 전환 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060106584A KR20080038985A (ko) 2006-10-31 2006-10-31 메모리 소자의 테스트 패드 전환 회로

Publications (1)

Publication Number Publication Date
KR20080038985A true KR20080038985A (ko) 2008-05-07

Family

ID=39647354

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060106584A KR20080038985A (ko) 2006-10-31 2006-10-31 메모리 소자의 테스트 패드 전환 회로

Country Status (1)

Country Link
KR (1) KR20080038985A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103295644A (zh) * 2012-02-24 2013-09-11 华邦电子股份有限公司 存储器装置
TWI479498B (zh) * 2012-02-17 2015-04-01 Winbond Electronics Corp 記憶體裝置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI479498B (zh) * 2012-02-17 2015-04-01 Winbond Electronics Corp 記憶體裝置
CN103295644A (zh) * 2012-02-24 2013-09-11 华邦电子股份有限公司 存储器装置

Similar Documents

Publication Publication Date Title
JP2000012639A (ja) モニターｔｅｇのテスト回路
JP2007234670A (ja) 半導体ウェハ、半導体チップ、半導体装置、ならびにウェハテスト方法
US8045353B2 (en) Integrated circuit capable of operating at different supply voltages
JP2004028885A (ja) 半導体装置、半導体パッケージ及び半導体装置の試験方法
KR20080038985A (ko) 메모리 소자의 테스트 패드 전환 회로
US7466159B2 (en) Semiconductor integrated circuit having multiple semiconductor chips with signal terminals
JP5454994B2 (ja) 半導体集積回路ウエハ、半導体集積回路チップ及び半導体集積回路ウエハのテスト方法
US7164277B2 (en) Method for circuit inspection
US20080093597A1 (en) Semiconductor device
US7456656B2 (en) Semiconductor device and method of manufacturing the same
JP2007141882A (ja) 半導体装置、半導体装置の試験装置および試験方法
KR100452326B1 (ko) 반도체 메모리장치의 동작전압 모드 선택 방법
JP5382544B2 (ja) 半導体集積回路および半導体集積回路に対するゲートスクリーニング試験の方法
KR20100106152A (ko) 반도체 장치 및 그 구동방법
JP2012163466A (ja) 半導体装置
KR100655075B1 (ko) 반도체 장치의 전압 모니터링 장치 및 방법
JP5029073B2 (ja) 半導体装置および半導体装置のテスト方法
JP2010175368A (ja) 半導体デバイス及び半導体デバイスの製造方法
JP2010190839A (ja) 半導体装置
KR20020045641A (ko) 반도체 디바이스
JPH1090356A (ja) 半導体装置
JP2014099630A (ja) 半導体集積回路ウエハ、半導体集積回路チップ及び半導体集積回路ウエハのテスト方法
KR20180138472A (ko) 테스트 회로를 포함하는 반도체 장치
KR20080000837A (ko) 반도체 메모리 장치의 백바이어스 전압 클램프 회로
KR20030085182A (ko) 멀티 프로빙 패드를 구비한 반도체 테스트 장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination