JP5029073B2 - 半導体装置および半導体装置のテスト方法 - Google Patents

Description

本発明は、パッケージ内部に少なくとも第１および第２の半導体チップを備え、これらの間がチップ間配線を介して接続された構成の半導体装置およびそのテスト方法に関する。

パッケージ内部に複数の半導体チップを備えた半導体装置においては、各半導体チップの信号端子の一部をチップ間配線により互いに接続することで外部端子数の増加を抑制している。ところが、チップ間配線がなされた信号端子にのみ接続される内部回路についてはパッケージ状態での電気的特性のテストが行い難くなることから、それらのテストを行うには特殊な構成を設けて対応する必要がある。

上記内部回路のテストを行うための技術として、例えば特許文献１には、パッケージ内部の全ての半導体チップに、外部に導出されたモニタ用端子を設けるとともに、このモニタ用端子、内部回路およびチップ間配線がなされた各信号端子のそれぞれの間をスイッチ回路を介して接続する構成が開示されている。

上記技術によれば、例えばパッケージ内部に２つの半導体チップが内蔵されている構成において、一方の半導体チップのチップ間配線がなされた信号端子に対応する内部回路をテスト対象回路とする場合、他方の半導体チップにおける全ての信号端子と内部回路との間を電気的に切り離し、テスト対象回路と各半導体チップのモニタ用端子とを電気的に接続させるようにそれぞれのスイッチ回路を制御する。これにより、それぞれの半導体チップに設けられたモニタ用端子を介してテスト対象回路のテストを行うことができる。つまり、各半導体チップについて、単体と同じようなテストを行うことが可能となる。
特開２００３−００４８０８号公報

しかしながら、上記従来技術の半導体装置は、一方の半導体チップの内部回路をテスト対象とする場合、それぞれの半導体チップのスイッチ回路をいずれも制御する必要があるため、テストを行うための構成が複雑化してしまう。また、テスト結果を検証する際、テスト対象の回路が設けられた半導体チップだけでなく、それ以外の半導体チップにおけるスイッチ回路の動作状態もテスト結果に関与するため、各半導体チップ単体の場合と同等のテストを行い難いという問題があった。

本発明は上記事情に鑑みてなされたもので、その目的は、チップ間配線がなされた信号端子に対応するテスト対象回路について、テストを行うための構成が複雑化することを抑制しつつ、半導体チップ単体の場合と同等のテストを行うことができる半導体装置およびそのテスト方法を提供することにある。

請求項１記載の手段によれば、第１のテスト対象回路のテストを行う場合、スイッチ手段により外部に導出されたモニタ用信号端子を第１の内部接続用信号端子に接続（第１の状態に設定）し、入出力動作機能を無効化する手段により入出力回路の入出力動作機能を無効化させる。上記設定を行うことにより、チップ間配線がなされた第１の内部接続用信号端子に接続された第１のテスト対象回路について、第１の半導体チップに設けられたモニタ用信号端子を介してチップ単体の場合と同等のテストを行うことができる。この際、第２のテスト対象回路と第２の内部接続用信号端子との間に介在された入出力回路の入出力動作機能が無効化されているので、たとえ第２のテスト対象回路が動作していても、第１のテスト対象回路に影響を与えることはない。

一方、第２のテスト対象回路のテストを行う場合、スイッチ手段により第１の状態に設定し、入出力回路の入出力動作機能を有効化させる。上記設定を行うことにより、チップ間配線がなされた第２の内部接続用信号端子に対応する第２のテスト対象回路についても、第１のテスト対象回路と同様に、第１の半導体チップに設けられたモニタ用信号端子を介してチップ単体の場合と同等のテストを行うことができる。また、スイッチ手段によりモニタ用信号端子を第１の内部接続用信号端子から遮断（第２の状態に設定）し、入出力回路の入出力動作機能を有効化させることで、半導体装置を通常の動作状態に切り換えることができる。

請求項２記載の手段によれば、スイッチ手段によりモニタ用信号端子を複数の第１の内部接続用信号端子に選択的に接続させることができる。従って、チップ間配線がなされた第１の内部接続用信号端子が複数ある場合でも、１つのモニタ用信号端子を介して、複数の第１の内部接続用信号端子のそれぞれに接続された第１のテスト対象回路について、選択的にテストすることができる。また、複数の第１の内部接続用信号端子とチップ間配線を介して接続される第２の内部接続用信号端子が複数存在する場合であっても、これらに対応する第２のテスト対象回路について、１つのモニタ用信号端子を介して選択的にテストすることができる。

請求項３記載の手段によれば、アナログスイッチによりスイッチ手段を構成するので、モニタ用信号端子を介してアナログ信号を入出力するようなテストを行うことができるとともに、第１の半導体チップにおいてスイッチ手段が占有する回路面積を小さくできる。

請求項４記載の手段によれば、入出力回路が第２の内部接続用信号端子と電源端子との間に接続される抵抗、例えばプルアップ抵抗またはプルダウン抵抗を備えている場合において、入出力動作機能を無効化する手段は上記抵抗の接続経路を遮断状態にすることができる。従って、第１のテスト対象回路をテストする場合、上記抵抗の接続経路を遮断状態にしておくことで、電源端子から上記抵抗を介して第１のテスト対象回路に対して影響を与えることを防止できる。

請求項５記載の手段によれば、入出力回路がＣＭＯＳ回路により構成される出力回路を備えている場合において、入出力動作機能を無効化する手段は、ＣＭＯＳ回路のｐチャネルおよびｎチャネルの両方のトランジスタを遮断状態にすることができる。従って、第１のテスト対象回路をテストする場合、上記両方のトランジスタを遮断状態にしておくことで、出力回路が第１のテスト対象回路に対して影響を与えることを防止できる。

請求項６記載の手段によれば、第１の状態に設定する工程と、入出力回路の入出力動作機能を無効化する工程を行った後、第１のテスト対象回路のテストを実行する。また、第１の状態に設定する工程と、入出力回路の入出力動作機能を有効化する工程を行った後、第２のテスト対象回路のテストを実行する。このように、第１および第２のテスト対象回路のテストを行う前には、いずれの場合も２つの工程を行うだけであるので、テストのための設定が複雑化することがない。

以下、本発明の一実施形態について図面を参照して説明する。
図１は、パッケージ内部に複数の半導体チップが設けられたマルチチップパッケージの半導体装置の構成について本発明の要旨に係る部分のみ示している。図１における半導体装置１は、パッケージ内部に２つの半導体チップ２および３（第１および第２の半導体チップに相当）が設けられている。図示しないが、半導体チップ２は、例えば、基本構成としてＣＰＵ、ＲＯＭ、ＲＡＭ等を備えたマイクロコンピュータを備えている。半導体チップ３は、例えばＳＯＩ基板をトレンチ分離して形成するＴＤ（Trench Dielectric isolation）構造のドライバとして構成されている。

半導体装置１は、パッケージの外部に導出される外部端子４〜６、７ａ〜７ｆ、８ａ〜８ｇを備えている。半導体チップ２は、信号端子９〜１４、１５ａ〜１５ｆを備えており、半導体チップ３は、信号端子１６〜２０、２１ａ〜２１ｇを備えている。半導体チップ２の信号端子９〜１２（第１の内部接続用信号端子に相当）と半導体チップ３の信号端子１７〜２０（第２の内部接続用信号端子に相当）とは、チップ間配線２２〜２５によりそれぞれ接続されている。

半導体チップ２は、前述の基本構成に加えて図示のようなＬＥＤの点灯を制御するＬＥＤ制御部２６および通信プロトコルとしてＬＩＮ（Local Interconnect Network）に準拠した車内用通信ネットワークに接続される外部機器との間における通信を制御するＬＩＮ通信制御部２７（いずれも第１のテスト対象回路に相当）を備えている。

信号端子９〜１２は、チップ内部においてそれぞれに対応した出力バッファ２８〜３１の各出力端子および入力バッファ３２〜３５の各入力端子に接続されている。出力バッファ２８、２９の各入力端子および入力バッファ３２、３３の各出力端子はＬＥＤ制御部２６に接続され、出力バッファ３０、３１の各入力端子および入力バッファ３４、３５の各出力端子はＬＩＮ通信制御部２７に接続されている。

信号端子１３、１４は、それぞれ外部端子４、５に接続されており、いずれもモニタ用信号端子として機能する。信号端子１３と信号端子９〜１２との間は、それぞれアナログスイッチ３６〜３９を介して接続されている。信号端子１４と信号端子９〜１２との間は、それぞれアナログスイッチ４０〜４３を介して接続されている。信号端子１５ａ〜１５ｆは、それぞれ外部端子７ａ〜７ｆに接続されるとともに、図示しない他の内部機能回路に接続されている。

アナログスイッチ３６〜４３（スイッチ手段に相当）は、ＣＭＯＳ回路により構成された周知のものである。また、マイクロコンピュータ（半導体チップ２）は、アナログスイッチ３６〜４３のオンオフを制御するための専用レジスタ（図示せず）を備えている。アナログスイッチ３６〜４３の制御端子には、この専用レジスタからの制御信号が与えられるようになっている。

半導体チップ３は、ＬＥＤ制御部２６からの制御信号に基づいて外部に接続されるＬＥＤ（図示せず）を駆動させるＬＥＤドライバ４４およびＬＩＮ通信制御部２７と外部機器（図示せず）との間の通信信号のレベル変換等を行うＬＩＮドライバ４５（いずれも第２のテスト対象回路に相当）を備えている。

信号端子１６は、外部端子６に接続されており、モード切換端子として機能する。信号端子１７、１８は、それぞれに対応する入力バッファ４６、４７を介してＬＥＤドライバ４４に接続されている。信号端子１９、２０は、それぞれに対応する出力バッファ４８、入力バッファ４９を介してＬＩＮドライバ４５に接続されている。出力バッファ４８（出力回路に相当）は、ＣＭＯＳ回路により構成されたインバータ回路である。また、出力バッファ４８は、制御端子に与えられる信号に応じてｐチャネルおよびｎチャネルの両方のトランジスタを一斉に遮断状態（出力カットオフ状態）に制御できるようになっている。

信号端子１７は、スイッチ回路５０および抵抗５１を直列に介してグランド（電源端子に相当）に接続されている。信号端子１８は、スイッチ回路５２および抵抗５３を直列に介して電源（電源端子に相当）に接続され、信号端子２０は、スイッチ回路５４および抵抗５５を直列に介して電源に接続されている。スイッチ回路５０、５２、５４は、図示しない制御端子を有しており、この制御端子に与えられる信号に応じてオンオフされる。つまり、スイッチ回路５０、５２、５４のオンオフに応じて信号端子１７のプルダウン状態および信号端子１８、２０のプルアップ状態が制御されるようになっている。信号端子２１ａ〜２１ｇは、それぞれ外部端子８ａ〜８ｇに接続されるとともに、図示しない他の内部機能回路に接続されている。

本実施形態では、入力バッファ４６、４７、４９、出力バッファ４８および抵抗５１、５３、５５により入出力回路５６が構成されている。また、スイッチ回路５０、５２、５４および出力バッファ４８の各制御端子は信号端子１６に接続されている（図示せず）。従って、スイッチ回路５０、５２、５４のオンオフおよび出力バッファ４８の出力カットオフ状態は、信号端子１６を介して入力されるモード切換信号Ｓａにより一括して制御されるようになっている。

なお、本実施形態においては、モード切換信号Ｓａが例えばＬレベルのとき、スイッチ回路５０、５２、５４がオンするとともに出力バッファ４８のＣＭＯＳ回路が通常の動作状態になるように設定されている。従って、この場合、入出力回路５６は、その入出力動作機能が有効化された状態となる。また、モード切換信号Ｓａが例えばＨレベルのとき、スイッチ回路５０、５２、５４がオフするとともに出力バッファ４８が出力カットオフ状態になるように設定されている。従って、この場合、入出力回路５６は、その入出力動作機能が無効化された状態となる。このように、出力バッファ４８およびスイッチ回路５０、５２、５４は、入出力回路５６の入出力動作機能を無効化する手段として機能する。

次に、上記構成の半導体装置１の電気的特性のテスト方法について図２および図３を参照しながら説明する。
なお、上記テストを行う場合、マイクロコンピュータである半導体チップ２は、外部端子を介してテスト装置（いずれも図示せず）からテスト用のプログラムが与えられ、このプログラムに基づいて動作する、いわゆるテストモードで動作するものとする。また、テスト装置と外部端子４〜６とが接続されているものとする。これにより、使用者は、テスト装置を用いて、外部端子４〜６に対し信号を入力すること、および外部端子４、５における信号をモニタすることが可能となっている。

図２は、半導体チップ３のＬＥＤドライバ４４をテストする場合を示している。なお、図２ではテスト時における信号の伝達経路を太線で示している。この場合、マイクロコンピュータ（半導体チップ２）は、ＬＥＤドライバ４４をテストするモードで以下のように動作する。すなわち、ＬＥＤ制御部２６の動作を停止させるとともに、アナログスイッチ３６および４１をオンし、アナログスイッチ３７〜４０、４２、４３をオフする。これにより、信号端子１３から信号端子９への接続経路および信号端子１４から信号端子１０への接続経路が形成される。

続いて、使用者がテスト装置を操作することにより、外部端子６からＬレベルのモード切換信号Ｓａが入力されると、入出力回路５６の入出力動作機能が有効化される。これにより、外部端子４、５から半導体チップ２の上記接続経路、チップ間配線２２、２３および入力バッファ４６、４７を介してＬＥＤドライバ４４についてテスト可能な状態となる。この状態において、使用者がテスト装置を操作することにより、外部端子４、５からＬＥＤドライバ４４に対し、例えば各ＬＥＤを点灯および消灯させるための信号を入力し、各ＬＥＤが正常に点灯および消灯するか否か等を確認することができる。

図３は、半導体チップ２のＬＥＤ制御部２６をテストする場合を示している。なお、図３ではテスト時における信号の伝達経路を太線で示している。この場合、マイクロコンピュータ（半導体チップ２）は、ＬＥＤ制御部２６をテストするモードで以下のように動作する。すなわち、マイクロコンピュータ（半導体チップ２）は、アナログスイッチ３６および４１をオンし、アナログスイッチ３７〜４０、４２、４３をオフする。これにより、信号端子１３から信号端子９への接続経路および信号端子１４から信号端子１０への接続経路が形成される。なお、この場合、マイクロコンピュータ（半導体チップ２）は、ＬＥＤ制御部２６を所定のテストパターンに基づいて動作させるようになっているが、その動作の開始はテスト装置により制御されるようになっている。

続いて、使用者がテスト装置を操作することにより、外部端子６からＨレベルのモード切換信号Ｓａが入力されると、入出力回路５６の入出力動作機能が無効化される。これにより、半導体チップ３の入出力回路５６は、半導体チップ２のＬＥＤ制御部２６に対し、チップ間配線２２、２３等を介して影響を与えない状態となる。また、外部端子４、５から半導体チップ２の上記接続経路、出力バッファ２８、２９および入力バッファ３２、３３を介してＬＥＤ制御部２６についてテスト可能な状態となる。

この状態において、使用者がテスト装置を操作することにより、ＬＥＤ制御部２６の動作が開始されると、ＬＥＤ制御部２６から例えば各ＬＥＤを点灯および消灯させるための信号が出力される。そして、使用者がテスト装置を操作することにより、外部端子４、５の信号をモニタし、正常な信号が出力されているか否か等について確認することができる。

なお、半導体チップ３におけるＬＩＮドライバ４５のテスト、および半導体チップ２におけるＬＩＮ通信制御部２７のテストについては、上記した半導体チップ３におけるＬＥＤドライバ４４のテストおよび半導体チップ２におけるＬＥＤ制御部２６のテストと同様に行うことが可能である。

一方、半導体装置１を通常の動作モードで動作させる場合、半導体チップ２を、予めＲＯＭに書き込まれた通常動作用のプログラムに基づいて動作させる。これにより、アナログスイッチ３６〜４３がオフされ、半導体チップ２において通常動作用の接続経路が形成される。また、この場合、半導体装置１の外部より外部端子６を介してＬレベルのモード切換信号Ｓａを入力するように構成し、半導体チップ３における入出力回路５６の入出力動作機能を有効化させておく必要がある。また、外部端子４、５は、内部の回路と電気的に切り離された状態になっているが、例えばグランド等の安定電位に固定しておくとよい。

以上説明したように、本実施形態によれば次のような効果を奏する。
半導体チップ３のＬＥＤドライバ４４をテストする場合、アナログスイッチ３６〜４３のオンオフ状態を切り換えるとともに、入出力回路５６の入出力動作機能を有効化し、外部端子４、５からＬＥＤドライバ４４までの接続経路を形成する。このような設定が行われることにより、半導体チップ２に設けられた外部端子４、５を介して半導体チップ３のＬＥＤドライバ４４についてチップ単体の場合と同等のテストを行うことができる。

半導体チップ２のＬＥＤ制御部２６をテストする場合、アナログスイッチ３６〜４３のオンオフ状態を切り換えるとともに、入出力回路５６の入出力動作機能を無効化し、外部端子４、５からＬＥＤ制御部２６までの接続経路を形成する。このような設定が行われることにより、半導体チップ２に設けられた外部端子４、５を介して半導体チップ２のＬＥＤ制御部２６についてチップ単体の場合と同等のテストを行うことができる。

この際、入出力回路５６の入出力動作機能が無効化されているので、たとえＬＥＤドライバ４４が動作していても、ＬＥＤ制御部２６に影響を与えることがない。従って、テスト対象となる回路の切り分けを行い易くした状態、つまり半導体チップ２単体でテストを行う場合と同様の条件でＬＥＤ制御部２６のテストを行うことができる。これにより、例えばＬＥＤ制御部２６をテストした結果を検証する際、半導体チップ３側の回路の影響を考慮する必要がなくなるので、半導体チップ２側の回路のみを対象として容易にテスト結果を検証することができる。

ＬＥＤドライバ４４およびＬＥＤ制御部２６のいずれをテストする場合にも、テストを行う前に、使用者が行う設定は、上記したとおり、アナログスイッチ３７〜４３の切り換えおよび入出力回路５６の入出力動作機能の切り換えの２つとしている。これにより、テスト前の設定を簡単に行えるので、使用者が誤った設定をしてしまうことを防止できる。

半導体装置１を通常に動作させる場合、アナログスイッチ３６〜４３を全てオフさせるとともに、入出力回路５６の入出力動作機能を有効化する。このような設定を行うことにより、半導体装置１において通常動作用の接続経路が形成され、半導体装置１を通常の動作状態にすることができる。

信号端子１３と信号端子９〜１２との間および信号端子１４と信号端子９〜１２との間にアナログスイッチ３６〜４３を設け、それぞれの間の接続状態を切り換え可能とした。従って、上記接続状態を選択的に切り換えることにより、４つの信号端子９〜１２に対応するＬＥＤ制御部２６、ＬＩＮ通信制御部２７、ＬＥＤドライバ４４およびＬＩＮドライバ４５について、２つの信号端子１３、１４を介してテストを行うことができる。これにより、外部端子数の増加を抑制することができる。

ＣＭＯＳ回路により構成されたアナログスイッチ３６〜４３を用いたので、特殊な構成を用いることなく、端子の切り換え制御を行うことができる。また、外部端子４、５を介してアナログ信号を入力または出力するようなテストを行うことができるとともに、半導体チップ２においてアナログスイッチ３６〜４３が占有する回路面積を小さくできる。

スイッチ回路５０、５２、５４のオンオフにより信号端子１７のプルダウン状態および信号端子１８、２０のプルアップ状態を制御可能にするとともに、信号端子１９に接続される出力バッファ４８を出力カットオフ状態に設定可能とした。従って、入出力回路５６の入出力動作機能を無効化する場合、スイッチ回路５０、５２、５４をオフさせるとともに出力バッファ４８を出力カットオフ状態に設定することで、電源またはグランドからの影響および出力バッファ４８からの影響を半導体チップ２に対して与えることを防止できる。

なお、本発明は上記し且つ図面に記載した実施形態に限定されるものではなく、次のような変形または拡張が可能である。
半導体チップ３のＬＥＤドライバ４４をテストする場合、半導体チップ２のＬＥＤ制御部２６が正常に動作することを確認済みであれば、ＬＥＤ制御部２６を動作させた状態でテストを行ってもよい。この場合、ＬＥＤ制御部２６からＬＥＤドライバ４４に対し、テスト用の信号を与え、外部端子４、５を介してその信号をモニタしながら、ＬＥＤの動作状態を確認するとよい。

出力バッファ４８は、ＣＭＯＳ回路でなくともよく、例えばオープンコレクタ形式の回路で構成してもよい。スイッチ回路５０、５２、５４は、信号端子１７、１８、２０と入力バッファ４６、４７、４９および抵抗５１、５３、５５との間を遮断可能にするように設けてもよい。スイッチ手段としては、ＣＭＯＳ回路によるアナログスイッチでなくともよく、その他のスイッチ回路を用いてもよい。
モニタ用信号端子は、チップ間配線がなされた内部接続用信号端子の数やパッケージのサイズ等に応じて設ければよく、１つであってもよいし、３つ以上設けてもよい。また、アナログスイッチについても同様に、その数を適宜変更してもよい。

ＬＥＤ制御部２６およびＬＩＮ通信制御部２７を第１のテスト対象回路とし、ＬＥＤドライバ４４およびＬＩＮドライバ４５を第２のテスト対象回路としたが、これに限らず、例えばＣＡＮ（Controller Area Network）通信制御部を第１のテスト対象回路とし、ＣＡＮドライバを第２のテスト対象回路としてもよい。
半導体チップ２は、例えばＰＬＤ等を基本構成として備えていてもよい。半導体チップ３は、例えばＥＥＰＲＯＭ等のメモリであってもよい。また、これら半導体チップ２および半導体チップ３をパッケージ内部で接続するチップ間配線は、５本以上であってもよいし、３本以下であってもよい。半導体装置１は、パッケージ内部に半導体チップが３つ以上搭載されていてもよい。

本発明の一実施形態を示すもので、半導体装置の一部構成を示す図 ＬＥＤドライバのテストを行う場合を示す図１相当図 ＬＥＤ制御部のテストを行う場合を示す図１相当図

符号の説明

図面中、１は半導体装置、２、３は半導体チップ（第１および第２の半導体チップ）、９〜１２は信号端子（第１の内部接続用信号端子）、１３、１４は信号端子（モニタ用信号端子）、１７〜２０は信号端子（第２の内部接続用信号端子）、２２〜２５はチップ間配線、２６はＬＥＤ制御部（第１のテスト対象回路）、２７はＬＩＮ通信制御部（第１のテスト対象回路）、３６〜４３はアナログスイッチ（スイッチ手段）、４４はＬＥＤドライバ（第２のテスト対象回路）、４５はＬＩＮドライバ（第２のテスト対象回路）、４８は出力バッファ（出力回路、入出力動作機能を無効化する手段）、５０、５２、５４はスイッチ回路（入出力動作機能を無効化する手段）、５１、５３、５５は抵抗、５６は入出力回路を示す。

Claims (6)

1. パッケージ内部に少なくとも第１および第２の半導体チップを備えこれらの間がチップ間配線を介して接続された構成の半導体装置において、
   前記第１の半導体チップは、
   第１のテスト対象回路と、
   前記パッケージの外部に導出されるモニタ用信号端子と、
   前記第１のテスト対象回路に接続されるとともに前記第２の半導体チップに前記チップ間配線を介して接続される第１の内部接続用信号端子と、
   前記モニタ用信号端子を前記内部接続用信号端子に接続する第１の状態と同モニタ用信号端子を前記内部接続用信号端子から遮断する第２の状態とを切り換え設定可能なスイッチ手段とを備え、
   前記第２の半導体チップは、
   第２のテスト対象回路と、
   前記第１の半導体チップと前記チップ間配線を介して接続される第２の内部接続用信号端子と、
   前記第２のテスト対象回路と前記第２の内部接続用信号端子との間に介在され、入出力動作機能を有するとともに入出力動作機能を無効化する手段を有する入出力回路とを備えたことを特徴とする半導体装置。
2. 請求項１記載の半導体装置において、
   前記第１の半導体チップは、前記第１の内部接続用信号端子を複数備え、
   前記スイッチ手段は、前記モニタ用信号端子を前記複数の第１の内部接続用信号端子に選択的に接続可能に構成されていることを特徴とする半導体装置。
3. 請求項１または２記載の半導体装置において、
   前記スイッチ手段は、アナログスイッチを有していることを特徴とする半導体装置。
4. 請求項１ないし３のいずれかに記載の半導体装置において、
   前記入出力回路は、前記第２の内部接続用信号端子と電源端子との間に接続される抵抗を備えており、
   前記入出力動作機能を無効化する手段は、前記抵抗の接続経路を遮断状態にする手段であることを特徴とする半導体装置。
5. 請求項１ないし４のいずれかに記載の半導体装置において、
   前記入出力回路は、ＣＭＯＳ回路で構成された出力回路を備えており、
   前記入出力動作機能を無効化する手段は、前記ＣＭＯＳ回路のｐチャネルおよびｎチャネルの両方のトランジスタを遮断状態にする手段であることを特徴とする半導体装置。
6. 請求項１ないし５のいずれかに記載の半導体装置のテスト方法であって、
   前記第１のテスト対象回路のテストを行う場合、
   前記スイッチ手段により前記第１の状態に設定する工程と、前記入出力動作機能を無効化する手段により前記入出力回路の入出力動作機能を無効化する工程とを行った後、前記第１のテスト対象回路のテストを実行し、
   前記第２のテスト対象回路のテストを行う場合、
   前記スイッチ手段により前記第１の状態に設定する工程と、前記入出力回路の入出力動作機能を有効化する工程とを行った後、前記第２のテスト対象回路のテストを実行することを特徴とする半導体装置のテスト方法。

Images