JP5029073B2 - 半導体装置および半導体装置のテスト方法 - Google Patents

半導体装置および半導体装置のテスト方法 Download PDF

Info

Publication number
JP5029073B2
JP5029073B2 JP2007057167A JP2007057167A JP5029073B2 JP 5029073 B2 JP5029073 B2 JP 5029073B2 JP 2007057167 A JP2007057167 A JP 2007057167A JP 2007057167 A JP2007057167 A JP 2007057167A JP 5029073 B2 JP5029073 B2 JP 5029073B2
Authority
JP
Japan
Prior art keywords
input
circuit
test
semiconductor device
signal terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007057167A
Other languages
English (en)
Other versions
JP2008218887A (ja
Inventor
忠司 那須
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2007057167A priority Critical patent/JP5029073B2/ja
Publication of JP2008218887A publication Critical patent/JP2008218887A/ja
Application granted granted Critical
Publication of JP5029073B2 publication Critical patent/JP5029073B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

本発明は、パッケージ内部に少なくとも第1および第2の半導体チップを備え、これらの間がチップ間配線を介して接続された構成の半導体装置およびそのテスト方法に関する。
パッケージ内部に複数の半導体チップを備えた半導体装置においては、各半導体チップの信号端子の一部をチップ間配線により互いに接続することで外部端子数の増加を抑制している。ところが、チップ間配線がなされた信号端子にのみ接続される内部回路についてはパッケージ状態での電気的特性のテストが行い難くなることから、それらのテストを行うには特殊な構成を設けて対応する必要がある。
上記内部回路のテストを行うための技術として、例えば特許文献1には、パッケージ内部の全ての半導体チップに、外部に導出されたモニタ用端子を設けるとともに、このモニタ用端子、内部回路およびチップ間配線がなされた各信号端子のそれぞれの間をスイッチ回路を介して接続する構成が開示されている。
上記技術によれば、例えばパッケージ内部に2つの半導体チップが内蔵されている構成において、一方の半導体チップのチップ間配線がなされた信号端子に対応する内部回路をテスト対象回路とする場合、他方の半導体チップにおける全ての信号端子と内部回路との間を電気的に切り離し、テスト対象回路と各半導体チップのモニタ用端子とを電気的に接続させるようにそれぞれのスイッチ回路を制御する。これにより、それぞれの半導体チップに設けられたモニタ用端子を介してテスト対象回路のテストを行うことができる。つまり、各半導体チップについて、単体と同じようなテストを行うことが可能となる。
特開2003−004808号公報
しかしながら、上記従来技術の半導体装置は、一方の半導体チップの内部回路をテスト対象とする場合、それぞれの半導体チップのスイッチ回路をいずれも制御する必要があるため、テストを行うための構成が複雑化してしまう。また、テスト結果を検証する際、テスト対象の回路が設けられた半導体チップだけでなく、それ以外の半導体チップにおけるスイッチ回路の動作状態もテスト結果に関与するため、各半導体チップ単体の場合と同等のテストを行い難いという問題があった。
本発明は上記事情に鑑みてなされたもので、その目的は、チップ間配線がなされた信号端子に対応するテスト対象回路について、テストを行うための構成が複雑化することを抑制しつつ、半導体チップ単体の場合と同等のテストを行うことができる半導体装置およびそのテスト方法を提供することにある。
請求項1記載の手段によれば、第1のテスト対象回路のテストを行う場合、スイッチ手段により外部に導出されたモニタ用信号端子を第1の内部接続用信号端子に接続(第1の状態に設定)し、入出力動作機能を無効化する手段により入出力回路の入出力動作機能を無効化させる。上記設定を行うことにより、チップ間配線がなされた第1の内部接続用信号端子に接続された第1のテスト対象回路について、第1の半導体チップに設けられたモニタ用信号端子を介してチップ単体の場合と同等のテストを行うことができる。この際、第2のテスト対象回路と第2の内部接続用信号端子との間に介在された入出力回路の入出力動作機能が無効化されているので、たとえ第2のテスト対象回路が動作していても、第1のテスト対象回路に影響を与えることはない。
一方、第2のテスト対象回路のテストを行う場合、スイッチ手段により第1の状態に設定し、入出力回路の入出力動作機能を有効化させる。上記設定を行うことにより、チップ間配線がなされた第2の内部接続用信号端子に対応する第2のテスト対象回路についても、第1のテスト対象回路と同様に、第1の半導体チップに設けられたモニタ用信号端子を介してチップ単体の場合と同等のテストを行うことができる。また、スイッチ手段によりモニタ用信号端子を第1の内部接続用信号端子から遮断(第2の状態に設定)し、入出力回路の入出力動作機能を有効化させることで、半導体装置を通常の動作状態に切り換えることができる。
請求項2記載の手段によれば、スイッチ手段によりモニタ用信号端子を複数の第1の内部接続用信号端子に選択的に接続させることができる。従って、チップ間配線がなされた第1の内部接続用信号端子が複数ある場合でも、1つのモニタ用信号端子を介して、複数の第1の内部接続用信号端子のそれぞれに接続された第1のテスト対象回路について、選択的にテストすることができる。また、複数の第1の内部接続用信号端子とチップ間配線を介して接続される第2の内部接続用信号端子が複数存在する場合であっても、これらに対応する第2のテスト対象回路について、1つのモニタ用信号端子を介して選択的にテストすることができる。
請求項3記載の手段によれば、アナログスイッチによりスイッチ手段を構成するので、モニタ用信号端子を介してアナログ信号を入出力するようなテストを行うことができるとともに、第1の半導体チップにおいてスイッチ手段が占有する回路面積を小さくできる。
請求項4記載の手段によれば、入出力回路が第2の内部接続用信号端子と電源端子との間に接続される抵抗、例えばプルアップ抵抗またはプルダウン抵抗を備えている場合において、入出力動作機能を無効化する手段は上記抵抗の接続経路を遮断状態にすることができる。従って、第1のテスト対象回路をテストする場合、上記抵抗の接続経路を遮断状態にしておくことで、電源端子から上記抵抗を介して第1のテスト対象回路に対して影響を与えることを防止できる。
請求項5記載の手段によれば、入出力回路がCMOS回路により構成される出力回路を備えている場合において、入出力動作機能を無効化する手段は、CMOS回路のpチャネルおよびnチャネルの両方のトランジスタを遮断状態にすることができる。従って、第1のテスト対象回路をテストする場合、上記両方のトランジスタを遮断状態にしておくことで、出力回路が第1のテスト対象回路に対して影響を与えることを防止できる。
請求項6記載の手段によれば、第1の状態に設定する工程と、入出力回路の入出力動作機能を無効化する工程を行った後、第1のテスト対象回路のテストを実行する。また、第1の状態に設定する工程と、入出力回路の入出力動作機能を有効化する工程を行った後、第2のテスト対象回路のテストを実行する。このように、第1および第2のテスト対象回路のテストを行う前には、いずれの場合も2つの工程を行うだけであるので、テストのための設定が複雑化することがない。
以下、本発明の一実施形態について図面を参照して説明する。
図1は、パッケージ内部に複数の半導体チップが設けられたマルチチップパッケージの半導体装置の構成について本発明の要旨に係る部分のみ示している。図1における半導体装置1は、パッケージ内部に2つの半導体チップ2および3(第1および第2の半導体チップに相当)が設けられている。図示しないが、半導体チップ2は、例えば、基本構成としてCPU、ROM、RAM等を備えたマイクロコンピュータを備えている。半導体チップ3は、例えばSOI基板をトレンチ分離して形成するTD(Trench Dielectric isolation)構造のドライバとして構成されている。
半導体装置1は、パッケージの外部に導出される外部端子4〜6、7a〜7f、8a〜8gを備えている。半導体チップ2は、信号端子9〜14、15a〜15fを備えており、半導体チップ3は、信号端子16〜20、21a〜21gを備えている。半導体チップ2の信号端子9〜12(第1の内部接続用信号端子に相当)と半導体チップ3の信号端子17〜20(第2の内部接続用信号端子に相当)とは、チップ間配線22〜25によりそれぞれ接続されている。
半導体チップ2は、前述の基本構成に加えて図示のようなLEDの点灯を制御するLED制御部26および通信プロトコルとしてLIN(Local Interconnect Network)に準拠した車内用通信ネットワークに接続される外部機器との間における通信を制御するLIN通信制御部27(いずれも第1のテスト対象回路に相当)を備えている。
信号端子9〜12は、チップ内部においてそれぞれに対応した出力バッファ28〜31の各出力端子および入力バッファ32〜35の各入力端子に接続されている。出力バッファ28、29の各入力端子および入力バッファ32、33の各出力端子はLED制御部26に接続され、出力バッファ30、31の各入力端子および入力バッファ34、35の各出力端子はLIN通信制御部27に接続されている。
信号端子13、14は、それぞれ外部端子4、5に接続されており、いずれもモニタ用信号端子として機能する。信号端子13と信号端子9〜12との間は、それぞれアナログスイッチ36〜39を介して接続されている。信号端子14と信号端子9〜12との間は、それぞれアナログスイッチ40〜43を介して接続されている。信号端子15a〜15fは、それぞれ外部端子7a〜7fに接続されるとともに、図示しない他の内部機能回路に接続されている。
アナログスイッチ36〜43(スイッチ手段に相当)は、CMOS回路により構成された周知のものである。また、マイクロコンピュータ(半導体チップ2)は、アナログスイッチ36〜43のオンオフを制御するための専用レジスタ(図示せず)を備えている。アナログスイッチ36〜43の制御端子には、この専用レジスタからの制御信号が与えられるようになっている。
半導体チップ3は、LED制御部26からの制御信号に基づいて外部に接続されるLED(図示せず)を駆動させるLEDドライバ44およびLIN通信制御部27と外部機器(図示せず)との間の通信信号のレベル変換等を行うLINドライバ45(いずれも第2のテスト対象回路に相当)を備えている。
信号端子16は、外部端子6に接続されており、モード切換端子として機能する。信号端子17、18は、それぞれに対応する入力バッファ46、47を介してLEDドライバ44に接続されている。信号端子19、20は、それぞれに対応する出力バッファ48、入力バッファ49を介してLINドライバ45に接続されている。出力バッファ48(出力回路に相当)は、CMOS回路により構成されたインバータ回路である。また、出力バッファ48は、制御端子に与えられる信号に応じてpチャネルおよびnチャネルの両方のトランジスタを一斉に遮断状態(出力カットオフ状態)に制御できるようになっている。
信号端子17は、スイッチ回路50および抵抗51を直列に介してグランド(電源端子に相当)に接続されている。信号端子18は、スイッチ回路52および抵抗53を直列に介して電源(電源端子に相当)に接続され、信号端子20は、スイッチ回路54および抵抗55を直列に介して電源に接続されている。スイッチ回路50、52、54は、図示しない制御端子を有しており、この制御端子に与えられる信号に応じてオンオフされる。つまり、スイッチ回路50、52、54のオンオフに応じて信号端子17のプルダウン状態および信号端子18、20のプルアップ状態が制御されるようになっている。信号端子21a〜21gは、それぞれ外部端子8a〜8gに接続されるとともに、図示しない他の内部機能回路に接続されている。
本実施形態では、入力バッファ46、47、49、出力バッファ48および抵抗51、53、55により入出力回路56が構成されている。また、スイッチ回路50、52、54および出力バッファ48の各制御端子は信号端子16に接続されている(図示せず)。従って、スイッチ回路50、52、54のオンオフおよび出力バッファ48の出力カットオフ状態は、信号端子16を介して入力されるモード切換信号Saにより一括して制御されるようになっている。
なお、本実施形態においては、モード切換信号Saが例えばLレベルのとき、スイッチ回路50、52、54がオンするとともに出力バッファ48のCMOS回路が通常の動作状態になるように設定されている。従って、この場合、入出力回路56は、その入出力動作機能が有効化された状態となる。また、モード切換信号Saが例えばHレベルのとき、スイッチ回路50、52、54がオフするとともに出力バッファ48が出力カットオフ状態になるように設定されている。従って、この場合、入出力回路56は、その入出力動作機能が無効化された状態となる。このように、出力バッファ48およびスイッチ回路50、52、54は、入出力回路56の入出力動作機能を無効化する手段として機能する。
次に、上記構成の半導体装置1の電気的特性のテスト方法について図2および図3を参照しながら説明する。
なお、上記テストを行う場合、マイクロコンピュータである半導体チップ2は、外部端子を介してテスト装置(いずれも図示せず)からテスト用のプログラムが与えられ、このプログラムに基づいて動作する、いわゆるテストモードで動作するものとする。また、テスト装置と外部端子4〜6とが接続されているものとする。これにより、使用者は、テスト装置を用いて、外部端子4〜6に対し信号を入力すること、および外部端子4、5における信号をモニタすることが可能となっている。
図2は、半導体チップ3のLEDドライバ44をテストする場合を示している。なお、図2ではテスト時における信号の伝達経路を太線で示している。この場合、マイクロコンピュータ(半導体チップ2)は、LEDドライバ44をテストするモードで以下のように動作する。すなわち、LED制御部26の動作を停止させるとともに、アナログスイッチ36および41をオンし、アナログスイッチ37〜40、42、43をオフする。これにより、信号端子13から信号端子9への接続経路および信号端子14から信号端子10への接続経路が形成される。
続いて、使用者がテスト装置を操作することにより、外部端子6からLレベルのモード切換信号Saが入力されると、入出力回路56の入出力動作機能が有効化される。これにより、外部端子4、5から半導体チップ2の上記接続経路、チップ間配線22、23および入力バッファ46、47を介してLEDドライバ44についてテスト可能な状態となる。この状態において、使用者がテスト装置を操作することにより、外部端子4、5からLEDドライバ44に対し、例えば各LEDを点灯および消灯させるための信号を入力し、各LEDが正常に点灯および消灯するか否か等を確認することができる。
図3は、半導体チップ2のLED制御部26をテストする場合を示している。なお、図3ではテスト時における信号の伝達経路を太線で示している。この場合、マイクロコンピュータ(半導体チップ2)は、LED制御部26をテストするモードで以下のように動作する。すなわち、マイクロコンピュータ(半導体チップ2)は、アナログスイッチ36および41をオンし、アナログスイッチ37〜40、42、43をオフする。これにより、信号端子13から信号端子9への接続経路および信号端子14から信号端子10への接続経路が形成される。なお、この場合、マイクロコンピュータ(半導体チップ2)は、LED制御部26を所定のテストパターンに基づいて動作させるようになっているが、その動作の開始はテスト装置により制御されるようになっている。
続いて、使用者がテスト装置を操作することにより、外部端子6からHレベルのモード切換信号Saが入力されると、入出力回路56の入出力動作機能が無効化される。これにより、半導体チップ3の入出力回路56は、半導体チップ2のLED制御部26に対し、チップ間配線22、23等を介して影響を与えない状態となる。また、外部端子4、5から半導体チップ2の上記接続経路、出力バッファ28、29および入力バッファ32、33を介してLED制御部26についてテスト可能な状態となる。
この状態において、使用者がテスト装置を操作することにより、LED制御部26の動作が開始されると、LED制御部26から例えば各LEDを点灯および消灯させるための信号が出力される。そして、使用者がテスト装置を操作することにより、外部端子4、5の信号をモニタし、正常な信号が出力されているか否か等について確認することができる。
なお、半導体チップ3におけるLINドライバ45のテスト、および半導体チップ2におけるLIN通信制御部27のテストについては、上記した半導体チップ3におけるLEDドライバ44のテストおよび半導体チップ2におけるLED制御部26のテストと同様に行うことが可能である。
一方、半導体装置1を通常の動作モードで動作させる場合、半導体チップ2を、予めROMに書き込まれた通常動作用のプログラムに基づいて動作させる。これにより、アナログスイッチ36〜43がオフされ、半導体チップ2において通常動作用の接続経路が形成される。また、この場合、半導体装置1の外部より外部端子6を介してLレベルのモード切換信号Saを入力するように構成し、半導体チップ3における入出力回路56の入出力動作機能を有効化させておく必要がある。また、外部端子4、5は、内部の回路と電気的に切り離された状態になっているが、例えばグランド等の安定電位に固定しておくとよい。
以上説明したように、本実施形態によれば次のような効果を奏する。
半導体チップ3のLEDドライバ44をテストする場合、アナログスイッチ36〜43のオンオフ状態を切り換えるとともに、入出力回路56の入出力動作機能を有効化し、外部端子4、5からLEDドライバ44までの接続経路を形成する。このような設定が行われることにより、半導体チップ2に設けられた外部端子4、5を介して半導体チップ3のLEDドライバ44についてチップ単体の場合と同等のテストを行うことができる。
半導体チップ2のLED制御部26をテストする場合、アナログスイッチ36〜43のオンオフ状態を切り換えるとともに、入出力回路56の入出力動作機能を無効化し、外部端子4、5からLED制御部26までの接続経路を形成する。このような設定が行われることにより、半導体チップ2に設けられた外部端子4、5を介して半導体チップ2のLED制御部26についてチップ単体の場合と同等のテストを行うことができる。
この際、入出力回路56の入出力動作機能が無効化されているので、たとえLEDドライバ44が動作していても、LED制御部26に影響を与えることがない。従って、テスト対象となる回路の切り分けを行い易くした状態、つまり半導体チップ2単体でテストを行う場合と同様の条件でLED制御部26のテストを行うことができる。これにより、例えばLED制御部26をテストした結果を検証する際、半導体チップ3側の回路の影響を考慮する必要がなくなるので、半導体チップ2側の回路のみを対象として容易にテスト結果を検証することができる。
LEDドライバ44およびLED制御部26のいずれをテストする場合にも、テストを行う前に、使用者が行う設定は、上記したとおり、アナログスイッチ37〜43の切り換えおよび入出力回路56の入出力動作機能の切り換えの2つとしている。これにより、テスト前の設定を簡単に行えるので、使用者が誤った設定をしてしまうことを防止できる。
半導体装置1を通常に動作させる場合、アナログスイッチ36〜43を全てオフさせるとともに、入出力回路56の入出力動作機能を有効化する。このような設定を行うことにより、半導体装置1において通常動作用の接続経路が形成され、半導体装置1を通常の動作状態にすることができる。
信号端子13と信号端子9〜12との間および信号端子14と信号端子9〜12との間にアナログスイッチ36〜43を設け、それぞれの間の接続状態を切り換え可能とした。従って、上記接続状態を選択的に切り換えることにより、4つの信号端子9〜12に対応するLED制御部26、LIN通信制御部27、LEDドライバ44およびLINドライバ45について、2つの信号端子13、14を介してテストを行うことができる。これにより、外部端子数の増加を抑制することができる。
CMOS回路により構成されたアナログスイッチ36〜43を用いたので、特殊な構成を用いることなく、端子の切り換え制御を行うことができる。また、外部端子4、5を介してアナログ信号を入力または出力するようなテストを行うことができるとともに、半導体チップ2においてアナログスイッチ36〜43が占有する回路面積を小さくできる。
スイッチ回路50、52、54のオンオフにより信号端子17のプルダウン状態および信号端子18、20のプルアップ状態を制御可能にするとともに、信号端子19に接続される出力バッファ48を出力カットオフ状態に設定可能とした。従って、入出力回路56の入出力動作機能を無効化する場合、スイッチ回路50、52、54をオフさせるとともに出力バッファ48を出力カットオフ状態に設定することで、電源またはグランドからの影響および出力バッファ48からの影響を半導体チップ2に対して与えることを防止できる。
なお、本発明は上記し且つ図面に記載した実施形態に限定されるものではなく、次のような変形または拡張が可能である。
半導体チップ3のLEDドライバ44をテストする場合、半導体チップ2のLED制御部26が正常に動作することを確認済みであれば、LED制御部26を動作させた状態でテストを行ってもよい。この場合、LED制御部26からLEDドライバ44に対し、テスト用の信号を与え、外部端子4、5を介してその信号をモニタしながら、LEDの動作状態を確認するとよい。
出力バッファ48は、CMOS回路でなくともよく、例えばオープンコレクタ形式の回路で構成してもよい。スイッチ回路50、52、54は、信号端子17、18、20と入力バッファ46、47、49および抵抗51、53、55との間を遮断可能にするように設けてもよい。スイッチ手段としては、CMOS回路によるアナログスイッチでなくともよく、その他のスイッチ回路を用いてもよい。
モニタ用信号端子は、チップ間配線がなされた内部接続用信号端子の数やパッケージのサイズ等に応じて設ければよく、1つであってもよいし、3つ以上設けてもよい。また、アナログスイッチについても同様に、その数を適宜変更してもよい。
LED制御部26およびLIN通信制御部27を第1のテスト対象回路とし、LEDドライバ44およびLINドライバ45を第2のテスト対象回路としたが、これに限らず、例えばCAN(Controller Area Network)通信制御部を第1のテスト対象回路とし、CANドライバを第2のテスト対象回路としてもよい。
半導体チップ2は、例えばPLD等を基本構成として備えていてもよい。半導体チップ3は、例えばEEPROM等のメモリであってもよい。また、これら半導体チップ2および半導体チップ3をパッケージ内部で接続するチップ間配線は、5本以上であってもよいし、3本以下であってもよい。半導体装置1は、パッケージ内部に半導体チップが3つ以上搭載されていてもよい。
本発明の一実施形態を示すもので、半導体装置の一部構成を示す図 LEDドライバのテストを行う場合を示す図1相当図 LED制御部のテストを行う場合を示す図1相当図
符号の説明
図面中、1は半導体装置、2、3は半導体チップ(第1および第2の半導体チップ)、9〜12は信号端子(第1の内部接続用信号端子)、13、14は信号端子(モニタ用信号端子)、17〜20は信号端子(第2の内部接続用信号端子)、22〜25はチップ間配線、26はLED制御部(第1のテスト対象回路)、27はLIN通信制御部(第1のテスト対象回路)、36〜43はアナログスイッチ(スイッチ手段)、44はLEDドライバ(第2のテスト対象回路)、45はLINドライバ(第2のテスト対象回路)、48は出力バッファ(出力回路、入出力動作機能を無効化する手段)、50、52、54はスイッチ回路(入出力動作機能を無効化する手段)、51、53、55は抵抗、56は入出力回路を示す。

Claims (6)

  1. パッケージ内部に少なくとも第1および第2の半導体チップを備えこれらの間がチップ間配線を介して接続された構成の半導体装置において、
    前記第1の半導体チップは、
    第1のテスト対象回路と、
    前記パッケージの外部に導出されるモニタ用信号端子と、
    前記第1のテスト対象回路に接続されるとともに前記第2の半導体チップに前記チップ間配線を介して接続される第1の内部接続用信号端子と、
    前記モニタ用信号端子を前記内部接続用信号端子に接続する第1の状態と同モニタ用信号端子を前記内部接続用信号端子から遮断する第2の状態とを切り換え設定可能なスイッチ手段とを備え、
    前記第2の半導体チップは、
    第2のテスト対象回路と、
    前記第1の半導体チップと前記チップ間配線を介して接続される第2の内部接続用信号端子と、
    前記第2のテスト対象回路と前記第2の内部接続用信号端子との間に介在され、入出力動作機能を有するとともに入出力動作機能を無効化する手段を有する入出力回路とを備えたことを特徴とする半導体装置。
  2. 請求項1記載の半導体装置において、
    前記第1の半導体チップは、前記第1の内部接続用信号端子を複数備え、
    前記スイッチ手段は、前記モニタ用信号端子を前記複数の第1の内部接続用信号端子に選択的に接続可能に構成されていることを特徴とする半導体装置。
  3. 請求項1または2記載の半導体装置において、
    前記スイッチ手段は、アナログスイッチを有していることを特徴とする半導体装置。
  4. 請求項1ないし3のいずれかに記載の半導体装置において、
    前記入出力回路は、前記第2の内部接続用信号端子と電源端子との間に接続される抵抗を備えており、
    前記入出力動作機能を無効化する手段は、前記抵抗の接続経路を遮断状態にする手段であることを特徴とする半導体装置。
  5. 請求項1ないし4のいずれかに記載の半導体装置において、
    前記入出力回路は、CMOS回路で構成された出力回路を備えており、
    前記入出力動作機能を無効化する手段は、前記CMOS回路のpチャネルおよびnチャネルの両方のトランジスタを遮断状態にする手段であることを特徴とする半導体装置。
  6. 請求項1ないし5のいずれかに記載の半導体装置のテスト方法であって、
    前記第1のテスト対象回路のテストを行う場合、
    前記スイッチ手段により前記第1の状態に設定する工程と、前記入出力動作機能を無効化する手段により前記入出力回路の入出力動作機能を無効化する工程とを行った後、前記第1のテスト対象回路のテストを実行し、
    前記第2のテスト対象回路のテストを行う場合、
    前記スイッチ手段により前記第1の状態に設定する工程と、前記入出力回路の入出力動作機能を有効化する工程とを行った後、前記第2のテスト対象回路のテストを実行することを特徴とする半導体装置のテスト方法。
JP2007057167A 2007-03-07 2007-03-07 半導体装置および半導体装置のテスト方法 Expired - Fee Related JP5029073B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007057167A JP5029073B2 (ja) 2007-03-07 2007-03-07 半導体装置および半導体装置のテスト方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007057167A JP5029073B2 (ja) 2007-03-07 2007-03-07 半導体装置および半導体装置のテスト方法

Publications (2)

Publication Number Publication Date
JP2008218887A JP2008218887A (ja) 2008-09-18
JP5029073B2 true JP5029073B2 (ja) 2012-09-19

Family

ID=39838534

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007057167A Expired - Fee Related JP5029073B2 (ja) 2007-03-07 2007-03-07 半導体装置および半導体装置のテスト方法

Country Status (1)

Country Link
JP (1) JP5029073B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116027179B (zh) * 2023-02-22 2023-06-27 上海安其威微电子科技有限公司 一种开关芯片的测试器件、方法、电子设备及存储介质

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3180421B2 (ja) * 1992-03-30 2001-06-25 日本電気株式会社 テスト回路を内蔵したアナログ・ディジタル混在マスタ
JP2003004808A (ja) * 2001-06-19 2003-01-08 Nec Corp 半導体装置および半導体装置のテスト方法
JP2004085366A (ja) * 2002-08-27 2004-03-18 Matsushita Electric Ind Co Ltd マルチチップモジュールおよびそのテスト方法
JP4457648B2 (ja) * 2003-11-20 2010-04-28 日本電気株式会社 半導体装置

Also Published As

Publication number Publication date
JP2008218887A (ja) 2008-09-18

Similar Documents

Publication Publication Date Title
EP0364925B1 (en) Semiconductor integrated circuit having i/o terminals allowing independent connection test
US6838891B2 (en) Semiconductor device
KR101019991B1 (ko) 반도체 장치 및 그 제어 방법
JP2008145266A (ja) デバイステスタ
JP2004028885A (ja) 半導体装置、半導体パッケージ及び半導体装置の試験方法
JP5029073B2 (ja) 半導体装置および半導体装置のテスト方法
US7650545B1 (en) Programmable interconnect for reconfigurable system-on-chip
KR102021681B1 (ko) 데이터 버스에서 버스의 보호
US20080150613A1 (en) Electrical fuse circuit
JPH10115662A (ja) 半導体集積論理回路のテスト回路
US20090152591A1 (en) Design Structure for an On-Demand Power Supply Current Modification System for an Integrated Circuit
JP2007232644A (ja) マルチチップ装置
US7046570B1 (en) Programmable logic devices optionally convertible to one time programmable devices
US20060284293A1 (en) Semiconductor integrated circuit and device and method for testing the circuit
KR20120137855A (ko) 멀티 드롭 통신 회로의 데이터 라인 이상 감지회로
JP5290054B2 (ja) 半導体集積回路の試験システム
JPH10332786A (ja) 半導体装置
JP4882937B2 (ja) 半導体装置および半導体装置の検査方法
JP4304964B2 (ja) 半導体回路装置及び半導体回路装置の検査装置
JP2006303300A (ja) 半導体装置及びその製造方法
US6960915B2 (en) Electric circuit system
KR20080038985A (ko) 메모리 소자의 테스트 패드 전환 회로
JP4665740B2 (ja) リセット検出装置
JP2007019735A (ja) 電子制御装置及び通信システム並びにサージ吸収素子の検査方法
US8122165B2 (en) On-demand power supply current modification system and method for an integrated circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090626

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120525

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120529

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120611

R151 Written notification of patent or utility model registration

Ref document number: 5029073

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150706

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees