KR100452326B1 - 반도체 메모리장치의 동작전압 모드 선택 방법 - Google Patents

반도체 메모리장치의 동작전압 모드 선택 방법 Download PDF

Info

Publication number
KR100452326B1
KR100452326B1 KR10-2002-0038574A KR20020038574A KR100452326B1 KR 100452326 B1 KR100452326 B1 KR 100452326B1 KR 20020038574 A KR20020038574 A KR 20020038574A KR 100452326 B1 KR100452326 B1 KR 100452326B1
Authority
KR
South Korea
Prior art keywords
mode
input
voltage mode
signal
mode selection
Prior art date
Application number
KR10-2002-0038574A
Other languages
English (en)
Other versions
KR20040003773A (ko
Inventor
김재훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0038574A priority Critical patent/KR100452326B1/ko
Priority to US10/456,169 priority patent/US6891771B2/en
Publication of KR20040003773A publication Critical patent/KR20040003773A/ko
Application granted granted Critical
Publication of KR100452326B1 publication Critical patent/KR100452326B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 메모리장치에서 외부로부터 임의의 입력신호로 원하는 동작전압을 선택하는 기술이다.
본 발명에서는 반도체 메모리 장치에서 패키지 제작이 완료된 후에도 프로그램 가능한 내부 전압 모드 선택에 따라 내부 전압모드를 선택할 수 있도록 하기 위해, 외부로부터 입력되는 제1 동작 전압 모드 선택신호를 받아 동작모드를 결정하기 위한 제1 선택신호를 생성하여 출력하고, 외부로부터 제2 동작 전압모드 선택신호를 받아 동작모드를 결정하기 위한 제2 선택신호를 생성하여 출력하며, 상기 출력된 제1 및 제2 선택신호와 상기 외부로부터 입력되는 동작 모드 선택신호를 입력받아 디코딩하여 동작 전압모드 결정신호를 출력하는 동작전압 모드 결정부를 포함한다.

Description

반도체 메모리장치의 동작전압 모드 선택 방법{METHOD AND CIRCUIT FOR SELECTING MODE OF OPERATION VOLTAGE IN SEMICONDUCTOR MEMORY DEVICE THEREOF}
본 발명은 반도체 메모리장치의 동작전압 모드 선택 방법에 관한 것으로, 특히 반도체 메모리장치에서 외부로부터 임의의 입력신호로 원하는 동작전압을 선택하는 동작전압 모드 선택 방법에 관한 것이다.
일반적으로 반도체패키지라 함은 각종 전자회로 및 배선이 적층되어 형성된 단일소자 및 집적회로 등의 반도체 칩을 먼지, 습기, 전기적, 기계적 부하 등의 각종 외부환경으로부터 보호하고 상기 반도체 칩의 전기적 성능을 최적화, 극대화시키기 위해 리드프레임이나 인쇄회로기판 등을 이용해 메인보드로의 신호 입/출력 단자를 형성하고 봉지수단을 이용하여 몰딩(molding)한 것을 말한다.
이렇게 반도체 소자를 패키지할 때 입력패드를 선택적으로 접지전위에 본딩(접속)하거나 또는 본딩(접속)하지 않도록 하여 외부로부터 선택조건을 칩 외부에서 선택할 수 있는 패드를 형성한다. 패드는 리드 프레임과 칩에 형성된 집적회로와의 배선을 위한 것으로, 칩 위에 형성된다. 패드에는 외부 전원 전압 레벨의 신호가 가해진다. 따라서 패드에 가해지는 신호를 칩 내부 전압 레벨의 논리신호로 변환하기 위한 버퍼가 필요하다. 선택 가능한 구조가 다수개인 경우에는 두 개 이상의 패드를 통해 선택조건을 입력하고, 이 조건을 디코딩하여 다수 개의 선택 구조 가운데 하나를 선택할 수 있도록 하는 회로가 본딩옵션회로이다.
도 1은 종래의 패드와 본딩옵션회로 간에 연결관계를 나타낸 블록구성도이다.
3.3V 모드 선택패드(10)와, 2.5V 모드 선택패드(12)와, 1.8V 모드 선택패드(14) 중에 하나의 패드를 리드프레임에 접속(본딩)하고 나머지 2개의 패드는 접속(본딩)하지 않는다.
이때 본딩옵션회로(16)는 3.3V 모드 선택패드(10)와, 1.8V 모드 선택패드(14)에 연결되며, 이때 3.3V 모드 선택패드(10)에 리드프레임이 연결(본딩)될 경우 3.3V 모드 선택패드(10)에는 하이신호가 인가되고, 1.8V 모드 선택패드(14)에는 로우신호가 인가된다. 그리고 1.8V 모드 선택패드(14)에 리드프레임이 연결(본딩)될 경우 1.8V 모드 선택패드(14)에는 하이신호가 인가되고, 3.3V 모드 선택패드(10)에는 로우신호가 인가된다. 그리고 2.5V 모드 선택패드(12)에 리드프레임이 연결(본딩)될 경우 본딩옵션회로(16)에 3.3V 모드 선택패드(10)와 2.5V 모드 선택패드(12)와 1.8V 모드 선택패드(14)를 모두 연결하지 않는다. 이때 3.3V 모드 선택패드(10)와 1.8V 모드 선택패드(14)에는 모두 로우신호가 인가된다. 따라서 본딩옵션회로(16)는 3.3V 모드 선택패드(10)와, 2.5V 모드 선택패드(12)와, 1.8V 모드 선택패드(14) 중에 본딩된 패드로 입력되는 신호에 따라 3.3V 모드, 2.5V 모드, 1.8V 모드 중에 하나의 내부전압 모드로 내부회로(18)를 동작하도록 한다.
도 2는 종래의 본딩옵션회로도이다.
리드프레임에 3.3V 모드 선택패드(10)를 본딩 하였을 경우 3.3V 모드 선택패드(10)로 하이신호가 입력되고, 1.8V 모드 선택패드(14)로 로우신호가 입력된다.3.3V 모드 선택패드(10)로 입력된 3.3V 모드 선택신호인 하이신호는 인버터(24, 26, 28)를 통해 반전되어 로우신호로 출력되어 낸드게이트(40)의 한 입력단으로 인가된다. 그리고 1.8V 모드 선택패드(14)로 입력된 로우신호는 인버터(34, 36, 38)를 통해 하이신호로 출력되어 낸드게이트(40)의 다른 입력단으로 인가된다. 이때 낸드게이트(40)는 2입력단으로 각각 입력된 로우신호와 하이신호를 반전 논리곱하여 하이신호를 출력하게 된다. 상기 낸드게이트(40)로부터 출력된 하이신호는 인버터(42)를 통해 반전되어 로우 신호를 출력하게 된다. 상기 인버터(42)를 통해 출력된 로우신호는 내부회로(18)의 2.5V 모드 선택단자로 인가된다. 그리고 상기 인버터(28)로부터 출력된 로우신호와 상기 인버터(42)로부터 출력된 로우신호는 노아게이트(44)로 인가되며, 노아게이트(44)는 2입력단으로 각각 입력되는 신호를 반전 논리합하여 하이신호를 출력하여 내부회로(18)의 3.3V모드 선택단자로 인가된다.
또한 상기 인버터(38)로부터 출력된 하이신호와 상기 인버터(42)로부터 출력된 로우신호는 노아게이트(46)로 인가되며, 노아게이트(46)는 2입력단으로 각각 입력되는 신호를 반전 논리합하여 로우신호를 출력하여 내부회로(18)의 1.8V모드 선택단자로 인가된다. 따라서 내부회로(18)는 3.3V 모드 선택단자로 하이신호가 입력되어 3.3V모드로 동작되도록 한다.
두 번째로 리드프레임에 1.8V 모드 선택패드(14)를 본딩 하였을 경우 1.8V 모드 선택패드(14)로 하이신호가 입력되고, 3.3V 모드 선택패드(10)로 로우신호가 입력된다. 3.3V 모드 선택패드(10)로 입력된 1.8V 모드 선택신호인 로우신호는 인버터(24, 26, 28)를 통해 반전되어 하이신호로 출력되어 낸드게이트(40)의 한 입력단으로 인가된다. 그리고 1.8V 모드 선택패드(14)로 입력된 하이신호는 인버터(34, 36, 38)를 통해 로우신호로 출력되어 낸드게이트(40)의 다른 입력단으로 인가된다. 이때 낸드게이트(40)는 2입력단으로 각각 입력된 하이신호와 로우신호를 반전 논리곱하여 하이신호를 출력하게 된다. 상기 낸드게이트(40)로부터 출력된 하이신호는 인버터(42)를 통해 반전되어 로우 신호를 출력하게 된다. 상기 인버터(42)를 통해 출력된 로우신호는 내부회로(18)의 2.5V 모드 선택단자로 인가된다. 그리고 상기 인버터(28)로부터 출력된 하이신호와 상기 인버터(42)로부터 출력된 로우신호는 노아게이트(44)로 인가되며, 노아게이트(44)는 2입력단으로 각각 입력되는 신호를 반전 논리합하여 로우신호를 출력하여 내부회로(18)의 3.3V모드 선택단자로 인가된다.
또한 상기 인버터(38)로부터 출력된 로우신호와 상기 인버터(42)로부터 출력된 로우신호는 노아게이트(46)로 인가되며, 노아게이트(46)는 2입력단으로 각각 입력되는 신호를 반전 논리합하여 하이신호를 출력하여 내부회로(18)의 1.8V모드 선택단자로 인가된다. 따라서 내부회로(18)는 1.8V 모드 선택단자로 하이신호가 입력되어 1.8V모드로 동작되도록 한다.
세 번째로 리드프레임에 3.3V 모드 선택패드(10)와 1.8V 모드 선택패드(14)를 모두 본딩하지 않을 경우 2.5V를 선택하는 경우가 되며, 1.8V 모드 선택패드(14)와 3.3V 모드 선택패드(10)로 로우신호가 입력된다. 3.3V 모드 선택패드(10)로 입력된 로우신호는 인버터(24, 26, 28)를 통해 반전되어 하이신호로 출력되어 낸드게이트(40)의 한 입력단으로 인가된다. 그리고 1.8V 모드 선택패드(14)로 입력된 로우신호는 인버터(34, 36, 38)를 통해 하이신호로 출력되어 낸드게이트(40)의 다른 입력단으로 인가된다. 이때 낸드게이트(40)는 2입력단으로 각각 입력된 하이신호와 하이신호를 반전 논리곱하여 로우신호를 출력하게 된다. 상기 낸드게이트(40)로부터 출력된 로우신호는 인버터(42)를 통해 반전되어 하이 신호를 출력하게 된다. 상기 인버터(42)를 통해 출력된 하이신호는 내부회로(18)의 2.5V 모드 선택단자로 인가된다.
그리고 상기 인버터(28)로부터 출력된 하이신호와 상기 인버터(42)로부터 출력된 하이신호는 노아게이트(44)로 인가되며, 노아게이트(44)는 2입력단으로 각각 입력되는 신호를 반전 논리합하여 로우신호를 출력하여 내부회로(18)의 3.3V모드 선택단자로 인가된다.
또한 상기 인버터(38)로부터 출력된 하이신호와 상기 인버터(42)로부터 출력된 로우신호는 노아게이트(46)로 인가되며, 노아게이트(46)는 2입력단으로 각각 입력되는 신호를 반전 논리합하여 로우신호를 출력하여 내부회로(18)의 1.8V모드 선택단자로 인가된다. 따라서 내부회로(18)는 2.5V 모드 선택단자로 하이신호가 입력되어 1.8V모드로 동작되도록 한다.
상기와 같은 본딩옵션회로는 본딩이 되어 패키지 제작이 완료된 후 본딩이 되어 있는 내부 전압 모드로만 동작이 가능하므로 다른 내부 전압모드로 변환하여 내부회로를 테스트할 수 없는 문제가 있었다.
따라서 본 발명의 목적은 반도체 메모리 장치에서 패키지 제작이 완료된 후에도 프로그램 가능한 내부 전압 모드 선택에 따라 내부 전압모드를 선택할 수 있는 동작전압모드 선택 방법을 제공함에 있다.
본 발명의 다른 목적은 반도체 메모리장치에서 패키지 제작이 완료된 후 내부 전압모드를 변경하여 내부회로를 테스트할 수 있는 동작전압 모드 선택 방법을 제공함에 있다.
도 1은 종래의 패드와 본딩옵션회로 간에 연결관계를 나타낸 블록구성
도 2는 종래의 본딩옵션회로도
도 3은 본 발명의 일 실시 예에 따른 옵션패드 본딩회로도
* 도면의 주요부분에 대한 부호의 설명 *
50, 52: 제1 및 제2 모드 레지스터 셋 단자
54: 고유 모드 레지스터 셋 단자
56: 1.8V 모드 선택단자
58: 3.3V 모드 선택단자
67, 72, 78, 86, 88: 노아게이트
68, 74, 80, 82, 84: 낸드게이트
70, 76: 인버터
상기 목적을 달성하기 위한 본 발명에 따른 반도체 메모리장치의 동작전압 모드 선택회로는, 외부로부터 입력되는 제1 동작 전압 모드 선택신호를 받아 동작모드를 결정하기 위한 제1 선택신호를 생성하여 출력하는 하는 제1 선택신호 발생부와, 외부로부터 제2 동작 전압모드 선택신호를 받아 동작모드를 결정하기 위한 제2 선택신호를 생성하여 출력하는 제2 선택신호 발생부와, 상기 제1 및 제2 전압 선택신호 발생부로부터 출력된 제1 및 제2 선택신호와 상기 외부로부터 입력되는 동작 모드 선택신호를 입력받아 디코딩하여 동작 전압모드 결정신호를 출력하는 동작전압 모드 결정부를 포함함을 특징으로 한다.
상기 동작 전압 모드는 제1 내지 제3 동작전압 모드로 이루어져 있으며, 상기 제1 내지 제3 동작전압 모드는, 3.3V 모드, 2.2V 모드, 1.8V 모드로 이루어져 있다
상기 동작전압 모드 결정부는 외부로부터 상기 제1 동작 전압모드 선택신호가 입력될 시 3.3V 전압모드 결정신호를 출력한다.
상기 동작전압 모드 결정부는 외부로부터 상기 제2 동작 전압모드 선택신호가 입력될 시 1.8V 전압모드 결정신호를 출력한다.
상기 동작전압 모드 결정부는 외부로부터 상기 제1 및 제2 동작 전압모드 선택신호가 입력되지 않을 시 2.5V 전압모드 결정신호를 출력한다.
상기 제1 및 제2 동작 전압모드 선택신호는 제1 및 제2 모드 레지스터 셋 단자를 통해 외부로부터 각각 입력한다.
상기 제 1 및 제2 선택신호 발생부와 상기 동작전압 모드 결정부는 본딩옵션회로로 구성될 수 있다.
상기 제 1 및 제2 선택신호 발생부와 상기 동작전압 모드 결정부는 퓨즈옵션회로로 구성될 수 있다.
상기 목적을 달성하기 위한 본 발명의 반도체 메모리장치의 동작전압 모드 선택방법은, 패키지 제작 후에 외부로부터 동작 전압 모드 선택신호를 입력시켜 다수의 동작 전압모드 중 원하는 하나의 동작 전압모드를 선택적으로 결정함을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 반도체 메모리장치의 동작전압 모드 선택방법은, 외부로부터 입력되는 제1 동작 전압 모드 선택신호와 제2 동작 전압모드 선택신호를 받아 동작모드를 결정하기 위한 제1 및 제2 선택신호를 생성하는 단계와, 상기 생성된 제1 및 제2 선택신호와 상기 외부로부터 입력되는 동작 모드 선택신호를 디코딩하여 동작 전압모드를 결정하는 단계를 포함함을 특징으로 한다.
이하 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 그리고 본 발명을 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
도 3은 본 발명의 일 실시 예에 따른 옵션패드 본딩회로도이다.
외부로부터 입력되는 제1 동작 전압 모드 선택신호를 받아 동작모드를 결정하기 위한 제1 선택신호를 생성하여 출력하는 하는 제1 선택신호 발생부(100)와,
외부로부터 제2 동작 전압모드 선택신호를 받아 동작모드를 결정하기 위한 제2 선택신호를 생성하여 출력하는 제2 선택신호 발생부(200)와,
상기 제1 및 제2 전압 선택신호 발생부로부터 출력된 제1 및 제2 선택신호와 상기 외부로부터 입력되는 동작 모드 선택신호를 입력받아 디코딩하여 동작 전압모드 결정신호를 출력하는 동작전압 모드 결정부(300)로 구성되어 있다.
상기 제1 선택신호 발생부(100)는 노아게이트(67), 낸드게이트(68), 인버터(70), 노아게이트(72)로 구성되어 있고, 제2 선택신호 발생부(100)는 낸드게이트(74), 인버터(76), 노아게이트(78)로 구성되어 있으며, 동작전압 모드 결정부(300)는 3개의 낸드게이트(80, 82, 84)와 2개의 노아게이트(86, 88)로 이루어져 있다.
상기 동작전압 모드는 예를 들어 3.3V, 2.5V, 1.8V의 3가지 모드로 되어 있다. 제1 동작전압 모드 선택신호는 3.3V 전압모드 선택신호이고, 제2 동작전압 모드 선택신호는 1.8V 전압 모드 선택신호이며, 제1 및 제2 동작전압 도드 선택신호가 선택되지 않으면 제3 동작전압 모드 선택신호가 되며, 제3 동작전압 모드 선택신호는 2.5V 전압 모드 선택신호가 된다.
3.3V 전압 모드 선택신호를 입력하기 위한 제1 모드 레지스터 셋(MRS: Mode Resister Set)단자(50)와, 1.8V 전압 모드를 선택하기 위한 제2 모드 레지스터 셋 단자(52)와, 원래의 전압모드를 선택하기 위한 고유 모드 레지스터 셋 단자(MRS_ORG)(54)와, 1.8V 모드 선택단자(56)와, 3.3V 모드 선택단자(58)와, 상기 모드 레지스터 셋 단자(MRS_ORG)(54)에 한 입력단이 연결되고 3.3V 모드 선택단자(56)에 다른 입력단이 연결된 낸드게이트(68)와, 상기 낸드게이트(68)의 한 입력단에 출력단이 연결되고 2입력단이 각각 제1 모드 레지스터 셋(MRS: Mode Resister Set)단자(50)와 제2 모드 레지스터 셋 단자(52)에 연결된 노아게이트(67)와, 상기 앤드게이트(68)의 출력단에 연결된 인버터(70)와, 상기 인버터(70)의 출력단에 한 입력단이 연결되고 다른 입력단에 제2 모드 레지스터 셋 단자(52)가 연결된 노아게이트(72)와,
상기 고유 모드 레지스터 셋 단자(54)에 한 입력단이 연결되고 1.8V 모드 선택단자(56)에 다른 입력단이 연결된 낸드게이트(74)와, 상기 낸드게이트(74)의 출력단에 연결된 인버터(76)와, 상기 인버터(76)의 출력단에 한 입력단이 연결되고 다른 입력단에 제1 모드 레지스터 셋 단자(50)가 연결된 노아게이트(78)와, 상기 노아게이트(72, 78)의 출력단에 각각 2입력단이 연결된 낸드게이트(80)와, 상기 제1 모드 레지스터 셋 단자(50)와 상기 제2 모드 레지스터 셋 단자(52)에 각각 2입력단이 연결된 낸드게이트(82)와, 상기 낸드게이트(80, 82)의 출력단이 각각 2입력단에 연결된 낸드게이트(84)와, 상기 노아게이트(72)의 출력단과 상기 낸드게이트(84)의 출력단이 각각 2 입력단에 연결된 노아게이트(86)와, 상기 노아게이트(72)의 출력단과 상기 낸드 게이트(84)의 출력단이 각각 2입력단에 연결된 노아게이트(86)와, 상기 노아게이트(78)의 출력단과 상기 낸드 게이트(84)의 출력단이 각각 2 입력단에 연결된 노아게이트(88)로 구성되어 있다.
상술한 도 3을 참조하여 본 발명의 일 실시 예의 동작을 상세히 설명한다.
본 발명에서는 도시하지 않은 리드프레임에 3.3V 모드 선택패드(10), 2.5V 모드 선택패드(12), 1.8V 모드 선택패드(14) 중 어느 하나의 패드를 본딩 하였더라도 3.3V, 2.5V, 1.8V 중 하나의 전압모드로 선택할 수 있도록 하는 것이다.
3.3V 전압 모드를 선택하면 제1 모드 레지스터 셋 단자(50)로 제1 동작 전압 모드 선택신호인 하이신호가 입력된다. 1.8V 전압 모드를 선택하면 제2 모드 레지스터 셋 단자(52)로 제2 동작 전압 모드 선택신호인 하이신호가 입력된다. 2.5V 전압 모드를 선택하면 제1 모드 레지스터 셋 단자(50)와 제2 모드 레지스터 셋 단자(52)로 모두 로우신호가 입력된다. 리드프레임에 3.3V 모드 선택패드(10)가 본딩되어 있으면 3.3V 모드 선택단자(58)로 하이신호가 입력된다. 리드프레임에 1.8V 모드 선택패드(10)가 본딩되어 있으면 1.8V 모드 선택단자(56)로 하이신호가 입력된다. 그리고 고유 모드 레지스터 셋 단자(54)에는 고유의 모드 레지스터 셋 신호가 입력되며, 로우신호가 입력된다.
먼저 도시하지 않은 리드프레임에 3.3V 모드 선택패드(10)를 본딩 하였을 경우 3.3V 모드 선택패드(10)로 하이신호가 입력되고, 1.8V 모드 선택패드(14)로 로우신호가 입력된다. 3.3V 모드 선택패드(10)로 입력된 하이신호는 3.3V 모드선택단자(58)로 인가되고, 이때 1.8V 모드선택단자(56)에는 로우신호가 인가된다. 그리고 제1 모드 레지스터 셋 단자(50)로 하이신호가 인가되고, 제2 모드 레지스터 셋 단자(52)에는 로우신호가 인가된다. 제1 및 제2 모드 레지스터 셋 단자(50, 52)에 2입력단이 연결된 노아게이트(67)는 로우신호를 출력하여 낸드게이트(68)의 한 입력단으로 인가된다. 이때 3.3V 모드 선택단자(58)에는 하이신호가 인가되므로 낸드게이트(68)는 2입력신호를 반전 논리곱하여 하이신호를 출력한다. 상기 낸드게이트(68)로부터 출력된 하이신호는 인버터(70)를 통해 반전되어 로우신호로 출력된다. 상기 인버터(70)로부터 출력된 로우신호와 제1 모드 레지스터 셋 단자(50)로부터 입력되는 하이신호를 입력하는 노아게이트(72)는 2입력신호를 반전 논리합하여 동작전압 모드를 결정하기 위한 제1 선택신호인 로우신호를 출력한다.
1.8V모드 선택단자(56)에는 로우신호가 인가되므로 낸드게이트(74)는 2입력신호를 반전 논리곱하여 하이신호를 출력한다. 상기 낸드게이트(74)로부터 출력된 하이신호는 인버터(76)를 통해 반전되어 로우신호로 출력된다. 상기 인버터(76)로부터 출력된 로우신호와 제2 모드 레지스터 셋 단자(52)로부터 입력되는 로우신호를 입력하는 노아게이트(78)는 2입력신호를 반전 논리합하여 동작전압 모드를 결정하기 위한 제2 선택신호인 하이신호를 출력한다. 이때 낸드게이트(80)는 상기 노아게이트(72)로부터 출력된 로우신호와 상기 노아게이트(78)로부터 출력된 하이신호를 반전 논리곱하여 하이신호를 출력하여 낸드게이트(84)의 한 입력단으로 인가한다. 그리고 낸드게이트(82)는 제1 모드 레지스터 셋 단자(50)로부터 입력된 하이신호와 제2 모드 레지스터 셋 단자(52)로부터 출력된 로우신호를 반전 논리 곱하여 하이신호를 출력하여 낸드게이트(84)의 다른 입력단으로 인가한다. 상기 낸드게이트(84)는 상기 2입력단으로 입력된 2논리신호를 반전 논리 곱하여 로우신호를 출력하여 내부회로(18)와 노아게이트(86, 88)의 한 입력단으로 인가한다. 그리고 노아게이트(86)는 상기 노아게이트(72)로부터 출력된 로우신호와 상기 낸드게이트(84)로부터 출력된 로우신호를 반전 논리합하여 동작 전압모드 결정신호인 하이신호를 출력하여 내부회로(18)로 인가한다. 노아게이트(88)는 상기 노아게이트(78)로부터 출력된 하이신호와 상기 낸드게이트(84)로부터 출력된 로우신호를 반전 논리합하여 로우신호를 출력하여 내부회로(18)로 인가한다. 이때 내부회로(18)는 3.3V 전압모드로 동작한다.
두 번째로 도시하지 않은 리드프레임에 1.8V 모드 선택패드(10)를 본딩 하였을 경우 3.3V 모드 선택패드(10)로 로우신호가 입력되고, 1.8V 모드 선택패드(14)로 하이신호가 입력된다. 1.8V 모드 선택패드(10)로 입력된 하이신호는 1.8V 모드 선택단자(56)로 인가된다. 그리고 제1 모드 레지스터 셋 단자(50)로 로우신호가 인가되고, 제2 모드 레지스터 셋 단자(52)에는 하이신호가 인가된다. 제1 및 제2 모드 레지스터 셋 단자(50, 52)에 2입력단이 연결된 노아게이트(67)는 로우신호를 출력하여 낸드게이트(68)의 한 입력단으로 인가된다. 이때 3.3V모드 선택단자(58)에는 로우신호가 인가되므로 낸드게이트(68)는 2입력신호를 반전 논리곱하여 하이신호를 출력한다. 상기 낸드게이트(68)로부터 출력된 하이신호는 인버터(70)를 통해 반전되어 로우신호로 출력된다. 상기 인버터(70)로부터 출력된 로우신호와 제1 모드 레지스터 셋 단자(50)로부터 입력되는 로우신호를 입력하는 노아게이트(72)는 2입력신호를 반전 논리합하여 동작전압 모드를 결정하기 위한 제1 선택신호인 하이신호를 출력한다.
1.8V모드 선택단자(56)에는 하이신호와 고유 모드 레지스터 셋 단자(54)로 로우신호가 인가되므로 낸드게이트(74)는 2입력신호를 반전 논리곱하여 하이신호를 출력한다. 상기 낸드게이트(74)로부터 출력된 하이신호는 인버터(76)를 통해 반전되어 로우신호로 출력된다. 상기 인버터(76)로부터 출력된 로우신호와 제2 모드 레지스터 셋 단자(52)로부터 입력되는 하이신호를 입력하는 노아게이트(78)는 2입력신호를 반전 논리합하여 동작전압 모드를 결정하기 위한 제2 선택신호인 하이신호를 출력한다. 이때 낸드게이트(80)는 상기 노아게이트(72)로부터 출력된 하이신호와 상기 노아게이트(78)로부터 출력된 로우신호를 반전 논리곱하여 하이신호를 출력하여 낸드게이트(84)의 한 입력단으로 인가한다. 그리고 낸드게이트(82)는 제1 모드 레지스터 셋 단자(50)로부터 출력된 로우신호와 제2 모드 레지스터 셋 단자(52)로부터 출력된 하이신호를 반전 논리 곱하여 하이신호를 출력하여 낸드게이트(84)의 다른 입력단으로 인가한다. 상기 낸드게이트(84)는 상기 2입력단으로 입력된 2논리신호를 반전 논리 곱하여 로우신호를 출력하여 내부회로의 2.5 모드 선택단자로 인가하는 동시에 노아게이트(86, 88)의 한 입력단으로 인가한다. 그리고 노아게이트(86)는 상기 노아게이트(72)로부터 출력된 하이신호와 상기 낸드게이트(84)로부터 출력된 로우신호를 반전 논리합하여 로우신호를 출력하여 내부회로(18)로 인가한다. 노아게이트(88)는 상기 노아게이트(78)로부터 출력된 로우신호와 상기 낸드게이트(84)로부터 출력된 로우신호를 반전 논리합하여 동작전압모드 결정신호인 하이신호를 출력하여 내부회로(18)로 인가한다. 이때 내부회로(18)는 1.8V 전압모드로 동작한다.
세 번째로 도시하지 않은 리드프레임에 3.3V 모드 선택패드(10)와 1.8V 모드 선택패드(14)에 모두 본딩 하지 않았을 경우 3.3V 모드 선택패드(10)로 로우신호가 입력되고, 1.8V 모드 선택패드(14)로 로우신호가 입력된다. 1.8V 모드 선택패드(14)로 입력된 로우신호는 1.8V 모드 선택단자(56)로 인가된다. 그리고 제1 모드 레지스터 셋 단자(50)로 로우신호가 인가되고, 제2 모드 레지스터 셋 단자(52)에는 로우신호가 인가된다. 제1 및 제2 모드 레지스터 셋 단자(50, 52)에 2입력단이 연결된 노아게이트(67)는 하이신호를 출력하여 낸드게이트(68)의 한 입력단으로 인가된다. 이때 3.3V모드 선택단자(58)에는 로우신호가 인가되므로 낸드게이트(68)는 2입력신호를 반전 논리곱하여 하이신호를 출력한다. 상기 낸드게이트(68)로부터 출력된 하이신호는 인버터(70)를 통해 반전되어 로우신호로 출력된다. 상기 인버터(70)로부터 출력된 로우신호와 제1 모드 레지스터 셋 단자(50)로부터 입력되는 로우신호를 입력하는 노아게이트(72)는 2입력신호를 반전 논리합하여 동작전압 모드를 결정하기 위한 제1 선택신호인 하이신호를 출력한다.
1.8V모드 선택단자(56)에는 로우신호와 고유 모드 레지스터 셋 단자(54)로 로우신호가 인가되므로 낸드게이트(74)는 2입력신호를 반전 논리곱하여 하이신호를 출력한다. 상기 낸드게이트(74)로부터 출력된 하이신호는 인버터(76)를 통해 반전되어 로우신호로 출력된다. 상기 인버터(76)로부터 출력된 로우신호와 제2 모드 레지스터 셋 단자(52)로부터 입력되는 로우신호를 입력하는 노아게이트(78)는 2입력신호를 반전 논리합하여 동작전압 모드를 결정하기 위한 제2 선택신호인 하이신호를 출력한다. 이때 낸드게이트(80)는 상기 노아게이트(72)로부터 출력된 하이신호와 상기 노아게이트(78)로부터 출력된 하이신호를 반전 논리곱하여 로우신호를 출력하여 낸드게이트(84)의 한 입력단으로 인가한다. 그리고 낸드게이트(82)는 제1 모드 레지스터 셋 단자(50)로부터 출력된 로우신호와 제2 모드 레지스터 셋 단자(52)로부터 출력된 로우신호를 반전 논리 곱하여 하이신호를 출력하여 낸드게이트(84)의 다른 입력단으로 인가한다. 상기 낸드게이트(84)는 상기 낸드게이트(84)로부터 출력된 로우신호와 상기 낸드게이트(82)로부터 출력된 하이신호를 반전 논리 곱하여 동작 전압 모드 결정신호인 하이신호를 출력하여 내부회로(18)로 인가하는 동시에 노아게이트(86, 88)의 한 입력단으로 인가한다. 그리고 노아게이트(86)는 상기 노아게이트(72)로부터 출력된 하이신호와 상기 낸드게이트(84)로부터 출력된 하이신호를 반전 논리합하여 로우신호를 출력하여 내부회로(18)로 인가한다. 노아게이트(88)는 상기 노아게이트(78)로부터 출력된 하이신호와 상기 낸드게이트(84)로부터 출력된 하이신호를 반전 논리합하여 로우신호를 출력하여 내부회로(18)로 인가한다. 이때 내부회로(18)는 2.5V 전압모드로 동작한다.
따라서 본 발명에서는 특정 전압 모드로 본딩 되어 있더라도 외부로부터 전압 모드 변경 제어신호를 입력시켜 원하는 전압모드로 선택할 수 있다. 즉, 현재 리드프레임과 패드간에 3.3V를 선택하기 위한 패드에 본딩이 되어 있더라도 외부로부터 전압모드 선택신호를 입력시켜 2.5V 전압모드나 1.8V의 전압모드로 내부회로(18)를동작시킬 수 있도록 한다. 리드프레임과 패드간에 1.8V를 선택하기 위한 패드에 본딩이 되어 있더라도 외부로부터 전압모드 선택 신호를 입력시켜 3.3V 전압모드나 2.5V의 전압모드로 내부회로(18)를 동작시킬 수 있도록 한다. 리드프레임과 패드간에 2.5V를 선택하기 위한 패드에 본딩이 되어 있더라도 외부로부터 전압모드 선택신호를 입력시켜 3.3V 전압모드나 1.8V의 전압모드로 내부회로(18)를 동작시킬 수 있도록 한다.
본 발명의 일 실시 예에서는 동작전압 모드를 선택하기 위해 본딩옵션회로를 사용하였으나 퓨즈옵션회로를 사용하여 동작 전압 모드를 선택할 수 도 있다.
상술한 바와 같이 본 발명은 반도체 메모리장치에서 반도체 메모리 장치에서 패키지 제작이 완료된 후 외부에서 프로그램 가능한 동작전압 모드 선택에 따라 원하는 동작 전압모드로 선택하도록 하여 다양한 동작전압 모드의 테스트가 가능한 이점이 있다.

Claims (22)

  1. (삭제)
  2. (삭제)
  3. (삭제)
  4. (삭제)
  5. (삭제)
  6. (삭제)
  7. (삭제)
  8. (삭제)
  9. (삭제)
  10. 반도체 메모리장치의 동작전압 모드 선택방법에 있어서,
    패키지 제작 후에 외부로부터 동작 전압 모드 선택신호를 입력시키고, 다수의 동작 전압모드 중 상기 입력시킨 동작 전압 모드에 대응하는 하나의 동작 전압모드를 선택적으로 결정함을 특징으로 하는 반도체 메모리장치의 동작전압 모드 선택방법.
  11. 제10항에 있어서,
    상기 동작 전압 모드는 제1 내지 제3 동작전압 모드로 이루어짐을 특징으로 하는 반도체 메모리장치의 동작전압 모드 선택방법.
  12. 제11항에 있어서,
    상기 제1 내지 제3 동작전압 모드는, 3.3V 모드, 2.2V 모드, 1.8V 모드임을 특징으로 하는 반도체 메모리 장치의 동작전압 모드 선택방법.
  13. 제12항에 있어서,
    상기 동작전압 모드 결정은 외부로부터 상기 제1 동작 전압모드 선택신호가 입력될 시 3.3V 전압모드를 결정함을 특징으로 하는 반도체 메모리 장치의 동작전압 모드 선택방법.
  14. 제12항에 있어서,
    상기 동작전압 모드 결정은 외부로부터 상기 제2 동작 전압모드 선택신호가 입력될 시 1.8V 전압모드 결정함을 특징으로 하는 반도체 메모리 장치의 동작전압 모드 선택방법.
  15. 제12항에 있어서,
    상기 동작전압 모드 결정은 외부로부터 상기 제1 및 제2 동작 전압모드 선택신호가 입력되지 않을 시 2.5V 전압모드 결정함을 특징으로 하는 반도체 메모리 장치의 동작전압 모드 선택방법.
  16. 제10항에 있어서,
    상기 제1 및 제2 동작 전압모드 선택신호는 제1 및 제2 모드 레지스터 셋 단자를 통해 외부로부터 각각 입력하는 것을 특징으로 하는 반도체 메모리 장치의 동작전압 모드 선택방법.
  17. 반도체 메모리장치의 동작전압 모드 선택방법에 있어서,
    외부로부터 입력되는 제1 동작 전압 모드 선택신호와 제2 동작 전압모드 선택신호를 받아 동작모드를 결정하기 위한 제1 및 제2 선택신호를 생성하는 단계와,
    상기 생성된 제1 및 제2 선택신호와 상기 외부로부터 입력되는 동작 모드 선택신호를 디코딩하여 동작 전압모드를 결정하는 단계를 포함함을 특징으로 하는 반도체 메모리장치의 동작전압 모드 선택방법.
  18. 제17항에 있어서,
    상기 제1 내지 제3 동작전압 모드는, 3.3V 모드, 2.2V 모드, 1.8V 모드임을 특징으로 하는 반도체 메모리 장치의 동작전압 모드 선택방법.
  19. 제18항에 있어서,
    상기 동작전압 모드 결정단계는, 외부로부터 상기 제1 동작 전압모드 선택신호가 입력될 시 3.3V 전압모드로 결정함을 특징으로 하는 반도체 메모리 장치의 동작전압 모드 선택방법.
  20. 제18항에 있어서,
    상기 동작전압 모드 결정단계는 외부로부터 상기 제2 동작 전압모드 선택신호가 입력될 시 1.8V 전압모드로 결정함을 특징으로 하는 반도체 메모리 장치의 동작전압 모드 선택방법.
  21. 제18항에 있어서,
    상기 동작전압 모드 결정단계는 외부로부터 상기 제1 및 제2 동작 전압모드 선택신호가 입력되지 않을 시 2.5V 전압모드 결정함을 특징으로 하는 반도체 메모리 장치의 동작전압 모드 선택방법.
  22. 제21항에 있어서,
    상기 제1 및 제2 동작 전압모드 선택신호는 제1 및 제2 모드 레지스터 셋 단자를 통해 외부로부터 각각 입력하는 것을 특징으로 하는 반도체 메모리 장치의 동작전압 모드 선택방법.
KR10-2002-0038574A 2002-07-04 2002-07-04 반도체 메모리장치의 동작전압 모드 선택 방법 KR100452326B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2002-0038574A KR100452326B1 (ko) 2002-07-04 2002-07-04 반도체 메모리장치의 동작전압 모드 선택 방법
US10/456,169 US6891771B2 (en) 2002-07-04 2003-06-04 Circuit and method for selecting an operational voltage mode in a semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0038574A KR100452326B1 (ko) 2002-07-04 2002-07-04 반도체 메모리장치의 동작전압 모드 선택 방법

Publications (2)

Publication Number Publication Date
KR20040003773A KR20040003773A (ko) 2004-01-13
KR100452326B1 true KR100452326B1 (ko) 2004-10-12

Family

ID=29997442

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0038574A KR100452326B1 (ko) 2002-07-04 2002-07-04 반도체 메모리장치의 동작전압 모드 선택 방법

Country Status (2)

Country Link
US (1) US6891771B2 (ko)
KR (1) KR100452326B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100706231B1 (ko) * 2004-07-01 2007-04-11 삼성전자주식회사 집적 회로 장치
KR100772546B1 (ko) * 2005-09-29 2007-11-02 주식회사 하이닉스반도체 고전압 생성장치 및 그를 사용한 메모리 장치의 워드라인구동 고전압 생성장치
KR100766376B1 (ko) * 2006-06-12 2007-10-11 주식회사 하이닉스반도체 반도체 메모리의 전압 생성 장치
US8947949B2 (en) * 2010-11-30 2015-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. Mode changing circuitry
KR102215412B1 (ko) * 2014-07-10 2021-02-15 에스케이하이닉스 주식회사 반도체 메모리 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0415949A (ja) * 1990-05-09 1992-01-21 Mitsubishi Electric Corp 半導体装置
US5440520A (en) * 1994-09-16 1995-08-08 Intel Corporation Integrated circuit device that selects its own supply voltage by controlling a power supply
KR960038412A (ko) * 1995-04-24 1996-11-21 김광호 패키지레벨 직류전압 테스트가 가능한 반도체 메모리장치
KR19990044082A (ko) * 1995-08-23 1999-06-25 마이클 엘. 린치 백 엔드 모드 디스에이블 가능한 집적 회로 메모리
KR20010049488A (ko) * 1999-06-07 2001-06-15 가네코 히사시 내부 전원 회로를 가진 반도체장치
KR20020076073A (ko) * 2001-03-27 2002-10-09 삼성전자 주식회사 반도체 메모리 장치 및 이 장치의 전압 발생방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3379761B2 (ja) * 1991-07-02 2003-02-24 株式会社日立製作所 不揮発性記憶装置
KR960000837B1 (ko) * 1992-12-02 1996-01-13 삼성전자주식회사 반도체 메모리장치
US5363335A (en) * 1993-09-28 1994-11-08 Intel Corporation Nonvolatile memory with automatic power supply configuration
DE69840370D1 (de) * 1998-02-26 2009-01-29 St Microelectronics Srl Schaltung zur Auswahl einer Betriebsspannung für nichtflüchtige Halbleiterspeicher
US6246626B1 (en) * 2000-07-28 2001-06-12 Micron Technology, Inc. Protection after brown out in a synchronous memory
US6836848B2 (en) * 2000-12-13 2004-12-28 Via Technologies Inc. Power management integrated circuit for overriding an internal frequency ID code of a processor and for providing frequency ID value to a bridge chipset
US7035753B2 (en) * 2002-03-20 2006-04-25 Infineon Technologies Ag Method and apparatus for placing an integrated circuit into a default mode of operation
US7127622B2 (en) * 2003-03-04 2006-10-24 Micron Technology, Inc. Memory subsystem voltage control and method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0415949A (ja) * 1990-05-09 1992-01-21 Mitsubishi Electric Corp 半導体装置
US5440520A (en) * 1994-09-16 1995-08-08 Intel Corporation Integrated circuit device that selects its own supply voltage by controlling a power supply
KR960038412A (ko) * 1995-04-24 1996-11-21 김광호 패키지레벨 직류전압 테스트가 가능한 반도체 메모리장치
KR19990044082A (ko) * 1995-08-23 1999-06-25 마이클 엘. 린치 백 엔드 모드 디스에이블 가능한 집적 회로 메모리
KR20010049488A (ko) * 1999-06-07 2001-06-15 가네코 히사시 내부 전원 회로를 가진 반도체장치
KR20020076073A (ko) * 2001-03-27 2002-10-09 삼성전자 주식회사 반도체 메모리 장치 및 이 장치의 전압 발생방법

Also Published As

Publication number Publication date
KR20040003773A (ko) 2004-01-13
US6891771B2 (en) 2005-05-10
US20040004895A1 (en) 2004-01-08

Similar Documents

Publication Publication Date Title
JPH08304515A (ja) パッケージ状態で直流電圧テスト可能な半導体メモリ装置
KR930022382A (ko) 반도체 메모리칩의 병렬테스트 회로
US7317327B1 (en) Adjustable data loading circuit with dynamic test mode switching for testing programmable integrated circuits
KR100452326B1 (ko) 반도체 메모리장치의 동작전압 모드 선택 방법
JP2008310918A (ja) 半導体記憶装置
US7466159B2 (en) Semiconductor integrated circuit having multiple semiconductor chips with signal terminals
KR910006241B1 (ko) 복수 테스트모드 선택회로
KR19980058197A (ko) 제어신호를 이용한 출력패드 회로
KR970001839B1 (ko) 집적회로
US8039274B2 (en) Multi-chip package semiconductor device and method of detecting a failure thereof
US6646952B2 (en) Semiconductor circuit and semiconductor device
KR100267088B1 (ko) 반도체메모리장치의기준전압발생회로
JP2000022072A (ja) マルチチップモジュール
US7158437B2 (en) Memory control device and memory control method
KR100190084B1 (ko) 반도체 장치의 특정 모드 신호 발생 회로
KR20010065148A (ko) 입력 모드 선택 회로
JPH11274395A (ja) 半導体パッケ−ジ
JP3184101B2 (ja) 半導体装置
JP3437867B2 (ja) 半導体メモリ
KR0146524B1 (ko) 반도체 메모리 장치
KR100303346B1 (ko) 반도체메모리소자의모드선택회로
KR100506044B1 (ko) 어구성 선택회로
JP4591241B2 (ja) マルチチップモジュール
JP2915319B2 (ja) 半導体装置
KR20000043829A (ko) 센스앰프의 레퍼런스 전압가변회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120925

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee