KR20010065148A - 입력 모드 선택 회로 - Google Patents
입력 모드 선택 회로 Download PDFInfo
- Publication number
- KR20010065148A KR20010065148A KR1019990065016A KR19990065016A KR20010065148A KR 20010065148 A KR20010065148 A KR 20010065148A KR 1019990065016 A KR1019990065016 A KR 1019990065016A KR 19990065016 A KR19990065016 A KR 19990065016A KR 20010065148 A KR20010065148 A KR 20010065148A
- Authority
- KR
- South Korea
- Prior art keywords
- mode
- signal
- circuit
- negative voltage
- mode selection
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/14—Implementation of control logic, e.g. test mode decoders
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
본 발명은 안티퓨즈 소자를 이용하여 x16, x8, x4 모드를 패키지 후에도 선택할 수 있는 입력모드 선택회로에 관한 것으로, 제 1 내지 제 4 어드레스를 조합하여 제 1 및 제 2 모드 선택신호를 생성하는 테스트 회로, 상기 테스트 회로의 제 1 모드 선택신호, 파워 안정화 신호 및 음전압 발생기의 신호에 따라 안티퓨즈 소자의 프로그램 여부를 결정하고, 상기 안티퓨즈 소자의 프로그램 여부에 따라 제 1 모드 인에이블 신호를 생성하는 x8 모드 회로, 상기 테스트 회로의 제 2 모드 선택신호, 파워 안정화 신호 및 음전압 발생기의 신호에 따라 안티퓨즈 소자의 프로그램 여부를 결정하고, 상기 안티퓨즈 소자의 프로그램 여부에 따라 제 2 모드 인에이블 신호를 생성하는 x4 모드 회로, 상기 x8 모드 회로 및 x4 모드 회로에 안티퓨즈 소자를 프로그램 하는데 필요한 음전압을 발생하는 음전압 발생기 및, 전원전압을 센싱하여 상기 x8 모드 회로 및 x4 모드 회로에 파워 안정화 신호를 공급하는 파워 업 리셋 회로로 구성된다.
Description
본 발명은 입력 모드 선택 회로에 관한 것으로, 특히 안티퓨즈 소자를 이용하여 패키지 후에도 x16 모드, x8 모드 및 x4 모드중 원하는 모드를 선택할 수 있는 입력 모드 선택 회로에 관한 것이다.
종래의 메모리 소자에서는 제작된 메모리 소자를 예상되는 필요수요량에 따라 본딩과정에서 x16 모드, x8 모드 및 x4 모드를 선택하여 본딩한 후, 패키지를 완료하였다.
도 1은 x4 모드로 선택되어진 본딩방식을 도시하고 있다. 일반적으로 입력모드를 선택하는 방법은 x4 패드에 본딩을 하면 x4 모드, x8 패드(도시되지 않음)에 본딩을 하면 x8 모드로 결정이 되었다. x4 및 x8 패드가 동시에 본딩이 되어있을 경우 x16 모드가 선택되어진다.
이러한 종래 기술은 능동적으로 각 모드에 대한 적절한 공급량을 생산할 수 없을 뿐만 아니라, 고집적화 되어가고 있는 메모리 소자에서 패드의 개수는 그대로 있어야 하는 레이아웃(Layout)상의 문제점을 야기할 수 있는 단점을 지니고 있다.
따라서, 본 발명은 안티퓨즈 소자를 이용하여 패키지 후에도 임의로 원하는 입력 모드를 선택하는 것을 가능케 하므로써 원하는 모드의 공급량을 생산하고, 레이아웃상의 축소를 이룰 수 있는 입력 모드 선택회로를 제공하는 데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명의 실시예에 따른 입력 모드 선택 회로는 제 1 내지 제 4 어드레스를 조합하여 제 1 및 제 2 모드 선택신호를 생성하는 테스트 회로, 상기 테스트 회로의 제 1 모드 선택신호, 파워 안정화 신호 및 음전압 발생기의 신호에 따라 안티퓨즈 소자의 프로그램 여부를 결정하고, 상기 안티퓨즈 소자의 프로그램 여부에 따라 제 1 모드 인에이블 신호를 생성하는 x8 모드 회로, 상기 테스트 회로의 제 2 모드 선택신호, 파워 안정화 신호 및 음전압 발생기의 신호에 따라 안티퓨즈 소자의 프로그램 여부를 결정하고, 상기 안티퓨즈 소자의 프로그램 여부에 따라 제 2 모드 인에이블 신호를 생성하는 x4 모드 회로, 상기 x8 모드 회로 및 x4 모드 회로에 안티퓨즈 소자를 프로그램 하는데 필요한 음전압을 발생하는 음전압 발생기, 전원전압을 센싱하여 상기 x8 모드 회로 및 x4 모드 회로에 파워 안정화 신호를 공급하는 파워 업 리셋 회로로 구성된 것을 특징으로 하는 입력 모드 선택 회로를 포함하여 구성되는 것을 특징으로 한다.
도 1은 종래의 본딩패드를 이용한 x16, x8, x4 모드를 선택할 수 있는 구조도.
도 2는 본 발명에 따른 입력 모드 선택 회로의 블록도.
도 3(a)는 x8 모드를 선택하는 x8 모드 회로의 내부 회로도.
도 3(b)는 x4 모드를 선택하는 x4 모드 회로의 내부 회로도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 테스트 회로 20 : x8 모드 회로
30 : x4 모드 회로 40 : 음전압 발생기
21, 31 : 프로그램부 22, 32 : 래치부
50 : 파워 업 리셋 회로
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 2는 본 발명에 따른 입력 모드 선택회로의 블록도이다. 상기 입력 모드 선택회로는 x8 모드 선택신호(x8_sel) 및 x4 모드 선택신호(x4_sel)를 출력하는 테스트(Special Test Mode) 회로(10), 상기 x8 모드 선택신호(x8_sel) 및 파워 안정화 신호(pwrup)에 따라 x8 모드 인에이블 신호(x8_mode)를 출력하는 x8 모드회로(20), 상기 x4 모드 선택신호(x4_sel) 및 파워 안정화 신호(pwrup)에 따라 x4 모드 인에이블 신호(x4_mode)를 출력하는 x4 모드 회로(30), 안티퓨즈 소자를 프로그램하기 위한 음전압을 발생하는 음전압 발생기(40) 및 상기 x8 모드 회로(20) 및 x4 모드 회로(30)에 파워 안정화 신호(pwrup)를 공급하는 파워 업 리셋 회로(50)로 구성된다.
상기 테스트 회로(10)는 모드 레지스터 세트(Mode Register Set)신호와 하이상태의 A7 어드레스에 의해 스페셜 테스트(Special Test)로 진입하여 출력신호를 주변회로(도시되지 않음)에 인가한다. 스페셜 테스트로 진입하면 입력된 제 1 내지 제 4 어드레스 신호(A2 내지 A5)를 조합하여 테스트의 종류를 결정하는 출력신호를 생성한다. 상기 테스트 회로(10)의 출력신호중 사용되지 않는 2개의 신호를 x8 모드 선택신호(x8_sel) 및 x4 모드 선택신호(x4_sel)로 이용한다. 상기 두개의 모드 선택신호(x8_sel 및 x4_sel)가 모두 로우상태일 경우 x16 모드가 선택된 경우이다. 그 이외에 x8 모드나 x4 모드를 선택할 경우에는 선택된 모드의 출력신호가 하이상태로 출력된다. 그러나 동시에 모드 선택신호(x8_sel 및 x4_sel)가 하이상태로 출력되지는 않는다.
상기 x8 모드 회로(20) 및 x4 모드 회로(30)는 상기 테스트 회로(10)의 출력신호(x8_sel 및 x4_sel), 음전압 발생기(40) 및 파워 안정화 신호(pwrup)에 따라 안티퓨즈 소자의 프로그램여부를 결정한 후, x8 모드 또는 x4 모드를 선택하는 인에이블 신호(x8_mode 및 x4_mode)를 생성한다.
상기 음전압 발생기(40)는 상기 x8 모드 회로(20) 및 x4 모드 회로(30)에 음전압(vbb_f)을 공급하며, 상기 음전압(vbb_f)은 안티퓨즈 소자(F1 및 F2)의 제 2 입력단에 인가되어 양단간의 전압차를 크게 하여 안티퓨즈 소자(F1 및 F2)가 프로그램 되도록 한다.
상기 파워 업 리셋 회로(50)는 전원전압을 센싱하여 초기에는 파워 안정화 신호(pwrup)를 로우상태로 출력하고, 전원전압이 일정전압에 도달하면 상기 파워 안정화 신호(pwrup)를 하이상태로 출력한다.
도 3(a)는 상기 x8 모드 회로(20)의 내부 회로도이다. 상기 x8 모드 회로(20)는 프로그램부(21), 래치부(22) 및 상기 래치부(22)의 초기화를 위한 제 2 PMOS 트랜지스터(P2)로 구성된다. 회로의 동작은 아래와 같다.
초기에는 상기 파워 안정화 신호(pwrup)가 로우상태로 제 2 PMOS 트랜지스터(P2)의 게이트에 인가되어 전원전압을 제 1 노드(A01)로 전달한다. 상기 래치부(22)는 제 1 노드(A01)의 전위에 의해 로우신호를 출력한다. 상기 파워 안정화 신호(pwrup)는 전원전압이 일정전압이 되기전에는 로우상태이며, 일정전압이 되면 하이상태가 된다. 이후 제 2 PMOS 트랜지스터(P2)가 턴오프상태가 되어 제 1 노드(A01)가 플로팅 상태가 되어도 래치부(22)는 로우상태를 래치하고 있다.
상기 테스트 회로(10)에서 x8 모드 선택신호(x8_sel)가 로우상태로 인가되면 제 1 PMOS 트랜지스터(P1)는 제 1 인버터(I1)의 출력신호에 의해 턴오프, 제 1 NMOS 트랜지스터(N1)는 턴오프상태가 되어 제 1 노드(A01)는 플로팅 상태가 된다. 따라서 래치부(22)는 초기의 로우신호를 그대로 출력하고 있다.
상기 테스트 회로(10)에서 x8 모드를 선택하는 x8 모드 선택신호(x8_sel)가 하이상태로 인가되면 제 1 인버터(I1)에 의해 반전된 출력신호가 제 1 PMOS 트랜지스터(P1)를 턴온시킨다. 상기 x8 모드 선택신호(x8_sel)는 제 1 NMOS 트랜지스터(N1)의 게이트에 인가되어 제 1 NMOS 트랜지스터(N1)도 턴온시킨다. 턴온된 상기 제 1 PMOS 트랜지스터(P1) 및 제 1 NMOS 트랜지스터(N1)에 의해 전원전압이 안티퓨즈 소자(F1)의 제 1 전극에 인가된다. 제 2 전극에는 음전압 발생기(40)의 음전압이 인가된다. 따라서 양단간의 고전압차에 의해 안티퓨즈 소자(F1)는 프로그램된다. 그 결과로, 제 1 노드(A01)의 전위는 상기 제 1 NMOS 트랜지스터(N1) 및 안티퓨즈 소자(F1)에 의해 전류패스가 생겨 로우상태로 된다. 상기 래치부(22)는 제 1 노드(A01)의 전위에 의해 하이상태의 x8 모드 인에이블 신호(x8_mode)를 출력한다.
도 3(b)는 상기 x4 모드 회로(30)의 내부 회로도이다. 상기 x4 모드 회로(30)는 프로그램부(31), 래치부(32) 및 상기 래치부(22)의 초기화를 위한 제 4 PMOS 트랜지스터(P4)로 구성된다. 회로의 동작은 아래와 같다.
초기에는 상기 파워 안정화 신호(pwrup)가 로우상태로 제 4 PMOS 트랜지스터(P4)의 게이트에 인가되어 전원전압을 제 2 노드(A02)로 전달한다. 상기 래치부(32)는 제 2 노드(A02)의 전위에 의해 로우신호를 출력한다. 상기 파워 안정화 신호(pwrup)는 전원전압이 일정전압이 되기전에는 로우상태이며, 일정전압이 되면 하이상태가 된다. 이후 제 4 PMOS 트랜지스터(P4)가 턴오프상태가 되어 제 2 노드(A02)가 플로팅 상태가 되어도 래치부(32)는 로우상태를 래치하고 있다.
상기 테스트 회로(10)에서 x4 모드 선택신호(x4_sel)가 로우상태로 인가되면 제 3 PMOS 트랜지스터(P3)는 제 2 인버터(I2)의 출력신호에 의해 턴오프, 제 2 NMOS 트랜지스터(N2)는 턴오프상태가 되어 제 2 노드(A02)는 플로팅 상태가 된다. 따라서 래치부(22)는 초기의 로우신호를 그대로 출력하고 있다.
상기 테스트 회로(10)에서 x4 모드를 선택하는 x4 모드 선택신호(x4_sel)가 하이상태로 인가되면 제 2 인버터(I2)에 의해 반전된 출력신호가 제 3 PMOS 트랜지스터(P3)를 턴온시킨다. 상기 x4 모드 선택신호(x4_sel)는 제 2 NMOS 트랜지스터(N2)의 게이트에 인가되어 제 2 NMOS 트랜지스터(N2)도 턴온시킨다. 턴온된 상기 제 3 PMOS 트랜지스터(P3) 및 제 2 NMOS 트랜지스터(N2)에 의해 전원전압이 안티퓨즈 소자(F2)의 제 1 전극에 인가된다. 제 2 전극에는 음전압 발생기(40)의 음전압이 인가된다. 따라서 양단간의 고전압차에 의해 안티퓨즈 소자(F2)는 프로그램된다. 그 결과로, 제 2 노드(A02)의 전위는 상기 제 2 NMOS 트랜지스터(N2) 및 안티퓨즈 소자(F2)에 의해 전류패스가 생겨 로우상태로 된다. 상기 래치부(32)는 제 2 노드(A02)의 전위에 의해 하이상태의 x4 모드 인에이블 신호(x4_mode)를 출력한다.
상기의 메모리 소자는 모두 x16 모드로 생산이 된다. 그러나 사용자에 의해 x8 모드나 x4 모드를 필요로 할 경우, 상기 테스트 회로(10)에 의해 조합된 제 1 내지 제 4 어드레스 신호(A2 내지 A5)중 사용되지 않는 출력신호를 이용하여 x8 모드 선택신호(x8_sel) 또는 x4 모드 선택신호(x4_sel)를 발생시켜 메모리 소자를 원하는 모드로 전환이 가능하다.
상기한 본 발명은 기존의 패드본딩을 이용한 x16, x8, x4 모드 선택방식을 안티퓨즈 소자를 이용하므로써 패키지 상태후에도 원하는 모드 선택을 가능케하여 체계적인 생산을 할 수 있으며, 기존에 있던 패드가 없어지므로써 집적도를 향상시킬 수 있다.
Claims (8)
- 다수의 어드레스를 조합하여 제 1 및 제 2 모드 선택신호를 생성하는 테스트 회로,상기 테스트 회로의 제 1 모드 선택신호, 파워 안정화 신호 및 음전압 발생기의 신호에 따라 안티퓨즈 소자의 프로그램 여부를 결정하고, 상기 안티퓨즈 소자의 프로그램 여부에 따라 제 1 모드 인에이블 신호를 생성하는 x8 모드 회로,상기 테스트 회로의 제 2 모드 선택신호, 파워 안정화 신호 및 음전압 발생기의 신호에 따라 안티퓨즈 소자의 프로그램 여부를 결정하고, 상기 안티퓨즈 소자의 프로그램 여부에 따라 제 2 모드 인에이블 신호를 생성하는 x4 모드 회로,상기 x8 모드 회로 및 x4 모드 회로에 안티퓨즈 소자를 프로그램 하는데 필요한 음전압을 발생하는 음전압 발생기,전원전압을 센싱하여 상기 x8 모드 회로 및 x4 모드 회로에 파워 안정화 신호를 공급하는 파워 업 리셋 회로로 구성된 것을 특징으로 하는 입력 모드 선택 회로.
- 제 1 항에 있어서,상기 테스트 회로는 모드 레지스터 세트 신호 및 선택된 어드레스 신호에 따라 어드레스 신호를 조합한 출력신호중 사용하지 않는 2개의 신호인 제 1 모드 선택신호 및 제 2 모드 선택신호를 각기 출력하도록 구성된 것을 특징으로 하는 입력 모드 선택 회로.
- 제 1 항에 있어서,상기 x8 모드 회로는 상기 제 1 모드 선택신호에 따라 안티퓨즈 소자를 프로그램하는 제 1 프로그램부,상기 안티퓨즈 소자의 프로그램여부를 래치하고, 상기 안티퓨즈 소자의 프로그램 여부에 따라 제 1 모드 인에이블 신호를 출력하는 제 1 래치부 및상기 래치부를 초기화하기 위한 제 1 수단을 포함하여 구성된 것을 특징으로 하는 입력 모드 선택 회로.
- 제 3 항에 있어서,상기 제 1 프로그램부는 상기 제 1 모드 선택신호를 반전시키기 위한 제 1 인버터,상기 제 1 인버터의 출력신호에 따라 스위칭되며 전원전압과 제 1 노드간에 접속되는 제 1 스위칭소자,상기 제 1 모드 선택신호에 따라 제 1 노드 전위를 상기 안티퓨즈 소자의 제 1 입력단에 인가하는 제 2 스위칭 소자,상기 제 2 스위칭 소자와 음전압 입력단간에 접속되는 안티퓨즈 소자로 구성된 것을 특징으로 하는 입력 모드 선택 회로.
- 제 1 항에 있어서,상기 x4 모드 회로는 상기 제 2 모드 선택신호에 따라 안티퓨즈 소자를 프로그램하는 제 2 프로그램부,상기 안티퓨즈 소자의 프로그램여부를 래치하고, 상기 안티퓨즈 소자의 프로그램 여부에 따라 제 2 모드 인에이블 신호를 출력하는 제 2 래치부 및상기 래치부를 초기화하기 위한 제 2 수단을 포함하여 구성된 것을 특징으로 하는 입력 모드 선택 회로.
- 제 5 항에 있어서,상기 제 2 프로그램부는 상기 제 2 모드 선택신호를 반전시키기 위한 제 1 인버터,상기 제 1 인버터의 출력신호에 따라 스위칭되며 전원전압과 제 1 노드간에 접속되는 제 1 스위칭소자,상기 제 1 모드 선택신호에 따라 제 1 노드 전위를 상기 안티퓨즈 소자의 제 1 입력단에 인가하는 제 2 스위칭 소자,상기 제 2 스위칭 소자와 음전압 입력단간에 접속되는 안티퓨즈 소자로 구성된 것을 특징으로 하는 입력 모드 선택 회로.
- 제 3 항에 있어서,상기 제 1 수단은 상기 제 1 래치부의 입력단과 전원전압단간에 접속되며 파워 안정화 신호에 따라 동작되는 트랜지스터로 구성되는 것을 특징으로 하는 입력 모드 선택 회로.
- 제 5 항에 있어서,상기 제 2 수단은 상기 제 2 래치부의 입력단과 전원전압단간에 접속되며 파워 안정화 신호에 따라 동작되는 트랜지스터로 구성되는 것을 특징으로 하는 입력 모드 선택 회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990065016A KR20010065148A (ko) | 1999-12-29 | 1999-12-29 | 입력 모드 선택 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990065016A KR20010065148A (ko) | 1999-12-29 | 1999-12-29 | 입력 모드 선택 회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010065148A true KR20010065148A (ko) | 2001-07-11 |
Family
ID=19632222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990065016A KR20010065148A (ko) | 1999-12-29 | 1999-12-29 | 입력 모드 선택 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20010065148A (ko) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100412135B1 (ko) * | 2001-10-08 | 2003-12-31 | 주식회사 하이닉스반도체 | 램버스 디램 |
| KR20040051706A (ko) * | 2002-12-11 | 2004-06-19 | 주식회사 하이닉스반도체 | Ｘ8과 ｘ16 모드의 선택적 전환이 이루어지는반도체메모리장치 |
| KR100792431B1 (ko) * | 2006-08-31 | 2008-01-10 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
| US7930465B2 (en) | 2004-10-22 | 2011-04-19 | Samsung Electronics Co., Ltd. | Determining operation mode for semiconductor memory device |
| KR101034599B1 (ko) * | 2005-04-29 | 2011-05-12 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
-
1999
- 1999-12-29 KR KR1019990065016A patent/KR20010065148A/ko not_active Application Discontinuation
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100412135B1 (ko) * | 2001-10-08 | 2003-12-31 | 주식회사 하이닉스반도체 | 램버스 디램 |
| KR20040051706A (ko) * | 2002-12-11 | 2004-06-19 | 주식회사 하이닉스반도체 | Ｘ8과 ｘ16 모드의 선택적 전환이 이루어지는반도체메모리장치 |
| US7930465B2 (en) | 2004-10-22 | 2011-04-19 | Samsung Electronics Co., Ltd. | Determining operation mode for semiconductor memory device |
| KR101034599B1 (ko) * | 2005-04-29 | 2011-05-12 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
| KR100792431B1 (ko) * | 2006-08-31 | 2008-01-10 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
| US7502266B2 (en) | 2006-08-31 | 2009-03-10 | Hynix Semiconductor Inc. | Semiconductor memory device |
| US7697348B2 (en) | 2006-08-31 | 2010-04-13 | Hynix Semiconductor Inc. | Semiconductor memory device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6876585B2 (en) | Circuit and method for selecting reference voltages in semiconductor memory device | |
| JP2706659B2 (ja) | メモリ内で冗長素子に切換えるためのスイッチ素子を備える集積回路 | |
| KR100348837B1 (ko) | 패키징 이후의 번-인 테스트에 사용되는 파워 메이크업회로를 구비한 반도체 집적 회로 장치 및 테스트 방법 | |
| KR20000052407A (ko) | 반도체 장치, 그 시험 방법 및 반도체 집적 회로 | |
| TWI509618B (zh) | 封裝的串列週邊介面反及閘快閃記憶體裝置及快閃記憶體裝置與其配置方法 | |
| US11449086B2 (en) | Power voltage selection circuit | |
| US8248882B2 (en) | Power-up signal generator for use in semiconductor device | |
| KR20010065148A (ko) | 입력 모드 선택 회로 | |
| JP2000057772A (ja) | 半導体記憶装置 | |
| KR100724564B1 (ko) | 반도체 메모리 장치 | |
| KR20020042186A (ko) | 반도체 메모리 장치 및 이 장치의 전압 레벨 조절방법 | |
| KR100267088B1 (ko) | 반도체메모리장치의기준전압발생회로 | |
| KR100383882B1 (ko) | 주기선택회로 및 이를 이용한 반도체메모리저장장치 | |
| KR100460073B1 (ko) | 반도체메모리의번-인모드제어회로 | |
| US7161852B2 (en) | Semiconductor memory device with stable internal power supply voltage | |
| KR100452326B1 (ko) | 반도체 메모리장치의 동작전압 모드 선택 방법 | |
| KR101143396B1 (ko) | 반도체 메모리 장치의 내부전압 발생기 | |
| US6344763B1 (en) | Semiconductor integrated circuit device that can suppress generation of signal skew between data input/output terminals | |
| KR0175022B1 (ko) | 반도체 기억장치의 데이터 입출력 모드 변환장치 | |
| US6107828A (en) | Programmable buffer circuit and a mask ROM device having the same | |
| KR940008212B1 (ko) | 리던던트 셀의 테스트 수단이 내장된 반도체 메모리 장치 | |
| KR0183936B1 (ko) | 프로그래머블한 신호지연회로 | |
| KR100492795B1 (ko) | 뱅크선택회로 | |
| KR100372636B1 (ko) | 반도체 메모리의 입력 캐패시턴스 제어 회로 | |
| KR100506044B1 (ko) | 어구성 선택회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |