JP3184101B2 - 半導体装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＬＳＩ（大規模集
積回路）等の半導体装置に関するもので、より具体的に
は、半導体装置の動作試験を行う際における試験モード
の切り換え方法に関するものである。

【０００２】

【従来の技術】従来、半導体装置をテストするにあたっ
ては、出力バッファの論理値を確定するために半導体装
置にテストパターンを入力して装置内部に設けられた論
理回路を動作させていた。しかしこうした手法を採る
と、回路規模が増大化するのに伴って、必要とされるテ
ストパターンが数万パターンといったように非常に多く
なってしまい、これに比例するようにテスト時間も長大
なものになっていた。そうしたことから、近年では、半
導体装置にテスト端子を用意し、テストにあたっては装
置をテストモードに切り換え、装置内部の論理回路をバ
イパスすることで出力バッファの論理値を確定する手法
等が用いられてきている。そこで以下、これら手法につ
いて詳述する。

【０００３】〔第１の従来技術〕図７は、第１の従来技
術による半導体装置の構成を示すブロック図である。こ
の半導体装置は第１の電源１００と接地電源１０１によ
り駆動される。すなわち、半導体装置を構成する第１の
回路１０２には、第１の電源供給配線１０３を介して第
１の電源１００が供給されるとともに、接地電源供給配
線１０４を介して接地電源１０１が接続される。

【０００４】また、この半導体装置は、通常の動作状態
に加えてこれとは異なる他の動作状態を有しており、こ
れらの状態を切り替えるために、制御信号端子１０５と
制御信号用入力バッファ１０６を必要としている。ここ
で、通常の動作状態とは、半導体装置をその本来の用途
に使用するモードである。これに対し、他の動作状態と
は、例えば半導体装置の試験を行うためのモードを意味
している。

【０００５】まず、通常の動作状態は制御信号端子１０
５の入力信号が”Ｈ”レベル（ハイレベル）の場合であ
る。この場合、動作モード切り換え回路１０７は、入力
端子１０８に与えられた論理値を入力バッファ１０９を
介して内部論理回路１１０に供給して、その動作結果を
出力バッファ１１１を介して出力端子１１２に出力す
る。

【０００６】これに対し、他の動作状態は制御信号端子
１０５の入力信号が”Ｌ”レベル（ローレベル）の場合
である。この場合、動作モード切り換え回路１０７は、
入力端子１０８に与えられた論理値を、内部論理回路１
１０を経由せずに出力バッファ１１１を介して出力端子
１１２に出力する。そして、こうした切り換え処理は、
制御信号供給配線１１３を介して与えられる制御信号用
入力バッファ１０６の出力に基づき、動作モード切り換
え回路１０７を構成するインバータ１１４，アンドゲー
ト（ＡＮＤゲート）１１５〜１１６，セレクタ１１７が
実現している。

【０００７】〔第２の従来技術〕図８は、第２の従来技
術による半導体装置に設けられたテスト回路の構成を示
す回路図であって、特開昭６３−１０５３８号公報に記
載されたものである。同図に示すように、この回路は通
常の動作状態で用いられる入力端子を制御信号端子１２
０と共用しており、入力バッファ１２１，レベル判定回
路１２２〜１２３，インバータ１２４，アンドゲート１
２５から構成される。ここで、レベル判定回路１２２，
１２３の閾電圧はそれぞれ図９に示す電位ＶＴＨ，ＶＴ
Ｌに設定されている。そして、こうした構成によって、
図９に示すような動作波形が得られることになる。

【０００８】いま、第１の従来技術における図７の半導
体装置に対して図８のテスト回路を適用した場合を想定
する。その際、”Ｈ”レベルの入力（図９の電位ＶＤ
Ｄ）を第１の電源１００の動作電位とし、”Ｌ”レベル
の入力（図９の電位ＧＮＤ）を接地電位とする。また、
制御信号端子１２０の入力信号波形としては次のような
波形を入力する。すなわち、通常の動作状態又は他の動
作状態にある場合には、レベル判定回路１２２，１２３
が同じ論理値を出力するようにして、アンドゲート１２
５の出力を”Ｌ”レベルとする。そしてこれを以て、内
部論理回路１１０（図１）に入力バッファ１２１の出力
を供給するように、動作モード切り換え回路１０７を制
御する。

【０００９】これに対し、動作モードの切り換え時に
は、レベル判定回路１２２，１２３がそれぞれ”Ｌ”レ
ベル，”Ｈ”レベルを出力するようにして、アンドゲー
ト３２ｂの出力が”Ｈ”レベルとなるようにする。そし
てこれを以て、動作モード切り換え回路１０７の設定を
変更する。そのために、動作モードの切り換え時におい
ては、図示したように、制御信号端子１２０の入力信号
の電位を電位ＶＤＤと電位ＧＮＤの中間付近に設定して
いる。

【００１０】ここで、図８の回路では、図１０に示すよ
うに、実際の制御信号端子１２０に入力される信号波形
は或る時間幅を持って”Ｈ”レベルから”Ｌ”レベル或
いはその逆に変化する。そのために、図８のアンドゲー
ト１２５の出力信号にはスパイク波形が発生することに
なり、その先に接続された動作モード切り換え回路１０
７を誤設定してしまう可能性がある。特に、これは波形
になまりがある場合に問題になりやすい。

【００１１】〔第３の従来技術〕図１１は、第３の従来
技術による半導体装置の構成の要部を示す回路図であっ
て、特開平７−１２９０２号公報に記載されたものであ
る。同図に示すように、この回路も通常の動作状態で用
いられる入力端子を制御信号端子１３０と共用してい
る。そして、動作モード設定検出信号１３１によって半
導体装置の動作モードが制御される。

【００１２】なお、この図において、Ｖ１を電源の動作
電位とし、Ｖ２を接地電位とする。また電位Ｖ４は、電
源の動作電位Ｖ１にＭＯＳトランジスタ（金属酸化物半
導体トランジスタ）１３２の閾値を加えた以上の高い電
位に設定されている。ここで、この従来技術では電位Ｖ
４を発振回路を用いて半導体装置１３３の内部で生成し
ている。なお、図中の符号１３４は制御信号端子１３０
の出力を内部回路（図示省略）へ送出するための入力バ
ッファである。

【００１３】いま、”Ｈ”レベルの入力を電源の動作電
位とし”Ｌ”レベルを接地電位とする信号が、通常信号
として制御信号端子１３０に入力される場合、この信号
は通常の動作状態或いは他の動作状態の入力信号として
機能することになる。つまり、この場合は、ＭＯＳトラ
ンジスタ１３２がオフ状態であるため、図１２に示すよ
うに、動作モード設定検出信号１３１には電位Ｖ４が負
荷抵抗１３５を介して出力される。

【００１４】これに対し、電位Ｖ４よりもさらに高い電
位Ｖ３が動作モード設定信号として制御信号端子１３０
に入力されると、ＭＯＳトランジスタ１３２がオン状態
となる。これにより、図１２に示すように、動作モード
設定検出信号１３１が電位Ｖ４から電源の動作電位Ｖ１
に降下するので、半導体装置において動作モード切り換
えを認識することができる。

【００１５】〔複数種類の電源への適用〕次に、上述し
た第１の従来技術を、接地電源に加えてこの接地電源と
は異なる複数種類の電源を持つ半導体装置に適用した形
態について説明する。図１３はこうした形態における半
導体装置のブロック図であり、図１と同じ構成要素につ
いては同一の符号を付してあり、ここではその説明を省
略する。

【００１６】さて、図示したように、半導体装置は第１
の電源１００により駆動される第１の回路１４０と、第
２の電源供給配線１４１を介して第２の電源１４２によ
り駆動される第２の回路１４３に大別される。そして、
通常の動作状態では、制御信号端子１０５の入力信号
が”Ｈ”レベル又は”Ｌ”レベルで、動作モード切り換
え回路１０７にて、入力端子１０８からの論理値を内部
論理回路１１０に供給し、その動作結果を出力端子１１
２に出力する。これに対し、他の動作状態では、入力端
子１０８からの論理値を内部論理回路１１０を経由せず
に出力端子１１２に出力する。

【００１７】なお、図１４はこの形態における半導体装
置を半導体チップ１５０上に実装した場合の平面図を示
しており、図中、入出力バッファ１５１は入力バッファ
１０９と出力バッファ１１１を兼ね、論理セル１５２は
内部論理回路１１０を実現する。また、符号１５３は周
知のボンディングパッドである。

【００１８】一方、上述した第３の従来技術（図１１参
照）を、接地電源に加えてこれとは異なる複数種類の電
源を持つ半導体装置１３３に適用した形態を考える。す
るとこの形態では、電位Ｖ１を第１の電源とした場合
に、電位Ｖ４を第２の電源として半導体装置１３３に供
給できるため、電位Ｖ４を半導体装置１３３の内部で生
成する必要がなくなる。

【００１９】しかしながら、制御信号端子１３０を通常
の動作状態或いは他の動作状態の入力端子として使用す
ることとし、電源の動作電位Ｖ１より高い電位を入力し
た場合、ＣＭＯＳ（相補型ＭＯＳ）回路の素子破壊を招
来するなどの問題を生じる。さらに、第３の従来技術で
は、電源の動作電位Ｖ１より高い電位を入力することに
よって、回路動作を安定化する工夫を凝らしている。し
かしながら、通常の入力端子と制御信号端子を共有する
ことは動作の不安定化を引き起こすことになり、この問
題点については第３の従来技術を記載した文献自身が指
摘するところである。

【００２０】

【発明が解決しようとする課題】以上のように、第１の
従来技術にあっては、通常用いられる入力端子１０８及
び入力バッファのほかに、制御信号端子１０５及び制御
信号用入力バッファ１０６を必要としている。ところ
が、こうした端子を余分に設けなければいけないとする
と、ユーザが使用可能な信号端子を減らしてしまうこと
になる。

【００２１】これに対して、第２の従来技術や第３の従
来技術においては通常の入力端子と制御信号端子を共用
した構成となっている。しかしながら、これらの技術を
そのまま複数種類の電源を有する半導体装置に適用する
と、これら従来技術が持っている問題点をそのまま受け
継いでしまうことになる。

【００２２】つまり、上述したように、第２の従来技術
ではアンドゲート１２５（図８参照）の出力信号にスパ
イク波形が発生する可能性があるために、第１の電源の
動作電位と接地電源の電位との間に動作モード切り換え
信号を設定すると、動作モード切り換え回路を誤設定し
てしまう恐れが生じることになる。

【００２３】一方、第３の従来技術では、制御信号端子
１３０（図１１参照）を通常の動作状態或いは他の動作
状態の入力端子として使用した場合、電源の動作電位よ
りも高い電位を入力すると、ＣＭＯＳ回路の素子破壊を
引き起こしてしまうという問題を抱えている。

【００２４】また、定常状態では電源電流が流れないＣ
ＭＯＳ回路において、発振回路などを用いて内部で異な
る電位を生成すると、定常電流が流れる状態になって半
導体装置の信頼性を低下させる可能性がある。こうした
問題を極力避けるために、第３の従来技術において第２
の電源を設けることが考えられる。しかしながら、動作
モードの切り換えを認識させるだけの目的で第２の電源
を使用することは、半導体装置の端子を占有してしまう
点で問題がある。この点は、制御信号端子を別に用意す
る必要のある第１の従来技術と同一である。

【００２５】さらに、第３の従来技術では、動作モード
切り換え回路のほかに、ＭＯＳトランジスタ１３２や負
荷抵抗１３５を追加する必要があることから、必然的に
半導体装置の回路規模が増大してしまうという問題も存
在する。本発明は上記の点に鑑みてなされたものであ
り、その目的は、外部から独立した複数の電源が供給さ
れる多電源動作の半導体装置において、テスト端子を設
けることなく動作モードの切り換えを実現するととも
に、通常使用時及びテスト時の何れにおいても安定的に
動作し、なおかつ、動作モードを切り換えた場合に不安
定な領域を発生させることのない半導体装置を提供する
ことにある。

【００２６】

【課題を解決するための手段】以上の課題を解決するた
めに、請求項１記載の発明は、接地電源及び該接地電源
とは異なる第１〜第ｎ（ｎは２以上の自然数）の電源に
より駆動される半導体装置において、前記第１の電源の
電位が供給される第１の回路ブロックと、前記第２〜第
ｎの電源により、電位がそれぞれ供給され、前記第１の
回路ブロックの入力端子に与えられる信号に基づいて所
定の演算を行う論理回路をそれぞれ有する第２〜第ｎの
回路ブロックと、前記第２〜第ｎの電源により、電位が
制御入力端に与えられ、これら電源の電位に基づいて装
置の動作モードを切り換え、前記制御入力端における電
位に基づき、前記入力端子に与えられる信号及び前記各
論理回路の出力のうちの何れかを選択し、選択された信
号を前記第１の回路ブロックの出力端子へ送出する動作
モード切り換え手段とを具備することを特徴としてい
る。

【００２７】

【００２８】また、請求項２記載の発明は、請求項１記
載の発明において、前記出力端子の代わりに、双方向端
子若しくはトライステート端子を有し、前記動作モード
切り換え手段は、前記制御入力端の電位が非動作電位で
ある場合に、前記入力端子とは別の入力端子に与えられ
た信号により前記双方向端子若しくは前記トライステー
ト端子のイネーブル／ディセーブルを制御することを特
徴としている。また、請求項３記載の発明は、請求項１
記載の発明において、前記各論理回路の入力にラッチ回
路を付加すると共に、前記制御入力端の非動作電位を前
記各論理回路がその状態値を保持可能な電位に設定した
ことを特徴としている。

【００２９】また、請求項４記載の発明は、請求項１〜
３の何れかの項記載の発明において、前記第２〜第ｎの
回路ブロックは、それぞれ前記第２〜第ｎの電源の電位
が非動作電位の場合にその動作を行わないことを特徴と
している。

【００３０】また、請求項５記載の発明は、接地電源及
び該接地電源とは異なる第１〜第ｎ（ｎは２以上の自然
数）の電源により駆動される半導体装置において、前記
第１の電源の電位が供給される第１の回路ブロックと、
前記第２〜第ｎの電源により、電位が制御入力端に与え
られ、これら電源の電位に基づいて、前記制御入力端に
与えられる電源の電位が非動作電位から動作電位に変化
したか若しくは所定の基準電位から動作電位に変化した
ことを検出して、装置の動作モードを切り換える動作モ
ード切り換え手段と、前記制御入力端に与えられる電源
の電位が非動作電位の場合に前記動作モードの初期設定
を行う初期設定手段と、それぞれ前記動作モード切り換
え手段によって切り換えられた動作モードに応じて所定
の演算動作を行う論理回路を具備し、前記第２〜第ｎの
電源により、電位がそれぞれ供給される第２〜第ｎの回
路ブロックとを具備することを特徴としている。

【００３１】また、請求項６記載の発明は、請求項５記
載の発明において、前記動作モード切り換え手段は、少
なくとも１個のフリップフロップと、前記制御入力端に
接続されて互いに閾値が異なる少なくとも２個の組み合
わせ回路若しくはトランスファゲートを有し、前記各組
み合わせ回路若しくは各トランスファゲートは、前記制
御入力端における電源の電位の変化を検出して、前記フ
リップフロップの論理値を変化させることを特徴として
いる。また、請求項７記載の発明は、請求項１〜６の何
れかの項記載の発明において、前記第２〜第ｎの電源の
電位は動作電位と接地電位の間で変化することを特徴と
している。

【００３２】

【発明の実施の形態】以下、図面を参照して本発明の各
実施形態について説明する。 〔第１実施形態〕まず初めに、接地電源の他に２種類の
電源を有する半導体装置について説明する。図１は本実
施形態による半導体装置の構成を示すブロック図であ
り、同図に示すように、第１の電源１と第２の電源２が
上記２種類の電源に相当する。

【００３３】第１の回路３は、第１の電源供給配線４を
介して第１の電源１により駆動される回路であり、動作
モード切り換え回路５，入力端子６に接続された入力バ
ッファ７，出力端子８が接続された出力バッファ９が設
けられている。また、第２の回路１０は、第２の電源供
給配線１１を介して第２の電源２により駆動される回路
である。この第２の回路１０は、接地電源供給配線１２
を介して接地電源１３にも接続されており、その中には
内部論理回路１４が設けられている。この内部論理回路
１４は、半導体装置を本来の用途に用いる場合に当該装
置の機能を実現するために必要な回路である。

【００３４】ここで、動作モード切り換え回路５の構成
を詳述する。この動作モード切り換え回路５には、イン
バータ１５，アンドゲート１６〜１７，セレクタ１８が
設けられている。また、動作モード切り換え回路５は第
２の電源２を入力信号の一つとしており、この第２の電
源２はセレクタ１８の選択信号になっている。そしてイ
ンバータ１５，アンドゲート１６〜１７は、第２の電源
２のレベルに従って、入力バッファ７の出力信号をセレ
クタ１８又は内部論理回路１４の何れかに送出する。ま
たセレクタ１８は、選択信号である第２の電源２のレベ
ルに従って、内部論理回路１４の出力，アンドゲート１
６を介した入力バッファ７の出力信号のうちの何れかを
選択する。すなわちセレクタ１８は、選択信号が”Ｈ”
レベルの場合には内部論理回路１４の出力を選択し、選
択信号が”Ｌ”レベルの場合にはアンドゲート１６の出
力を選択する。

【００３５】一方、図２は本実施形態による半導体装置
を半導体チップ２０上に実装した場合の平面図である。
同図において、図１と同じ構成要素については同一の符
号を付してあり、ここではその説明を省略する。図中、
入出力用バッファ２１は図１の入力バッファ７及び出力
バッファ９を兼ねるもので、第１の電源１により駆動さ
れる。また、動作モード切り換え回路５には第１の電源
供給配線４を介して第１の電源１の動作電位（即ち、第
１の回路１が動作するのに必要な電位）が供給されると
ともに、第２の電源供給配線１１を介して第２の電源２
の動作電位或いは接地電位（非動作電位）が入力信号と
して供給され、さらには、接地電源供給配線１２を介し
て接地電源１３に接続される。また、論理セル２２は内
部論理回路１４を実現するもので、第２の電源供給配線
１１を介して第２の電源２の動作電位或いは接地電位が
供給される。さらに、符号２３は周知のボンディングパ
ッドである。

【００３６】次に、上記構成による半導体装置の動作を
説明する。まず、通常の動作状態として第２の電源２が
動作電位の場合について説明する。第２の電源２が動作
電位（”Ｈ”レベル）であると、インバータ１５の出力
は”Ｌ”レベルとなって、アンドゲート１６の出力は”
Ｌ”レベルに固定される。これに対し、アンドゲート１
７は、入力端子６に与えられて入力バッファ７から出力
される論理値をそのまま内部論理回路１４へ出力する。
またセレクタ１８は、選択信号である第２の電源２が”
Ｈ”レベルであるから内部論理回路１４の出力を選択す
ることになり、選択された出力が出力バッファ９を経由
して出力端子８に出力される。

【００３７】一方、他の動作状態として第２の電源２が
接地電位の場合について説明する。第２の電源２が接地
電位であると、インバータ１５の出力は”Ｈ”レベルと
なり、アンドゲート１６は入力バッファ７の論理値をそ
のままセレクタ１８へ出力し、アンドゲート１７の出力
は”Ｌ”レベルに固定される。またセレクタ１８は、選
択信号である第２の電源２が”Ｌ”レベルであるからア
ンドゲート１６の出力を選択することになり、これが出
力バッファ９を経由して出力端子８に出力される。さら
にこの時、第２の電源２は接地電位であるから、内部論
理回路１４は動作しないようになっている。

【００３８】ところで、本実施形態を図２に示す半導体
装置の試験に適用した場合について説明する。まず、通
常の動作状態として、第１の電源１，第２の電源２，接
地電源１３の電位をそれぞれ５Ｖ，３Ｖ，０Ｖと想定す
る。すると、ボンディングパッド２３より供給された入
力信号は、入出力用バッファ２１を経由して動作モード
切り換え回路５に供給される。動作モード切り換え回路
５は、第２の電源供給配線１１により供給された第２の
電源２の電位３Ｖを”Ｈ”レベルとして扱い、入力信号
を論理セル２２に供給する。

【００３９】このようなことから、論理セル２２には第
２の電源供給配線１１を介して第２の電源２の電位３Ｖ
が供給されると共に、接地電源供給配線１２を介して接
地電源１３の電位０Ｖに接続される。そして、論理セル
２２は、入力信号に基づいて所定の論理演算を行ったの
ちに、この演算結果を動作モード切り換え回路５に出力
する。動作モード切り換え回路５は、論理セル２２から
の出力信号を入出力用バッファ２１を経由してボンディ
ングパッド２３へ出力する。

【００４０】一方、他の動作状態として、第１の電源
１，第２の電源２，接地電源１３の電位をそれぞれ５
Ｖ，０Ｖ，０Ｖと想定する。すると、ボンディングパッ
ド２３より供給された入力信号は、入出力用バッファ２
１を経由して動作モード切り換え回路５に供給される。
動作モード切り換え回路５は、第２の電源供給配線１１
により供給された第２の電源２の電位０Ｖを”Ｌ”レベ
ルとして扱い、入力信号を動作モード切り換え回路５に
供給する。動作モード切り換え回路５は、この入力信号
を入出力用バッファ２１を経由してボンディングパッド
２３に出力する。

【００４１】以上のように、出力バッファとして使用し
ている入出力用バッファ２１の試験は、入力バッファと
して使用される入出力用バッファ２１の入力信号によっ
て容易に設定できるのである。つまり、テストパターン
として２パターンあれば、”Ｈ”レベル及び”Ｌ”レベ
ルの状態を実現でき、しかも、入出力用バッファ２１と
動作モード切り換え回路５だけが動作していれば良い。
また、第２の電源２の電位を０Ｖとすることによって、
試験に不要な論理セル２２を切り離すようにしている。
なお、アンドゲート１７に供給される電源を、動作モー
ド切り換え回路５の各部に供給される電源とは異なるも
のとしても良い。

【００４２】〔第２実施形態〕この実施形態では、接地
電源の他に４種類の電源を有する半導体装置について説
明する。図３は同実施形態による半導体装置の構成を示
すブロック図である。ここで、図３において図１と同じ
構成要素については同一の符号を付してあり、ここでは
その説明を省略する。

【００４３】さて、同図に示すように、第１の回路３０
は第１の電源１で動作する回路であり、動作モード切り
換え回路３１，入力バッファ７，出力バッファ９を有し
ている。また、第２の回路３２，第３の回路３３，第４
の回路３４は、それぞれ第２の電源２，第３の電源３
５，第４の電源３６で動作する回路であって、各々、論
理回路３７，論理回路３８，論理回路３９を有してい
る。つまり、これら論理回路はそれぞれ第２の電源２，
第３の電源３５，第４の電源３６で動作するように構成
される。

【００４４】インバータ４０〜４２，ナンドゲート（Ｎ
ＡＮＤゲート）４３ａ〜４３ｃは、セレクタ４５〜４７
に対する選択信号を生成する回路である。これらセレク
タは生成された選択信号に従って、論理回路３７〜３９
の各出力と入力バッファ７の出力のうちの何れかを選択
するものである。なお、第３の電源供給配線４８，第４
の電源供給配線４９は、それぞれ第３の電源３５，第４
の電源３６を各部に供給している。

【００４５】セレクタ４５は、ナンドゲート４３ｂから
の選択信号に従って、選択信号が”Ｈ”レベルであれば
論理回路３７の出力を選択し、選択信号が”Ｌ”レベル
であれば入力バッファ７の出力を選択して、これを論理
回路３８の入力へ送出する。同様にして、セレクタ４６
は、ナンドゲート４３ｃからの選択信号に従って、選択
信号が”Ｈ”レベルであれば論理回路３８の出力を選択
し、選択信号が”Ｌ”レベルであれば入力バッファ７の
出力を選択して、これを論理回路３９の入力へ送出す
る。

【００４６】また、セレクタ４７は、インバータ４２及
びナンドゲート４３ａ〜４３ｂの出力に基づいて、入力
バッファ７，論理回路３７〜３９の何れかの出力を選択
する。より詳細に言うと、ナンドゲート４３ａの出力
が”Ｌ”レベルであると論理回路３７の出力を選択し、
ナンドゲート４３ｂの出力が”Ｌ”レベルであると論理
回路３８の出力を選択し、インバータ４２の出力が”
Ｌ”レベルであると論理回路３９の出力を選択する。ま
た、インバータ４２，ナンドゲート４３ａ〜４３ｂの出
力が何れも”Ｈ”レベルであると、セレクタ４７は入力
バッファ７の出力を選択する。

【００４７】次に、上記構成による半導体装置の動作を
説明する。なお以下では、第１の電源１，第２の電源
２，第３の電源３５，第４の電源３６の動作電位をそれ
ぞれ５Ｖ，３Ｖ，３Ｖ，２Ｖとし、また接地電位を０Ｖ
とする。まず、通常の動作状態として、第１の電源１，
第２の電源２，第３の電源３５，第４の電源３６がそれ
ぞれ５Ｖ，３Ｖ，３Ｖ，２Ｖの場合を想定する。この場
合、インバータ４０，４１の出力は何れも”Ｌ”レベル
であるから、ナンドゲート４３ａ〜４３ｃの出力は何れ
も”Ｈ”レベルとなり、また、インバータ４２の出力
は”Ｌ”レベルとなる。

【００４８】一方、入力端子６に与えられた入力信号
は、入力バッファ７を経由して論理回路３７の入力に供
給される。他方、セレクタ４５は論理回路３７の出力を
選択してこれを論理回路３８の入力に接続し、セレクタ
４６は論理回路３８の出力を論理回路３９の入力に接続
する。また、セレクタ４７は論理回路３９の出力を選択
して、選択された信号が出力バッファ９を経由して出力
端子８に出力される。

【００４９】次に、他の第１の動作状態として、第１の
電源１，第２の電源２，第３の電源３５，第４の電源３
６がそれぞれ５Ｖ，３Ｖ，０Ｖ，０Ｖの場合を想定す
る。この場合、インバータ４０，４１，４２の出力がそ
れぞれ”Ｌ”レベル，”Ｈ”レベル，”Ｈ”レベルにな
るため、ナンドゲート４３ａの出力は”Ｌ”レベルに，
ナンドゲート４３ｂの出力は”Ｈ”レベルに，ナンドゲ
ート４３ｃの出力は”Ｈ”レベルになる。一方、入力端
子６に与えられた入力信号は、入力バッファ７を経由し
て論理回路３７に供給される。他方、セレクタ４７は論
理回路３７の出力を選択し、これを出力バッファ９を経
由して出力端子８に出力する。なおこのとき、第３の電
源３５と第４の電源３６は何れも０Ｖであるため、論理
回路３８と論理回路３９は動作しないようになってい
る。

【００５０】次に、他の第２の動作状態として第１の電
源１，第２の電源２，第３の電源３５，第４の電源３６
がそれぞれ５Ｖ，０Ｖ，３Ｖ，０Ｖの場合を想定する。
この場合、インバータ４０，４１，４２の出力がそれぞ
れ”Ｈ”レベル，”Ｌ”レベル，”Ｈ”レベルになるた
め、ナンドゲート４３ａの出力は”Ｈ”レベルに，ナン
ドゲート４３ｂの出力は”Ｌ”レベルに，ナンドゲート
４３ｃの出力は”Ｈ”レベルになる。一方、入力端子６
に与えられた入力信号は、入力バッファ７，セレクタ４
５を経由して論理回路３８の入力に供給される。他方、
セレクタ４７は論理回路３８の出力を選択し、これを出
力バッファ９を経由して出力端子８に出力する。なおこ
のとき、第２の電源２と第４の電源３６は何れも０Ｖで
あるため、論理回路３７と論理回路３９は動作しないよ
うになっている。

【００５１】次に、他の第３の動作状態として、第１の
電源１，第２の電源２，第３の電源３５，第４の電源３
６がそれぞれ５Ｖ，０Ｖ，０Ｖ，２Ｖの場合を想定す
る。この場合、インバータ４０，４１，４２の出力がそ
れぞれ”Ｈ”レベル，”Ｈ”レベル，”Ｌ”レベルにな
るため、ナンドゲート４３ａ及びナンドゲート４３ｂの
出力は何れも”Ｈ”レベルになり、ナンドゲート４３ｃ
の出力は”Ｌ”レベルになる。一方、入力端子６に与え
られた入力信号は、入力バッファ７，セレクタ４６を経
由して論理回路３９の入力に供給される。他方、セレク
タ４７は論理回路３９の出力を選択し、これを出力バッ
ファ９を経由して出力端子８に出力する。なおこのと
き、第２の電源２と第３の電源３５は何れも０Ｖである
ため、論理回路３７と論理回路３８は動作しないように
なっている。

【００５２】次に、他の第４の動作状態として、第１の
電源１，第２の電源２，第３の電源３５，第４の電源３
６がそれぞれ５Ｖ，０Ｖ，０Ｖ，０Ｖの場合を想定す
る。この場合、インバータ４０〜４２の出力は何れも”
Ｈ”レベルとなるため、ナンドゲート４３ａ，ナンドゲ
ート４３ｂの出力は何れも”Ｈ”レベルになり、ナンド
ゲート４３ｃの出力は”Ｌ”レベルになる。一方、入力
端子６に与えられた入力信号は、入力バッファ７を経由
して直接セレクタ４７に供給される。他方、セレクタ４
７は入力バッファ７の出力を選択し、これを出力バッフ
ァ９を経由して出力端子８に出力する。なおこのとき、
第２の電源２，第３の電源３５，第３の電源３６は何れ
も０Ｖであるため、論理回路３７〜３９は動作しないよ
うになっている。

【００５３】以上のように、他の第１乃至第３の動作状
態にあっては、異なる電源によって動作する回路毎に試
験を行うことが可能となっている。また、他の第４の動
作状態においては、第１実施形態のように、出力バッフ
ァとして使用している入出力用バッファ２１（図２参
照）の試験が可能となっている。また、第１実施形態と
同様に、試験に不要な回路については各電源の電位を０
Ｖとすることで、これを切り離すようにしている。

【００５４】なお、動作モード切り換え回路３１に設け
られた組み合わせ回路を変更することで、例えば、論理
回路３７及び論理回路３８を動作させ、論理回路３９を
切り離した状態で半導体装置を機能させることも可能で
ある。

【００５５】また、動作モード切り換え回路３１におい
て、インバータ４０〜４２，ナンドゲート４３ａ〜４３
ｃの閾値を通常よりも高くあるいは低く設定すると共
に、論理回路３７〜３９の各入力にラッチ回路を設ける
ようにする。また、第２の電源２，第３の電源３５，第
４の電源３６の各々につき、上述した動作電位及び接地
電位とは異なる第２の電位を設定する。そして、これら
第２の電位を例えば第２の電源２については２Ｖに，第
３の電源３５については２Ｖに，第４の電源３６につい
ては１．５Ｖに設定し、これら第２の電位をそれぞれ”
Ｌ”レベルと認識させるように構成する。こうすること
で、上述した他の第４の動作状態において、論理回路３
７〜３９の状態値を保持させることができる。

【００５６】〔第３実施形態〕この実施形態では、接地
電源の他に２種類の電源を有する半導体装置の形態のう
ち、第１実施形態とは異なる形態について説明する。図
４は本実施形態による半導体装置の構成を示すブロック
図であって、図１〜図３と同じ構成要素については同一
の符号を付してあり、ここではその説明を省略する。

【００５７】さて、図４に示すように、第１の回路５１
は第１の電源１で動作する回路であって、動作モード切
り換え回路５２，入力バッファ７，出力バッファ９を有
している。また、第２の回路５３は第２の電源２で動作
する回路であって、入力バッファ７，出力バッファ９，
内部論理回路５９を有している。

【００５８】ここで、動作モード切り換え回路５２は、
レベル判定回路５４〜５５，Ｔ−フリップフロップ５６
〜５７，デコーダ５８から構成される。レベル判定回路
５４〜５５は判定した入力信号のレベルを判定して出力
するもので、レベル判定の閾値については後述する。ま
た、これらＴ−フリップフロップにおいて、符号Ｔはク
ロック入力端子，符号Ｒはリセット端子，符号Ｑは出力
端子，符号ＱＢは出力端子Ｑから出力される信号の反転
信号を出力する出力端子である。そして、リセット端子
Ｒが”Ｈ”レベルとなるとＴ−フリップフロップがリセ
ットされる。また、デコーダ５８は、Ｔ−フリップフロ
ップ５６〜５７の２本の出力を４本の信号にデコードし
て、これらを内部論理回路５９へ出力する。

【００５９】また、内部論理回路５９はデコーダ５８か
ら送られるデコード信号によって各種の動作モードに設
定されるようになっており、図４ではＴ−フリップフロ
ップが２段構成になっていることから４通りの組み合わ
せが可能となる。そこで例えば、Ｔ−フリップフロップ
５６，５７の出力端子Ｑのレベルに応じて、これら出力
が、 何れも”Ｌ”レベルの場合に、通常の動作 それぞれ”Ｈ”レベル，”Ｌ”レベルの場合に、ス
キャンパス試験の動作 それぞれ”Ｌ”レベル，”Ｈ”レベルの場合に、内
部論理回路５９の一部の機能ブロックを試験する動作 何れも”Ｈ”レベルの場合に、組み合わせ回路のみ
の試験の動作 とするなどの割り当てが可能となる。

【００６０】一方、レベル判定回路５４〜５５が認識す
るレベルは、図５に示すように通常の論理素子のものと
は異なる設定となっている。すなわち、同図において、
領域７０ａは通常の論理素子が”Ｈ”レベルと認識する
領域，領域７０ｂは通常の論理素子が”Ｌ”レベルと認
識する領域である。

【００６１】これに対し、レベル判定回路５４が”Ｈ”
レベル，”Ｌ”レベルと認識する領域は、閾値電位Ｖ
_TH1 を境としてそれぞれ領域７１ａ，領域領域７１ｂに
設定されている。同様にして、レベル判定回路５５が”
Ｈ”レベル，”Ｌ”レベルと認識する領域は、閾値電位
Ｖ_TH2 を境としてそれぞれ領域７２ａ，領域領域７２ｂ
に設定されている。したがって、レベル判定回路５４，
５５の間でレベルが異なるのは図中の領域７３というこ
とになる。

【００６２】次に、上記構成による半導体装置の動作を
説明する。なお以下では、第１の電源１の動作電位を５
Ｖ，第２の電源２の動作電位を３．３Ｖ，動作モード切
り替え回路５２の基準電位をｌ．５Ｖ，接地電位を０Ｖ
とする。そうした場合、第２の電源２として図６に示さ
れる波形が供給された場合は、レベル判定回路５４〜５
５の波形がそれぞれ同図に図示したようになる。

【００６３】すなわち、第２の電源２の電位が、動作電
位である３．３Ｖから０Ｖ（第２の電位）に変化する
と、レベル判定回路５５が”Ｈ”レベルを出力するよう
になる。これにより、Ｔ−フリップフロップ５６〜５７
のリセット端子が”Ｈ”レベルとなって、これらの出力
端子Ｑのレベルが”Ｌ”レベルに初期化される。なお、
このときレベル判定回路５４の出力も”Ｌ”レベルか
ら”Ｈ”レベルに変化する。次いで、第２の電源２の電
位が０Ｖから３．３Ｖに戻ると、レベル判定回路５５及
びレベル判定回路５４の出力端子Ｑのレベルがこの順番
で順次”Ｈ”レベルから”Ｌ”レベルに切り替わる。

【００６４】その後に、第２の電源２の電位が、動作モ
ード切り替え回路５２の基準電位であるｌ．５Ｖ（第３
の電位）に設定されると、レベル判定回路５４の出力だ
けが”Ｌ”レベルから”Ｈ”レベルに変化する。これに
より、Ｔ−フリップフロップ５６のクロック入力端子Ｔ
にクロックが入力されて、Ｔ−フリップフロップ５６の
出力端子Ｑのレベルが”Ｌ”レベルから”Ｈ”レベルに
反転する。なお、第２の電源２の電位は閾値電位Ｖ_TH2
を上回っているため、レベル判定回路５５の出力は相変
わらず”Ｌ”レベルのままとなる。

【００６５】その後、第２の電源２の電位が１．５Ｖか
ら３．３Ｖに戻ると、レベル判定回路５４の出力は”
Ｌ”レベルに戻る。そして再び、第２の電源２を３．３
Ｖから１．５Ｖに変化させると、Ｔ−フリップフロップ
５６にクロックが入ってその出力端子Ｑのレベルが”
Ｈ”レベルから”Ｌ”レベルへ反転する。すなわち、Ｔ
−フリップフロップ５６の出力端子ＱＢのレベルが”
Ｌ”レベルから”Ｈ”レベルに変化し、これによりＴ−
フリップフロップ５７にクロックが入ってその出力が反
転する。したがって、Ｔ−フリップフロップ５６，５７
の出力はそれぞれ”Ｌ”レベル，”Ｈ”レベルとなる。

【００６６】これ以後は、第２の電源２を上述したのと
同様に変化させることで、Ｔ−フリップフロップ５６，
５７の出力が何れも”Ｈ”レベルとなったのち、再び、
Ｔ−フリップフロップ５６，５７の出力が共に”Ｌ”レ
ベルの状態に戻る。なお、第２の電源２の電位が閾値電
位Ｖ_TH2 を下回らない限り、レベル判定回路５５の出力
は”Ｈ”レベルとならず、Ｔ−フリップフロップ５６〜
５７がリセットされることはない。換言すれば、第２の
電源２の電位を接地電位まで下げれば、これらのＴ−フ
リップフロップをリセットできることになる。

【００６７】以上のように、Ｔ−フリップフロップ５６
〜５７が出力する論理値によってデコーダ５８の出力信
号を異ならせることができる。そのため、内部論理回路
５９に所望の動作モードを設定することができ、第１の
電源１，第２の電源２がそれぞれの動作電位である５
Ｖ，３．３Ｖの時に、設定された動作モードで半導体装
置を機能させることができる。

【００６８】なお、Ｔ−フリップフロップの段数を変更
することにより、必要とする動作モードの種類の数を容
易に変更することもできる。また、本実施形態ではレベ
ル判定回路５４，５５としてインバータを用いたが、こ
れ以外にも各種の組み合わせ回路或いはトランスファゲ
ートを使用して実現することも可能である。また、論理
回路をバイパスする際は、入力端子をそのまま出力端子
へ送出するのではなく、入力端子に与えられる信号を反
転させて出力端子へ送出するようにしても良い。

【００６９】また、上記各実施形態では、出力端子をテ
ストする場合について説明したが、これを双方向端子や
トライステート端子に適用しても良い。そうした場合
は、ある入力端子の論理値をこれら各端子に供給すると
共に、この入力端子とは別の入力端子の論理値をこれら
各端子のイネーブル信号にして、これら双方向端子やト
ライステート端子のイネーブル／ディセーブルを制御す
れば良い。こうすれば、双方向端子やトライステート端
子の論理値の設定に依存する試験を実施するにあたり、
これら各端子の論理値の設定を容易に行うことが可能と
なる。

【００７０】さらに、請求項の記載に関連して本発明は
次の態様をとりうる。請求項８として、前記動作モード
切り換え手段は、前記制御入力端の電位が動作電位の場
合に前記各論理回路の出力を選択し、前記制御入力端の
電位が非動作電位の場合に前記入力端子に与えられる信
号を選択することを特徴とする請求項１記載の半導体装
置が考えられる。

【００７１】請求項９として、前記動作モード切り換え
手段は、前記制御入力端に与えられる全ての電源の電位
が非動作電位である場合に前記入力端子に与えられる信
号を選択し、前記制御入力端の電位のうちの何れかが動
作電位である場合は、該動作電位が供給されている前記
何れかの論理回路に対して前記入力端子に与えられる信
号を入力すると共に該論理回路の出力を選択することを
特徴とする請求項１記載の半導体装置が考えられる。

【００７２】請求項１０として、前記動作モード切り換
え手段は、前記制御入力端の電位が非動作電位である場
合に、前記入力端子に入力される信号の論理に依らず、
前記第２〜第ｎの回路ブロックへの入力を固定値に設定
する入力固定手段を有することを特徴とする請求項１記
載の半導体装置が考えられる。

【００７３】請求項１１として、前記動作モード切り換
え手段と前記入力固定手段には互いに異なる電位の電源
が供給されていることを特徴とする請求項１０記載の半
導体装置が考えられる。請求項１２として、前記入力端
子に与えられる信号をそのまま若しくは論理反転して前
記出力端子へ送出することを特徴とする請求項１記載の
半導体装置が考えられる。

【００７４】請求項１３として、前記非動作電位は接地
電位であることを特徴とする請求項２〜６，８〜１０の
何れかの項記載の半導体装置が考えられる。請求項１４
として、前記第２〜第ｎの回路ブロックと前記動作モー
ド切り換え手段には互いに異なる電位の電源が供給され
ることを特徴とする請求項１〜１３の何れかの項記載の
半導体装置が考えられる。

【００７５】

【発明の効果】以上説明したように、請求項１記載の発
明によれば、半導体装置に供給されている第２〜第ｎの
電源の電位に基づいて動作モードを切り換えるので、動
作モードの切り換えのために専用の制御端子を一切必要
とせず、したがって、ユーザが使用可能な信号端子を減
らしてしまうことがないという効果が得られる。また、
制御端子と信号入力用の端子を共用しない構成を採用し
ているので、半導体装置が動作状態にある場合に、入力
される信号に波形なまりが存在しても動作モード切り換
え手段を誤設定してしまう恐れがないという効果もあ
る。

【００７６】また、請求項１記載の発明によれば、制御
入力端における電位に基づいて入力端子に与えられる信
号と各論理回路の出力のうちの何れかを選択して出力端
子へ送出するので、入力端子に与えられる信号を選択す
るように設定することで、論理回路をバイパスして入力
端子の信号を出力端子へ与えられ、半導体装置のテスト
にあたって出力端子の論理値の確定を容易に行うことが
でき、したがって、必要されるテストパターン数及びテ
スト時間を大幅に削減できるという効果が得られる。

【００７７】また、請求項２記載の発明によれば、制御
入力端の電位が非動作電位の場合において、入力端子の
論理値を双方向端子若しくはトライステート端子に供給
すると共に、これとは別の入力端子の論理値で双方向端
子若しくはトライステート端子の制御を行うので、半導
体装置のテストが双方向端子若しくはトライステート端
子の論理値の設定に依存する場合であっても、これら端
子の論理値の設定を容易に行うことができるという効果
が得られる。

【００７８】また、請求項３記載の発明によれば、各論
理回路にラッチ回路を設けると共に、制御入力端の非動
作電位を接地電位とせずに各論理回路がその状態値を保
持できる電位に設定しているので、動作モードを切り換
えた後に、その動作モードで不要となる回路を切り離し
た場合にも、切り離した回路の状態値を保持できるとい
う効果が得られる。

【００７９】また、請求項４記載の発明によれば、供給
される電源の電位が非動作電位の場合に各回路ブロック
はその動作を行わないので、動作モードを切り換えた場
合に、切り換え後の動作モードにおいて不要な回路ブロ
ックを切り離して半導体装置を動作させられるという効
果が得られる。

【００８０】また、請求項６記載の発明によれば、制御
入力端の電源電位の変化を検出してフリップフロップの
論理値を変化させるので、接地電位のほかに少なくとも
２種類の電源を設ければ、フリップフロップの個数の２
乗に相当するだけの動作モードを設定できるという効果
が得られる。

【００８１】また、請求項７記載の発明によれば、各電
源の電位の変化範囲を動作電位と接地電位の間に設定し
ているので、半導体装置の素子を破壊する危険性を低減
させることができるという効果が得られる。

【図面の簡単な説明】

【図１】 本発明の第１実施形態による半導体装置の構
成を示すブロック図である。

【図２】 同装置を半導体チップ２０に実装した場合の
平面図である。

【図３】 本発明の第２実施形態による半導体装置の構
成を示すブロック図である。

【図４】 本発明の第３実施形態による半導体装置の構
成を示すブロック図である。

【図５】 同実施形態において、レベル判定回路５４〜
５５が認識する領域と電源電位の関係を示す図である。

【図６】 同実施形態において、第２の電源の波形とレ
ベル判定回路５４〜５５の波形の関係を示すタイミング
チャートである。

【図７】 第１の従来技術による半導体装置の構成を示
すブロック図である。

【図８】 第２の従来技術による半導体装置に設けられ
たテスト回路の回路図である。

【図９】 同テスト回路の動作を示すタイミングチャー
トである。

【図１０】 同テスト回路において、波形なまりを考慮
した場合の回路動作を示すタイミングチャートである。

【図１１】 第３の従来技術による半導体装置の構成の
要部を示す回路図である。

【図１２】 同装置において、制御信号端子１３０に入
力される電圧と動作モード設定検出信号１３１の電圧と
の関係を示すグラフである。

【図１３】 第１の従来技術による半導体装置を２種類
の電源で駆動する形態とした場合のブロック図である。

【図１４】 同装置を半導体チップ１５０に実装した場
合の平面図である。

【符号の説明】

１…第１の電源、２…第２の電源、３，３０，５１…第
１の回路、４…第１の電源供給配線、５，３１，５２…
動作モード切り換え回路、６…入力端子、７…入力バッ
ファ、８…出力端子、９…出力バッファ、１０，３２，
５３…第２の回路、１１…第２の電源供給配線、１２…
接地電源供給配線、１３…接地電源、１４，５９…内部
論理回路、１５，４０〜４２…インバータ、１６，１７
…アンドゲート、１８，４５〜４７…セレクタ、２０…
半導体チップ、２１…入出力用バッファ、２２…論理セ
ル、２３…ボンディングパッド、３３…第３の回路、３
４…第４の回路、３５…第３の電源、３６…第４の電
源、３７〜３９…論理回路、４３ａ〜４３ｃ…ナンドゲ
ート、４８…第３の電源供給配線、４９…第４の電源供
給配線、５４，５５…レベル判定回路、５６，５７…Ｔ
−フリップフロップ、５８…デコーダ

フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G01R 31/28 - 31/3193 G06F 11/22 H01L 21/822 H01L 27/04

Claims (7)

(57)【特許請求の範囲】
1. 【請求項１】 接地電源及び該接地電源とは異なる第１
   〜第ｎ（ｎは２以上の自然数）の電源により駆動される
   半導体装置において、 前記第１の電源の電位が供給される第１の回路ブロック
   と、 前記第２〜第ｎの電源により、電位がそれぞれ供給さ
   れ、前記第１の回路ブロックの入力端子に与えられる信
   号に基づいて所定の演算を行う論理回路をそれぞれ有す
   る第２〜第ｎの回路ブロックと、 前記第２〜第ｎの電源により、電位が制御入力端に与え
   られ、これら電源の電位に基づいて装置の動作モードを
   切り換え、前記制御入力端における電位に基づき、前記
   入力端子に与えられる信号及び前記各論理回路の出力の
   うちの何れかを選択し、選択された信号を前記第１の回
   路ブロックの出力端子へ送出する動作モード切り換え手
   段とを具備することを特徴とする半導体装置。
2. 【請求項２】 前記出力端子の代わりに、双方向端子若
   しくはトライステート端子を有し、 前記動作モード切り換え手段は、前記制御入力端の電位
   が非動作電位である場合に、前記入力端子とは別の入力
   端子に与えられた信号により前記双方向端子若しくは前
   記トライステート端子のイネーブル／ディセーブルを制
   御することを特徴とする請求項１記載の半導体装置。
3. 【請求項３】 前記各論理回路の入力にラッチ回路を付
   加すると共に、前記制御入力端の非動作電位を前記各論
   理回路がその状態値を保持可能な電位に設定したことを
   特徴とする請求項１記載の半導体装置。
4. 【請求項４】 前記第２〜第ｎの回路ブロックは、それ
   ぞれ前記第２〜第ｎの電源の電位が非動作電位の場合に
   その動作を行わないことを特徴とする請求項１〜３の何
   れかの項記載の半導体装置。
5. 【請求項５】 接地電源及び該接地電源とは異なる第１
   〜第ｎ（ｎは２以上の自然数）の電源により駆動される
   半導体装置において、 前記第１の電源の電位が供給される第１の回路ブロック
   と、 前記第２〜第ｎの電源により、電位が制御入力端に与え
   られ、これら電源の電 位に基づいて、前 記制御入力端に
   与えられる電源の電位が非動作電位から動作電位に変化
   したか若しくは所定の基準電位から動作電位に変化した
   ことを検出して、装置の動作モードを切り換える動作モ
   ード切り換え手段と、 前記制御入力端に与えられる電源の電位が非動作電位の
   場合に前記動作モードの初期設定を行う初期設定手段
   と、 それぞれ 前記動作モード切り換え手段によって切り換え
   られた動作モードに応じて所定の演算動作を行う論理回
   路を具備し、前記第２〜第ｎの電源により、電位がそれ
   ぞれ供給される第２〜第ｎの回路ブロックと を具備する
   ことを特徴とする半導体装置。
6. 【請求項６】 前記動作モード切り換え手段は、少なく
   とも１個のフリップフロップと、前記制御入力端に接続
   されて互いに閾値が異なる少なくとも２個の組み合わせ
   回路若しくはトランスファゲートを有し、 前記各組み合わせ回路若しくは各トランスファゲート
   は、前記制御入力端における電源の電位の変化を検出し
   て、前記フリップフロップの論理値を変化させることを
   特徴とする請求項５記載の半導体装置。
7. 【請求項７】 前記第２〜第ｎの電源の電位は動作電位
   と接地電位の間で変化することを特徴とする請求項１〜
   ６の何れかの項記載の半導体装置。