JP2006322732A - 半導体集積回路 - Google Patents

Abstract

【課題】 ＬＳＩの論理回路の構成を意識せずに外部端子の直流テストを可能とする。
【解決手段】 外部入力端子１１に接続された入力バッファ１４の出力側に入力側セレクタ１５を設けると共に、外部出力端子１２を駆動する出力バッファ１９の入力側に出力側セレクタ１７を設ける。モード信号ＭＯＤで通常動作モードを指定すると、入力側セレクタ１５と出力側セレクタ１７の端子Ａが選択され、論理回路１６に接続される。モード信号ＭＯＤで試験動作モードを指定すると、入力側セレクタ１５と出力側セレクタ１７の端子Ｂが選択され、論理回路１６が切り離されて、バイパス回路１８を介して入力バッファ１４と出力バッファ１９が１対１に接続される。
【選択図】 図１

Description

本発明は、半導体集積回路（以下、「ＬＳＩ」という）、特に外部端子の直流テスト用の試験回路を有するＬＳＩに関するものである。

ＬＳＩのテストには、回路の論理機能をチェックするファンクションテストと、外部入力端子や外部出力端子のリークや電圧レベルのチェックを行う直流テストがある。

図２は、ＬＳＩの直流テストの構成図である。
テスト対象のＬＳＩ１は、論理回路２と、この論理回路２に電源電圧ＶＤＤを供給するための電源端子３、共通の接地電位ＧＮＤに接続するための接地端子４、入力信号が与えられる複数の入力端子５、及び論理処理の結果を出力するための複数の出力端子６等の外部端子を有している。なお、外部端子数の増加を抑えるために、動作状態に応じて入力と出力に切り替えて使用される入出力端子を備えたＬＳＩもあるが、直流テスト時には、入力端子及び出力端子として、それぞれのテストが行われる。

この図２に示すように、テスト対象の入力端子５には、接地電位ＧＮＤから電源電圧ＶＤＤまでの入力電圧ＶＩを出力することができる可変電圧源ＶＲと、この入力電圧ＶＩを測定するための電圧計ＶＭ１が接続される。また、テスト対象の出力端子６、即ち、入力端子５の“Ｈ”，“Ｌ”のレベル変化に連動して、出力レベルが“Ｈ”から“Ｌ”、または“Ｌ”から“Ｈ”に変化する端子には、出力電圧ＶＯを測定するための電圧計ＶＭ２が接続される。更に、出力端子６には、“Ｌ”レベル時に電源電圧ＶＤＤから流れ込む出力電流ＩＬを供給するための電流源Ｉ１が、スイッチＳＷ１を介して接続されると共に、“Ｈ”レベル時に出力電流ＩＨを取り出すための電流源Ｉ２が、スイッチＳＷ２を介して接続される。

このようなテスト構成で、入力端子５の入力電圧テストをする場合、スイッチＳＷ１，ＳＷ２をオフにし、この入力端子５に印加する入力電圧ＶＩを接地電位ＧＮＤから電源電圧ＶＤＤまで上昇させ、対応する出力端子６の論理レベルが変化する直前の入力電圧を測定してロウレベル入力電圧ＶＩＬとする。また、入力電圧ＶＩを電源電圧ＶＤＤから接地電位ＧＮＤまで降下させ、対応する出力端子６の論理レベルが変化する直前の入力電圧を測定してハイレベル入力電圧ＶＩＨとする。

一方、出力端子６の出力電圧テストをする場合は、スイッチＳＷ１，ＳＷ２をオフにした状態で、この出力端子６に所定の“Ｌ”レベルが出力されるように入力電圧ＶＩを設定する。そして、スイッチＳＷ１をオンにして、出力電圧を測定してロウレベル出力電圧ＶＯＬとする。また、スイッチＳＷ１，ＳＷ２をオフにした状態で出力端子６に所定の“Ｈ”レベルを出力させ、この状態でスイッチＳＷ２をオンにし、出力電圧を測定してハイレベル出力電圧ＶＯＨとする。

そして、これらの測定結果がすべて基準の範囲内に収まっているか否かを判別することにより、ＬＳＩの直流テストの合否を判定する。

特開２０００−１６２２８４号公報

上記特許文献１には、ＬＳＩに直流テスト用のテスト端子を設け、このＬＳＩ内のスイッチによって外部接続用の複数の信号端子をこのテスト端子に順次接続するように構成することにより、ＬＳＩの信号端子数よりも少ないテスト端子しか持たないＬＳＩテスタでも、直流テストが可能なＬＳＩが記載されている。

しかしながら、前記ＬＳＩでは、入力信号のレベル変化に従って出力信号のレベルが変化する入力端子５と出力端子６を組み合わせてテストするので、論理回路２の構成に基づいて、テストする入力端子と出力端子の組み合わせを選択しなければならず、テスト条件の設定に手間が掛かっていた。更に、１つの出力端子のレベルを変化させるために、複数の入力端子のレベルを同時に変化させる必要がある場合もあり、テストに長時間を要することもあった。

本発明は、論理回路の構成を意識せずに外部端子の直流テストをすることができるテスト回路を備えたＬＳＩを提供すること目的としている。

本発明のＬＳＩは、外部入力端子に入力された信号のレベルを補正する入力バッファと、モード信号によって通常動作が指定されたときに、前記入力バッファから出力される信号を第１の出力側に出力し、該モード信号によって試験動作が指定されたときには、該入力バッファから出力される信号を第２の出力側に出力する入力側セレクタと、前記入力側セレクタの第１の出力側から出力される信号に基づいて所定の論理処理を行って処理結果の信号を出力する論理回路と、前記入力側セレクタの第２の出力側から出力される信号を転送するバイパス回路と、前記モード信号によって通常動作が指定されたときに、前記論理回路から出力される信号を選択して出力し、該モード信号によって試験動作が指定されたときには、前記バイパス回路を介して転送された信号を選択して出力する出力側セレクタと、前記出力側セレクタから出力される信号を電力増幅して外部出力端子に出力する出力バッファとを備えたことを特徴としている。

本発明では、試験動作が指定されたときに、論理回路を通さずに、外部入力端子から入力バッファ、入力側セレクタ、バイパス回路、出力側セレクタ、及び出力バッファを介して外部出力端子に至るバイパス経路を構成するようにしている。これにより、外部入力端子と外部出力端子が１対１に対応付けられるので、論理回路の構成を意識せずに外部端子の直流テストをすることができる。

外部入力端子と外部出力端子の数は通常異なるので、入力側セレクタの第２の出力側から出力される信号を対応する出力側セレクタにそのまま転送する直通経路と、入力側セレクタの第２の出力側から出力される信号を複数に分岐して対応する複数の出力側セレクタに転送する分岐経路、または複数の入力側セレクタの第２の出力側から出力される信号を論理ゲートで集約して対応する出力側セレクタに転送する集約経路を併用する。これにより、すべての外部端子の直流テストを行うことができる。

図１は、本発明の実施例を示すＬＳＩの構成図である。
このＬＳＩは、複数の外部入力端子１１ａ，１１ｂ，…，１１ｎと、複数の外部出力端子１２ａ，１２ｂ，…，１２ｎと、複数の外部入出力端子１３ａ，１３ｂを有している。外部入力端子１１ａ〜１１ｎは、それぞれ入力バッファ１４ａ〜１４ｎを介して、それぞれ入力側セレクタ１５ａ〜１５ｎの入力端子Ｉに接続されている。

入力バッファ１４ａ〜１４ｎは、入力信号に重畳された雑音等によるレベル変動を補正してエラーを防止するためのもので、例えばシュミット回路で構成されている。また、入力側セレクタ１５ａ〜１５ｎは、制御端子に与えられるモード信号ＭＯＤによって通常動作モードが指定されたときに、入力端子Ｉに与えられる信号を出力端子Ａに出力し、試験動作モードが指定されたときには、この入力端子Ｉに与えられる信号を出力端子Ｂに出力するものである。入力側セレクタ１５ａ〜１５ｎの出力端子Ａは、それぞれ論理回路１６の対応する入力端子に接続されている。論理回路１６は、入力端子に与えられる信号に基づいて所定の論理処理を行って処理結果の信号を出力するものである。

論理回路１６の複数の出力端子は、それぞれ出力側セレクタ１７ａ〜１７ｎの入力端子Ａに接続されている。各出力側セレクタ１７ａ〜１７ｎは、それぞれ入力端子Ａ，Ｂと出力端子Ｏを有しており、制御端子に与えられるモード信号ＭＯＤによって通常動作モードが指定されたときに、入力端子Ａに与えられる信号を出力端子Ｏに出力し、試験動作モードが指定されたときには、入力端子Ｂに与えられる信号をこの出力端子Ｏに出力するものである。出力側セレクタ１７ａ〜１７ｎの入力端子Ｂは、バイパス回路１８を介して対応する入力側セレクタ１５ａ〜１５ｎの出力端子Ｂに接続されている。

出力側セレクタ１７ａ〜１７ｎの出力端子Ｏは、それぞれ出力バッファ１９ａ〜１９ｎに接続され、これらの出力バッファ１９ａ〜１９ｎの出力側が、外部出力端子１２ａ〜１２ｎに接続されている。出力バッファ１９ａ〜１９ｎは、出力信号を電力増幅して駆動能力を高めることにより、外部配線での信号遅延を軽減するためのものである。

一方、外部入出力端子１３ａは、双方向バッファ２０ａを介して、入力側セレクタ１５ｐの入力端子Ｉと出力側セレクタ１７ｐの出力端子Ｏに接続されている。同様に、外部入出力端子１３ｂは、双方向バッファ２０ｂを介して、入力側セレクタ１５ｑの入力端子Ｉと出力側セレクタ１７ｑの出力端子Ｏに接続されている。双方向バッファ２０ａ，２０ｂは、制御端子に与えられる制御信号Ｒ／Ｗ（または、ＣＯＮ）によって入出力が切り替えられるものである。これらの双方向バッファ２０ａ，２０ｂの制御端子には、モード信号ＭＯＤで切り替えられるセレクタ２１を介して、論理回路１６からの制御信号Ｒ／Ｗ、またはテスト端子２２からの制御信号ＣＯＮが、与えられるようになっている。

入力側セレクタ１５ｐ，１５ｑの出力端子Ａは、論理回路１６の対応する入力端子に接続され、出力側セレクタ１７ｐ，１７ｑの入力端子Ａは、この論理回路１６の対応する出力端子に接続されている。また、入力側セレクタ１５ｐ，１５ｑと出力側セレクタ１７ｐ，１７ｑは、入力側セレクタ１５ａや出力側セレクタ１７ａと同様に、モード信号ＭＯＤによって切り替えられるようになっている。

更に、このＬＳＩは、モード信号ＭＯＤが与えられるテスト端子２３、論理回路１６や各バッファ及びセレクタに供給する電源電圧ＶＤＤを受電するための電源端子２４、及び接地電位ＧＮＤに接続するための接地端子２５を有している。

次に、図１のＬＳＩの直流テストにおける動作を説明する。
直流テスト構成は図２のとおりであり、この図２中のＬＳＩ１として、図１のＬＳＩを接続する。そして、テスト端子２３に与えるモード信号ＭＯＤを試験動作モード（例えば、レベル“Ｈ”）に設定する。これにより、ＬＳＩ内の各入力側セレクタ１５は出力端子Ｂ側に切り替えられ、各出力側セレクタ１７は入力端子Ｂ側に切り替えられる。また、セレクタ２１も入力端子Ｂ側に切り替えられる。

試験動作モードに設定されることにより、ＬＳＩの論理回路１６は外部接続端子から完全に切り離される。そして、外部入力端子１１ａは、入力バッファ１４ａ、入力側セレクタ１５ａ、バイパス回路１８、出力側セレクタ１７ａ、及び出力バッファ１９ａを通る経路で外部出力端子１２ａに接続される。同様に、外部入力端子１１ｂ〜１１ｎも、論理回路１６を通らずにバイパス回路１８を介して、それぞれ外部出力端子１２ｂ〜１２ｎに接続される。

一方、外部入出力端子１３ａ，１３ｂは、テスト端子２２に与える制御信号ＣＯＮを“Ｈ”に設定すれば、それぞれ外部入力端子及び外部出力端子として動作し、この制御信号ＣＯＮを“Ｌ”に設定すれば、それぞれ外部出力端子及び外部入力端子として動作する。例えば、制御信号ＣＯＮが“Ｈ”の場合、外部入出力端子１３ａは、双方向バッファ２０ａ、入力側セレクタ１５ｐ、バイパス回路１８、出力側セレクタ１７ｑ、及び双方向バッファ２０ｂを通って外部入出力端子１３ｂに接続される。

試験対象のＬＳＩをこのような状態に設定した後、各外部入力端子１１ａ〜１１ｎ及び外部入出力端子１３ａの入力電圧テストと、各外部出力端子１２ａ〜１２ｎ及び外部入出力端子１３ｂの出力電圧テストを行う。入力電圧テストと出力電圧テストの詳細は前述のとおりであるのでここでは説明しないが、試験動作モードに設定されると、外部入力端子と外部出力端子とが論理回路１６とは無関係に、バイパス回路１８によって１対１に対応付けられる。従って、ある外部入力端子の入力電圧テストを行うときには、その外部入力端子に対応付けられた外部出力端子の出力レベルを監視すれば良い。また、外部出力端子の出力電圧テストを行う場合には、対応する外部入力端子に出力レベル設定用の試験レベルを与えれば良い。

直流テストやファンクションテストに合格したＬＳＩを装置に組み込むときには、テスト端子２２は“Ｌ”または“Ｈ”に固定する。また、テスト端子２３を“Ｌ”に固定して通常動作モードに設定する。これにより、外部入力端子１１から入力される信号は、入力バッファ１４と入力側セレクタ１５を介して論理回路１６に与えられ、この論理回路１６の処理結果の信号は、出力側セレクタ１７と出力バッファ１９を介して外部出力端子１２へ出力される。

このように、本実施例のＬＳＩは、外部入力端子１１に接続される入力バッファ１１の出力側に入力側セレクタ１５を設けると共に、外部出力端子１２を駆動する出力バッファ１８の前段に出力側セレクタ１７を設け、モード信号ＭＯＤによって試験動作モードが設定されたときに、論理回路１６を切り離して入力側セレクタ１５と出力側セレクタ１７との間をバイパス回路１８を介して接続するように構成している。これにより、試験動作モード時に、外部入力端子１１と外部出力端子１２が１対１に対応付けられるので、論理回路の構成を意識せずに外部端子の直流テストをすることができるという利点がある。

なお、本発明は、上記実施例に限定されず、種々の変形が可能である。
例えば、図１のＬＳＩでは、外部入力端子と外部出力端子の数が同じで、バイパス回路がすべて直通経路となっている場合を示しているが、通常は同数とはならない。その場合は、次のような構成で対応することができる。

図３は、図１の変形例を示す概略の構成図である。
図３（ａ）は、外部入力端子数が外部出力端子数よりも少ない場合の構成例である。この場合、１つの入力側セレクタ１５の出力端子Ｂの信号を、分岐経路によって分岐して複数の出力側セレクタ１７ｘ，１７ｙの入力端子Ｂに共通接続する。外部入力端子１１の入力電圧テストでは、外部出力端子１２ｘ，１２ｙのいずれか一方のレベルを監視すれば良い。また、外部出力端子１２ｘ，１２ｙの出力電圧テストでは、外部入力端子１１に出力レベル設定用の共通の試験レベルを与え、外部出力端子１２ｘ，１２ｙの出力電圧を個別に試験する。

図３（ｂ）は、外部入力端子数が外部出力端子数よりも多い場合の構成例である。この場合、複数の入力側セレクタ１５ｘ，１５ｙの出力端子Ｂを、例えばＯＲ２６等の論理ゲートで集約し、１つの出力側セレクタ１７の入力端子Ｂに接続する。外部入力端子１１ｘの入力電圧テストでは、他の外部入力端子１１ｙを接地電位ＧＮＤに固定して、外部出力端子１２のレベルを監視すれば良い。外部出力端子１２の出力電圧テストも同様にして行うことができる。

図３（ｃ）は、対になる外部入出力端子が存在しない場合の構成例である。この場合、１つの外部入出力端子１３に対して、１組の外部入力端子１１と外部出力端子１２を組み合わせる。そして、外部入出力端子１３を出力端子としてテストするときには、外部入力端子１１と外部入力端子１３を対応付けてテストする。また、外部入出力端子１３を入力端子としてテストするときには、外部入力端子１３と外部出力端子１２を対応付けてテストする。

本発明の実施例を示すＬＳＩの構成図である。 ＬＳＩの直流テストの構成図である。 図１の変形例を示す概略の構成図である。

符号の説明

１１ 外部入力端子
１２ 外部出力端子
１３ 外部入出力端子
１４ 入力バッファ
１５ 入力側セレクタ
１６ 論理回路
１７ 出力側セレクタ
１８ バイパス回路
１９ 出力バッファ
２０ 双方向バッファ
２１ セレクタ
２２，２３ テスト端子
２５ ＯＲ

Claims (3)

1. 外部入力端子に入力された信号のレベルを補正する入力バッファと、
   モード信号によって通常動作が指定されたときに、前記入力バッファから出力される信号を第１の出力側に出力し、該モード信号によって試験動作が指定されたときには、該入力バッファから出力される信号を第２の出力側に出力する入力側セレクタと、
   前記入力側セレクタの第１の出力側から出力される信号に基づいて所定の論理処理を行って処理結果の信号を出力する論理回路と、
   前記入力側セレクタの第２の出力側から出力される信号を転送するバイパス回路と、
   前記モード信号によって通常動作が指定されたときに、前記論理回路から出力される信号を選択して出力し、該モード信号によって試験動作が指定されたときには、前記バイパス回路を介して転送された信号を選択して出力する出力側セレクタと、
   前記出力側セレクタから出力される信号を電力増幅して外部出力端子に出力する出力バッファとを、
   備えたことを特徴とする半導体集積回路。
2. 外部入力端子及び外部入出力端子に入力された信号のレベルを補正する入力バッファと、
   モード信号によって通常動作が指定されたときに、前記入力バッファから出力される信号を第１の出力側に出力し、該モード信号によって試験動作が指定されたときには、該入力バッファから出力される信号を第２の出力側に出力する入力側セレクタと、
   前記入力側セレクタの第１の出力側から出力される信号に基づいて所定の論理処理を行って処理結果の信号を出力する論理回路と、
   前記入力側セレクタの第２の出力側から出力される信号を転送するバイパス回路と、
   前記モード信号によって通常動作が指定されたときに、前記論理回路から出力される信号を選択して出力し、該モード信号によって試験動作が指定されたときには、前記バイパス回路を介して転送された信号を選択して出力する出力側セレクタと、
   前記出力側セレクタから出力される信号を電力増幅して外部出力端子及び外部入出力端子に出力する出力バッファとを、
   備えたことを特徴とする半導体集積回路。
3. 前記バイパス回路は、
   前記入力側セレクタの第２の出力側から出力される信号を対応する前記出力側セレクタにそのまま転送する直通経路と、
   前記入力側セレクタの第２の出力側から出力される信号を複数に分岐して対応する複数の前記出力側セレクタに転送する分岐経路、または複数の前記入力側セレクタの第２の出力側から出力される信号を論理ゲートで集約して対応する前記出力側セレクタに転送する集約経路とを、
   有することを特徴とする請求項１または２記載の半導体集積回路。

Images