JP2010223672A - スキャンテスト回路 - Google Patents
スキャンテスト回路 Download PDFInfo
- Publication number
- JP2010223672A JP2010223672A JP2009069648A JP2009069648A JP2010223672A JP 2010223672 A JP2010223672 A JP 2010223672A JP 2009069648 A JP2009069648 A JP 2009069648A JP 2009069648 A JP2009069648 A JP 2009069648A JP 2010223672 A JP2010223672 A JP 2010223672A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- flip
- flop
- scan
- scan test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318577—AC testing, e.g. current testing, burn-in
- G01R31/31858—Delay testing
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】面積の増加を抑えた上で、組み合わせ回路の観測性を高めることができるスキャンテスト回路を提供する。
【解決手段】スキャンテスト回路は、組み合わせ回路と、前記組み合わせ回路を介して縦続接続されているスキャンフリップフロップと、前記組み合わせ回路を介さずに、少なくとも一箇所の前記スキャンフリップフロップとその後段の前記組み合わせ回路との間に挿入接続されているフリップフロップと、を備え、制御信号に応じて通常動作とシフト動作とキャプチャ動作とを行い、前記キャプチャ動作時に、所定の観測対象回路における観測データを前記フリップフロップに入力し、前記シフト動作時と前記通常動作時に、前記フリップフロップの前段の回路の出力データを前記フリップフロップに入力する、セレクタを備える。
【選択図】図4
【解決手段】スキャンテスト回路は、組み合わせ回路と、前記組み合わせ回路を介して縦続接続されているスキャンフリップフロップと、前記組み合わせ回路を介さずに、少なくとも一箇所の前記スキャンフリップフロップとその後段の前記組み合わせ回路との間に挿入接続されているフリップフロップと、を備え、制御信号に応じて通常動作とシフト動作とキャプチャ動作とを行い、前記キャプチャ動作時に、所定の観測対象回路における観測データを前記フリップフロップに入力し、前記シフト動作時と前記通常動作時に、前記フリップフロップの前段の回路の出力データを前記フリップフロップに入力する、セレクタを備える。
【選択図】図4
Description
本発明は、スキャンテスト回路に関する。
現在、大規模集積回路(以下LSIと称す)のテストの一つとしてスキャンテストが行われている。スキャンテストは、LSIの回路内にテスト回路を組み込んだスキャンテスト回路を使用して、次の様に行われる。即ち、LSI内部の各組み合わせ回路に設定する内部データを外部入力端子から時系列的に入力して、入力されたデータに応じて各組み合わせ回路から出力されるデータをLSIの外部出力端子から時系列的に出力させ、期待値と比較する。従って、各組み合わせ回路の良否を効率良くテストすることが出来る。
一般的に、LSIには複雑な組み合わせ回路と簡単な組み合わせ回路とが混在している。複雑な組み合わせ回路の故障検出率を向上させるためには、複雑な組み合わせ回路に同時に入力する複数のデータの組み合わせを順次変更して、各組み合わせの入力データに対応する各出力データと期待値とを比較する必要がある。そのため、一連のキャプチャ動作とシフト動作とを、複雑な組み合わせ回路への入力データの組み合わせ数だけ反復する必要があり、長いテスト時間を要していた。その結果、複雑な組み合わせ回路のテスト時間がLSI全体のテスト時間に大きな影響を与えていた。
複雑な組み合わせ回路の観測性を高めることにより、故障検出率を維持した上でテスト時間を短縮できる。観測性を高めるとは、LSIの外部から観測できなかったデータを観測できるようにすることを表す。
一方、スキャンテスト回路に組み込まれていなかった組み合わせ回路をスキャンテスト回路に組み込み、観測性を高めることにより、LSIの故障検出率を向上できる。
しかし、観測性を高めるためには、スキャンテスト専用のフリップフロップを追加することによってデータを観測できるようにする必要があるため、面積が増加していた。
なお、スキャンテスト回路は、例えば、特許文献1に記載される回路が知られている。
本発明の目的は、面積の増加を抑えた上で、組み合わせ回路の観測性を高めることができるスキャンテスト回路を提供することにある。
本願発明の一態様によれば、組み合わせ回路と、前記組み合わせ回路を介して縦続接続されているスキャンフリップフロップと、前記組み合わせ回路を介さずに、少なくとも一箇所の前記スキャンフリップフロップとその後段の前記組み合わせ回路との間に挿入接続されているフリップフロップと、を備え、切り替え信号に応じて通常動作とシフト動作とキャプチャ動作とを行う、スキャンテスト回路であって、前記キャプチャ動作時に、所定の観測対象回路における観測データを前記フリップフロップに入力し、前記シフト動作時と前記通常動作時に、前記フリップフロップの前段の回路の出力データを前記フリップフロップに入力する、セレクタを備えることを特徴とする、スキャンテスト回路が提供される。
本発明によれば、面積の増加を抑え、組み合わせ回路の観測性を高めることができる。
本発明の実施形態の説明に先立ち、発明者らが知得するスキャンテスト回路について説明する。
一般に、スキャンテスト回路は、所定の機能を有する様に設計した回路を、設計ツールを使用してスキャンテストに対応する様に変更して得られる。この点について、図1,2を参照して説明する。
図1は、スキャンテストを前提として同期設計を行った回路を示す回路図である。この回路は、フリップフロップを縦続接続して、前後のフリップフロップの間、又はフリップフロップと外部入出力端子(図示せず)との間に組み合わせ回路を挿入接続した設計となっている。同図は、この回路の一部を示す。
具体的には、前段のフリップフロップ(図示せず)からのデータIN1が、組み合わせ回路C1に入力される。組み合わせ回路C1の出力データはフリップフロップFF1のD端子に入力される。フリップフロップFF1の出力データはフリップフロップFF2のD端子に入力される。フリップフロップFF2の出力データは組み合わせ回路C2に入力される。組み合わせ回路C2の出力データはフリップフロップFF3のD端子に入力される。フリップフロップFF3の出力データOUT1は後段のフリップフロップ又は組み合わせ回路(図示せず)に入力される。
また、前段のフリップフロップ(図示せず)からのデータIN2が、組み合わせ回路C3に入力される。組み合わせ回路C3の出力データはフリップフロップFF4のD端子に入力される。フリップフロップFF4の出力データは複雑な組み合わせ回路C4に入力される。複雑な組み合わせ回路C4の出力データはフリップフロップFF5のD端子に入力される。フリップフロップFF5の出力データは組み合わせ回路C5に入力される。組み合わせ回路C5の出力データはフリップフロップFF6のD端子に入力される。フリップフロップFF6の出力データOUT2は後段のフリップフロップ又は組み合わせ回路(図示せず)に入力される。
各フリップフロップFF1〜FF6にはクロック信号が入力される。また、フリップフロップFF1,FF2はシフトレジスタSRを構成する。シフトレジスタSRは、フリップフロップFF1,FF2間に組み合わせ回路を有していない。
次に、設計ツールを使用して、図1の回路をスキャンテストに対応した回路に変更した一例について説明する。
図2は、第1の比較例のスキャンテスト回路の回路図である。図1の回路における各々のフリップフロップFF1,FF3〜FF6は、スキャンフリップフロップSFF1,SFF3〜SFF6に変更されている。フリップフロップFF2は変更されていない。各スキャンフリップフロップSFF1,SFF3〜SFF6の端子TE同士は接続されて、シフトイネーブル信号(Shift Enable:制御信号)が入力されている。スキャンフリップフロップSFF1の入力端子TIには、前段のスキャンフリップフロップ(図示せず)からのデータIN12が入力される。スキャンフリップフロップSFF3は、入力端子TIが前段のフリップフロップFF2の出力端子Qに接続され、出力端子SOからのデータOUT12が後段の回路(図示せず)に入力される。スキャンフリップフロップSFF4の入力端子TIには、前段のスキャンフリップフロップ(図示せず)からのデータIN22が入力される。スキャンフリップフロップSFF5は、入力端子TIが前段のスキャンフリップフロップSFF4の出力端子SOに接続される。スキャンフリップフロップSFF6は、入力端子TIが前段のスキャンフリップフロップSFF5の出力端子SOに接続され、出力端子SOからのデータOUT22が後段の回路(図示せず)に入力される。同図には、このようにして構成された2つのスキャンチェーンが示されている。その他の回路構成は、図1の回路と同一であるため、同一の要素に同一の符号を付して説明を省略する。
つまり、このスキャンテスト回路は、組み合わせ回路C1,C2を介して縦続接続されているスキャンフリップフロップSFF1,SFF3と、組み合わせ回路C1,C2を介さずに、スキャンフリップフロップSFF1とその後段の組み合わせ回路C2との間に挿入接続されているフリップフロップFF2と、を備える。
なお、一般に複雑な組み合わせ回路C4は複数の入力端子と複数の出力端子を備え、複数の入力端子に入力するデータの組み合わせを順次変更してスキャンテストする。しかし、ここでは、説明を明確化するため1つの入力端子と1つの出力端子のみを図示している。
スキャンフリップフロップSFF1,SFF3〜SFF6は、シフトイネーブル信号がローの時にクロックに応じて入力端子Dのデータを取り込んで出力端子Q,SOから出力し、シフトイネーブル信号がハイの時にクロックに応じて入力端子TIのデータを取り込んで出力端子Q,SOから出力する。
つまり、このスキャンテスト回路は、通常動作時には、シフトイネーブル信号をローにして図1の回路と等価に動作する。また、スキャンテスト時には、シフトイネーブル信号をローにしてキャプチャ動作し、ハイにしてシフト動作する。
キャプチャ動作においては、通常動作時と同様に、各スキャンフリップフロップSFF1,SFF3〜SFF6は、それぞれの前段の各組み合わせ回路C1〜C5の出力データをクロックに応じて取り込み、出力する。シフト動作においては、各スキャンフリップフロップSFF1,SFF3〜SFF6は、それぞれの前段のスキャンフリップフロップSFF1,SFF4,SFF5又はフリップフロップFF2の出力データをクロックに応じて取り込み、出力する。このシフト動作を繰り返し、キャプチャ動作において取り込まれたデータを次々にシフトして外部出力端子から取り出す。全てのデータを外部出力端子から取り出すためには、スキャンチェーンにおけるフリップフロップの段数に相当する数のクロックを入力する必要があるため、シフト動作はキャプチャ動作よりも長い時間を要する。
ここで、図1の様にフリップフロップFF1,FF2間に組み合わせ回路を有していないシフトレジスタSRが存在する場合、設計ツールによる変更処理において、シフトレジスタSRにおける後段のフリップフロップFF2はスキャンフリップフロップに変更されない。又は、一旦スキャンフリップフロップに変更された後、再度フリップフロップFF2に変更される。
その理由は、フリップフロップFF2がキャプチャ動作とシフト動作において同じデータ(スキャンフリップフロップSF1の出力データ)を取り込むため、面積がフリップフロップよりも大きいスキャンフリップフロップを使用する必要がないからである。
即ち、このフリップフロップFF2がキャプチャ動作において取り込むデータは、他のスキャンフリップフロップSFF1,SFF3〜SFF6とは異なり、組み合わせ回路の状態を反映していない。そのため、このフリップフロップFF2は組み合わせ回路のテストに関しては有効に利用されていない。一般にスキャンテスト回路は複数のシフトレジスタを備えるため、そのシフトレジスタを構成している複数のフリップフロップが有効に利用されていない。
一方、スキャンテスト回路に変更するための設計ツールとして、上述の説明とは機能が異なり、全てのフリップフロップをスキャンフリップフロップに変更するものが使用されることもある。
次に、このような設計ツールを使用して、図1の回路をスキャンテストに対応した回路に変更した一例について説明する。
図3は、第2の比較例のスキャンテスト回路の回路図である。図2の第1の比較例のスキャンテスト回路と同一の構成要素には同一符号を付し、説明を省略する。
図3に示す様に、図1のシフトレジスタSRを構成する後段のフリップフロップFF2はスキャンフリップフロップSFF2に変更されている。スキャンフリップフロップSFF2の端子TEは接地され、入力端子TIは出力端子Qに接続されている。この接続により、スキャンフリップフロップSFF2はフリップフロップFF2と同様に動作する。即ち、このスキャンテスト回路は、図2の回路と同様に動作する。
以下に、図面を参照して本発明の実施形態について説明する。これらの実施形態は、本発明を限定するものではない。
(第1の実施形態)
図4を参照して、本発明の第1の実施形態について説明する。本実施形態は、キャプチャ動作時に、観測対象回路としての組み合わせ回路の内部データを、スキャンチェーンにおけるシフトレジスタの後段のフリップフロップに取り込める様にしたことを特徴の1つとする。
図4を参照して、本発明の第1の実施形態について説明する。本実施形態は、キャプチャ動作時に、観測対象回路としての組み合わせ回路の内部データを、スキャンチェーンにおけるシフトレジスタの後段のフリップフロップに取り込める様にしたことを特徴の1つとする。
図4は、第1の実施形態に係るスキャンテスト回路の回路図である。この回路は、図2の回路に、次の構成を更に備える。セレクタSは、一方の入力端子“0”が複雑な組み合わせ回路C4の中間点に接続され、他方の入力端子“1”がスキャンフリップフロップSF1の出力端子Qに接続され、出力端子がフリップフロップFF2の入力端子Dに接続されている。OR回路40は、一方の入力端子にシフトイネーブル信号が入力され、他方の反転入力端子にスキャンモード信号(Scan Mode)が入力され、出力端子がセレクタSの制御端子に接続されている。その他の回路構成は、図2のスキャンテスト回路と同一であるため、同一の要素に同一の符号を付して説明を省略する。
スキャンモード信号は、スキャンテスト時にハイに設定され、スキャンテスト時以外(つまり、通常動作時とスキャンテスト以外のテスト時)にローに設定される信号である。
スキャンモード信号がローの時(通常動作時)、セレクタSは、シフトイネーブル信号に依存せず、入力端子“1”のデータをフリップフロップFF2に出力する。
スキャンモード信号がハイ且つシフトイネーブル信号がローの時(キャプチャ動作時)、セレクタSは入力端子“0”のデータをフリップフロップFF2に出力する。
スキャンモード信号がハイ且つシフトイネーブル信号がハイの時(シフト動作時)、セレクタSは入力端子“1”のデータをフリップフロップFF2に出力する。
これにより、シフトレジスタSRにおける後段のフリップフロップFF2は、キャプチャ動作時に、複雑な組み合わせ回路C4(観測対象回路)の中間点のデータ(観測データ)をクロックに応じて取り込める。即ち、セレクタSを使用して、キャプチャ動作においてフリップフロップFF2が観測する位置を変更し、複雑な組み合わせ回路C4の中間点のデータを観測できる。
通常動作時とシフト動作時においては、フリップフロップFF2は、その前段の回路であるスキャンフリップフロップSFF1の出力データをクロックに応じて取り込むので、このスキャンテスト回路は図2の回路と同様に動作する。
この様に、本実施形態によれば、キャプチャ動作時に、入力端子が組み合わせ回路に接続されていない、シフトレジスタSRにおける後段のフリップフロップFF2に複雑な組み合わせ回路C4の内部データを取り込める様にしたので、この内部データをスキャンテストにより観測できる。つまり、観測性を高められる。これにより、図2の回路と同等な故障検出率を維持した上で、組み合わせ回路C4に入力するデータの組み合わせ数を減らせる。そのため、キャプチャ動作と、テスト時間の大部分を占めるシフト動作との回数を減らせるため、テスト時間を短縮できる。
また、組み合わせ回路のテストに有効に利用されていなかったフリップフロップFF2を内部データの観測に使用する様にしたので、内部データの観測のためにスキャンテスト専用のフリップフロップを新たに追加する必要がない。そのため、面積の増加を抑えられる。
なお、セレクタSの配置は、設計ツールを使用して、図2の様なスキャンチェーンを構成した際に行える。例えば、設計ツールを使用して、LSI内で最も遅延時間が長い組み合わせ回路C4を検索して、その組み合わせ回路C4内の任意のノードを指定して、セレクタSの入力端子“0”と接続する様にすれば良い。
(第2の実施形態)
図5を参照して、本発明の第2の実施形態について説明する。本実施形態は、フリップフロップが全てスキャンフリップフロップに変更される設計ツールを使用して得られたスキャンテスト回路に関する。つまり、シフトレジスタにおける後段のフリップフロップがスキャンフリップフロップである点が第1の実施形態と異なる。
図5を参照して、本発明の第2の実施形態について説明する。本実施形態は、フリップフロップが全てスキャンフリップフロップに変更される設計ツールを使用して得られたスキャンテスト回路に関する。つまり、シフトレジスタにおける後段のフリップフロップがスキャンフリップフロップである点が第1の実施形態と異なる。
図5は、第2の実施形態に係るスキャンテスト回路の回路図である。この回路は、図4のスキャンテスト回路におけるフリップフロップFF2の代わりに、フリップフロップとして機能するスキャンフリップフロップSFF2を備える。その他の回路構成は、図4のスキャンテスト回路と同一であるため、同一の要素に同一の符号を付して説明を省略する。
本実施形態によれば、全てのフリップフロップがスキャンフリップフロップに変更される設計ツールを使用した場合であっても、セレクタSを使用してスキャンフリップフロップSFF2に入力されるデータを選択することにより、第1の実施形態と同様の効果を得られる。つまり、設計ツールの機能に依存せずに、観測性を高め、テスト時間を短縮できる。
(第3の実施形態)
図6を参照して、本発明の第3の実施形態について説明する。本実施形態は、スキャンテスト回路に組み込まれていなかった組み合わせ回路をスキャンテスト回路に組み込んだ場合に関する。
図6を参照して、本発明の第3の実施形態について説明する。本実施形態は、スキャンテスト回路に組み込まれていなかった組み合わせ回路をスキャンテスト回路に組み込んだ場合に関する。
スキャンテスト実行時に、制御信号を一定値に固定しなければならない回路がある。この様な回路の一例として、前段のフリップフロップの出力データに基づいて制御される電源回路がある。この場合、スキャンテスト中に、前段のフリップフロップの出力データによらず、電源回路に入力される制御信号を一定値に固定する。本実施形態では、一例として、この様な電源回路を備えるスキャンテスト回路について説明する。
図6は、第3の実施形態に係るスキャンテスト回路の回路図である。電源制御回路60は、前段の回路(図示せず)からのデータIN3,IN13を入力端子D,TIに入力するスキャンフリップフロップSFF7と、スキャンフリップフロップSFF7の出力端子Qからの出力データを入力する組み合わせ回路C6と、組み合わせ回路C6の出力データT(観測データ)及びスキャンモード信号を入力する論理回路61と、を備える。ここでは、論理回路61はOR回路である。スキャンフリップフロップSFF7は、スキャンテスト時のシフト動作によって、前段の回路等を介して所定のデータが入力される。論理回路61の出力データは、電源回路70の入力端子Dinに入力される。
電源回路70は、入力端子Dinにハイのデータが入力された場合にオンして出力電圧OUTを出力し、ローのデータが入力された場合にオフする。
出力電圧OUTは、スキャンテスト中にも他の回路(図示せず)で使用される場合がある。そのため、電源回路70はスキャンテスト中に出力電圧OUTを出力している必要がある。そこで、論理回路61により、スキャンモード信号がハイの時(つまりシフト動作時とキャプチャ動作時)に、入力端子Dinに入力されるデータはハイに固定される。
また、出力データTは、スキャンフリップフロップSFF1とフリップフロップFF2との間に挿入接続されているセレクタSの入力端子“0”に入力される。その他の回路構成は、図4のスキャンテスト回路の一部と同一であるため、同一の要素に同一の符号を付して説明を省略する。
この様な構成により、出力データTは、スキャンテスト時のキャプチャ動作によってフリップフロップFF2に取り込まれ、シフト動作によってスキャンフリップフロップSFF3等を介して外部出力端子から出力され、観測できる。
以上の様に、本実施形態によれば、観測対象回路としての組み合わせ回路C6の出力データTを、シフトレジスタSRにおける後段のフリップフロップFF2に入力するようにしたので、スキャンテスト専用のフリップフロップを新たに追加せずに出力データTを観測できる。従って、面積の増加を抑えた上で、観測性を高め、故障検出率を向上できる。また、スキャンチェーンにおけるフリップフロップの段数が変わらないため、シフト動作に要する時間も増加しない。従って、テスト時間の増加も抑えられる。
なお、本実施形態においては、論理回路61としてOR回路を用いた一例について説明したが、その他の回路を用いても良い。例えば、論理回路61としてNOR回路を用いると、スキャンテスト時において、電源回路70の入力端子Dinに入力されるデータをローに固定して、電源回路70の動作を停止させる事ができる。これは、次の様な場合に適用できる。スキャンテスト実行時には、スキャンテスト対象のフリップフロップ全てが動作するため、通常動作時よりも消費電流が多くなりやすい。そこで、外部のテスト装置などへの電流負荷を減らすため、上述の構成を用いて、電流を消費するスキャン非対象ブロック(アナログ回路など、ここでは電源回路70)の動作を停止させる。
以上、本発明の実施形態を詳述してきたが、具体的な構成は上記実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々に変形して実施することができる。
例えば、シフトレジスタSRは複数のフリップフロップを縦続接続して構成されていても良い。また、シフトレジスタSRはスキャンテスト回路内の複数箇所に設けられていても良い。これらの場合、各フリップフロップの入力にセレクタを設け、各セレクタに複数の観測対象回路のデータを入力することで、複数のデータを観測できる。従って、面積の増加を抑えた上で、観測性をより高めることができる。
また、第2の実施形態におけるセレクタSの入力端子“0”に、第3の実施形態における組み合わせ回路C6の出力データTを入力しても良い。
SFF1〜SFF7 スキャンフリップフロップ
FF2 フリップフロップ
S セレクタ
SR シフトレジスタ
C1〜C6 組み合わせ回路
40 OR回路
60 電源制御回路
61 論理回路(OR回路)
70 電源回路
FF2 フリップフロップ
S セレクタ
SR シフトレジスタ
C1〜C6 組み合わせ回路
40 OR回路
60 電源制御回路
61 論理回路(OR回路)
70 電源回路
Claims (5)
- 組み合わせ回路と、前記組み合わせ回路を介して縦続接続されているスキャンフリップフロップと、前記組み合わせ回路を介さずに、少なくとも一箇所の前記スキャンフリップフロップとその後段の前記組み合わせ回路との間に挿入接続されているフリップフロップと、を備え、制御信号に応じて通常動作とシフト動作とキャプチャ動作とを行う、スキャンテスト回路であって、
前記キャプチャ動作時に、所定の観測対象回路における観測データを前記フリップフロップに入力し、
前記シフト動作時と前記通常動作時に、前記フリップフロップの前段の回路の出力データを前記フリップフロップに入力する、
セレクタを備えることを特徴とする、スキャンテスト回路。 - 前記スキャンフリップフロップは、
前記通常動作時と前記キャプチャ動作時に、その前段の前記組み合わせ回路の出力データをクロックに応じて取り込み、出力し、
前記シフト動作時に、その前段の前記スキャンフリップフロップ又は前記フリップフロップの出力データを前記クロックに応じて取り込み、出力し、
前記フリップフロップは、
前記通常動作時と前記シフト動作時に、その前段の回路の出力データを前記クロックに応じて取り込み、出力し、
前記キャプチャ動作時に、前記観測データを前記クロックに応じて取り込み、出力する、
ことを特徴とする、請求項1に記載のスキャンテスト回路。 - 前記観測対象回路は、前記組み合わせ回路の何れかであることを特徴とする、請求項1又は請求項2に記載のスキャンテスト回路。
- 前記観測対象回路の出力データが入力される論理回路を備え、
前記論理回路の出力データは、前記シフト動作時と前記キャプチャ動作時において一定値に固定されることを特徴とする、請求項1又は請求項2に記載のスキャンテスト回路。 - 前記フリップフロップは、フリップフロップとして機能する前記スキャンフリップフロップを用いて構成されていることを特徴とする、請求項1から請求項4の何れかに記載のスキャンテスト回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009069648A JP2010223672A (ja) | 2009-03-23 | 2009-03-23 | スキャンテスト回路 |
US12/726,470 US20100241916A1 (en) | 2009-03-23 | 2010-03-18 | Scan test circuit and method for changing circuit to scan test circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009069648A JP2010223672A (ja) | 2009-03-23 | 2009-03-23 | スキャンテスト回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010223672A true JP2010223672A (ja) | 2010-10-07 |
Family
ID=42738680
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009069648A Pending JP2010223672A (ja) | 2009-03-23 | 2009-03-23 | スキャンテスト回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20100241916A1 (ja) |
JP (1) | JP2010223672A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013015494A (ja) * | 2011-07-06 | 2013-01-24 | Fujitsu Semiconductor Ltd | 半導体集積回路,および,半導体集積回路の検査方法 |
JP2014190961A (ja) * | 2013-03-28 | 2014-10-06 | Seiko Epson Corp | 半導体装置、物理量センサー、電子機器及び移動体 |
JP2017106826A (ja) * | 2015-12-10 | 2017-06-15 | 株式会社リコー | スキャンテスト回路生成装置およびスキャンテスト回路生成方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130117618A1 (en) * | 2011-11-03 | 2013-05-09 | Freescale Semiconductor, Inc | Scan testing of integrated circuit with clock gating cells |
WO2013084364A1 (ja) * | 2011-12-09 | 2013-06-13 | 富士通株式会社 | スキャン回路及び半導体集積回路 |
US20140365838A1 (en) * | 2013-06-11 | 2014-12-11 | Lsi Corporation | Integrated circuit comprising test circuitry for testing fan-out paths of a test control primary input |
US20170184664A1 (en) * | 2015-12-28 | 2017-06-29 | Michel Nicolaidis | Highly efficient double-sampling architectures |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11271401A (ja) * | 1998-03-20 | 1999-10-08 | Kawasaki Steel Corp | スキャンテスト回路 |
JP2008224238A (ja) * | 2007-03-08 | 2008-09-25 | Ricoh Co Ltd | 半導体集積回路、半導体集積回路設計支援装置、及び半導体集積回路製造方法 |
-
2009
- 2009-03-23 JP JP2009069648A patent/JP2010223672A/ja active Pending
-
2010
- 2010-03-18 US US12/726,470 patent/US20100241916A1/en not_active Abandoned
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11271401A (ja) * | 1998-03-20 | 1999-10-08 | Kawasaki Steel Corp | スキャンテスト回路 |
JP2008224238A (ja) * | 2007-03-08 | 2008-09-25 | Ricoh Co Ltd | 半導体集積回路、半導体集積回路設計支援装置、及び半導体集積回路製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013015494A (ja) * | 2011-07-06 | 2013-01-24 | Fujitsu Semiconductor Ltd | 半導体集積回路,および,半導体集積回路の検査方法 |
JP2014190961A (ja) * | 2013-03-28 | 2014-10-06 | Seiko Epson Corp | 半導体装置、物理量センサー、電子機器及び移動体 |
US9880221B2 (en) | 2013-03-28 | 2018-01-30 | Seiko Epson Corporation | Semiconductor device, physical quantity sensor, electronic apparatus, and moving object |
JP2017106826A (ja) * | 2015-12-10 | 2017-06-15 | 株式会社リコー | スキャンテスト回路生成装置およびスキャンテスト回路生成方法 |
Also Published As
Publication number | Publication date |
---|---|
US20100241916A1 (en) | 2010-09-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010223672A (ja) | スキャンテスト回路 | |
JP2010276479A (ja) | 半導体集積回路、及びそのテスト方法 | |
US20110060952A1 (en) | Semiconductor integrated circuit | |
US10496771B2 (en) | Semiconductor apparatus and design apparatus | |
JP2008286553A (ja) | 半導体集積回路モジュール | |
US20090240996A1 (en) | Semiconductor integrated circuit device | |
US20060156132A1 (en) | Semiconductor device with built-in scan test circuit | |
JP2011149775A (ja) | 半導体集積回路及びコアテスト回路 | |
JPH04145380A (ja) | スキャンパス回路 | |
US20070011525A1 (en) | Semiconductor integrated circuit and control method thereof | |
JP5160039B2 (ja) | 半導体装置及びそのテスト回路の追加方法 | |
JP2009122009A (ja) | テスト回路 | |
US7155649B2 (en) | Scan test control method and scan test circuit | |
JP2003121497A (ja) | 論理回路テスト用スキャンパス回路及びこれを備えた集積回路装置 | |
JP2005257366A (ja) | 半導体回路装置及び半導体回路に関するスキャンテスト方法 | |
JP4610919B2 (ja) | 半導体集積回路装置 | |
WO2011158500A1 (ja) | スキャン非同期記憶素子およびそれを備えた半導体集積回路ならびにその設計方法およびテストパターン生成方法 | |
JP2003344502A (ja) | 半導体集積回路及び、その故障解析方法 | |
US20050050412A1 (en) | Semiconductor circuit apparatus and test method thereof | |
JP2009175154A (ja) | 半導体集積回路およびその設計方法 | |
JP2006162490A (ja) | スキャンテスト回路 | |
US20090044064A1 (en) | Scan path circuit and semiconductor integrated circuit | |
JP2011242282A (ja) | スキャンテスト回路、半導体集積回路 | |
JP5442522B2 (ja) | 半導体集積回路のテスト回路 | |
JP2004294424A (ja) | スキャンテスト制御方法、及びスキャンテスト回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110301 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110809 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111202 |