JP2008224238A - 半導体集積回路、半導体集積回路設計支援装置、及び半導体集積回路製造方法 - Google Patents
半導体集積回路、半導体集積回路設計支援装置、及び半導体集積回路製造方法 Download PDFInfo
- Publication number
- JP2008224238A JP2008224238A JP2007058884A JP2007058884A JP2008224238A JP 2008224238 A JP2008224238 A JP 2008224238A JP 2007058884 A JP2007058884 A JP 2007058884A JP 2007058884 A JP2007058884 A JP 2007058884A JP 2008224238 A JP2008224238 A JP 2008224238A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- scan
- semiconductor integrated
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/333—Design for testability [DFT], e.g. scan chain or built-in self-test [BIST]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】本発明は、ユーザロジック回路を含む半導体集積回路であって、データシフトをなす回路部分が、組み合わせ回路の直後を除いて、スキャンセル以外のレジスタで構成され、上記のスキャンセル以外のレジスタ構成部分がスキャンパスとして利用されることを特徴とする。
【選択図】図1
Description
ユーザロジック回路を含む半導体集積回路であって、
データシフトをなす回路部分が、組み合わせ回路の直後を除いて、スキャンセル以外のレジスタで構成され、
上記のスキャンセル以外のレジスタ構成部分がスキャンパスとして利用されることを特徴とする。
上記スキャンパスとして利用されるレジスタ構成部分に対して、スキャン動作を行わせる制御回路を含むことを特徴とする請求項1に記載の半導体集積回路である。
ネットリストデータを読み込む読み込み手段と、
読み込まれたネットリストデータにおいて通常動作とスキャン動作とを同じ動作にできる回路部分データを抽出する、データシフト可能の順序回路部分抽出手段と、
抽出されたデータシフト可能の順序回路部分データに対して、スキャン動作を行わせる制御回路データを挿入する制御回路データ挿入手段と、
上記読み込み手段が読み込んだネットリストデータがスキャンセル挿入前のものであれば、抽出されたデータシフト可能の順序回路部分データを保持したまま、読み込まれたネットリストデータにおける他の順序回路部分データをスキャンセル化し、これによりユーザロジック回路を保持しつつスキャンパスを構築する第1のスキャン化手段と、
上記読み込み手段が読み込んだネットリストデータがスキャンセル挿入後のものであれば、抽出されたデータシフト可能の順序回路部分データの全部又は一部をフリップフロップのものに戻し、これによりユーザロジック回路を保持しつつスキャンパスを構築する第2のスキャン化手段と、
ネットリストデータを出力する手段と
を含む半導体集積回路設計支援装置である。
上記データシフト可能の順序回路部分抽出手段が、ネットリストにおいてデータシフトが最長となる経路を抽出する最長経路抽出手段を含む
ことを特徴とする請求項3に記載の半導体集積回路設計支援装置である。
ユーザロジック回路を含む半導体集積回路製造方法であって、
データシフトをなす回路部分を、組み合わせ回路の直後を除いて、スキャンセル以外のレジスタで構成し、
上記のスキャンセル以外のレジスタ構成部分をスキャンパスとすることを特徴とする。
上記スキャンパスとされるレジスタ構成部分に対して、スキャン動作を行わせる制御回路を設けることを特徴とする請求項5に記載の半導体集積回路製造方法である。
ネットリストデータを読み込む読み込み工程と、
読み込まれたネットリストデータにおいて通常動作とスキャン動作とを同じ動作にできる回路部分データを抽出する、データシフト可能の順序回路部分抽出工程と、
抽出されたデータシフト可能の順序回路部分データに対して、スキャン動作を行わせる制御回路データを挿入する制御回路データ挿入工程と、
上記読み込み工程で読み込まれたネットリストデータがスキャンセル挿入前のものであれば、抽出されたデータシフト可能の順序回路部分データを保持したまま、読み込まれたネットリストデータにおける他の順序回路部分データをスキャンセル化し、これによりユーザロジック回路を保持しつつスキャンパスを構築する第1のスキャン化工程と、
上記読み込み工程で読み込まれたネットリストデータがスキャンセル挿入後のものであれば、抽出されたデータシフト可能の順序回路部分データの全部又は一部をフリップフロップのものに戻し、これによりユーザロジック回路を保持しつつスキャンパスを構築する第2のスキャン化工程と、
ネットリストデータを出力する工程と
を含む半導体集積回路製造方法である。
上記データシフト可能の順序回路部分抽出工程が、ネットリストにおいてデータシフトが最長となる経路を抽出する最長経路抽出工程を含む
ことを特徴とする請求項7に記載の半導体集積回路製造方法である。
図1(a)は、一般的なロジック回路の例であり、特にデータシフトレジスタ構成を為す部分を含む回路であって、スキャン挿入を構築する前のものの概略の回路図である。これに対して、図1(b)は、図1(a)に示す一般的なロジック回路において、従来のスキャン設計によりスキャン挿入を構築したスキャンパスを含むものである。
図2(a)は、一般的なパラレル・シリアル変換回路の例である。ここでload_n信号が“0”のとき、各レジスタに各組み合わせ回路からのデータがロードされる。load_nが“1”のとき、各レジスタにロードされているデータがシフトされる。
図3は、本発明の第3の実施形態に係る半導体集積回路設計支援装置のブロック図である。第3の実施形態に係る半導体集積回路設計支援装置を構成する以下の各手段は、適当なコンピュータに適切なプログラムを搭載することによって実現されるのが好ましく、また、同装置を構成する各手段で利用されるデータ又は生成されるデータは、そのコンピュータに付随する各種メモリや記憶媒体に格納されるのが好ましい。
最初に、スキャン挿入前のネットリスト10に対する半導体集積回路設計支援装置の処理を示す。まず、読み込み手段12が、スキャン挿入前ネットリスト10を読み込む。
続いて、スキャン挿入後前のネットリスト11に対する半導体集積回路設計支援装置の処理を示す。まず、読み込み手段12が、スキャン挿入前ネットリスト10を読み込む。
本発明の第4の実施形態に係る半導体集積回路設計支援装置は、本発明の第3の実施形態に係る半導体集積回路設計支援装置と略同じものであるが、「ネットリストにおいてデータシフトが最長となる経路を抽出する手段」が更に加えられている。ここで、経路は、データシフト部分のみならず、インバータなどの反転論理部を含む。
6−(1)、6−(2)、6−(3)・・・フリップフロップ、
8・・・制御回路、
10・・・スキャン挿入前ネットリスト、
11・・・スキャン挿入後ネットリスト、
46−(1)、46−(2)、46−(3)、46−(4)・・・フリップフロップ。
Claims (8)
- ユーザロジック回路を含む半導体集積回路であって、
データシフトをなす回路部分が、組み合わせ回路の直後を除いて、スキャンセル以外のレジスタで構成され、
上記のスキャンセル以外のレジスタ構成部分がスキャンパスとして利用されることを特徴とする半導体集積回路。 - 上記スキャンパスとして利用されるレジスタ構成部分に対して、スキャン動作を行わせる制御回路を含むことを特徴とする請求項1に記載の半導体集積回路。
- ネットリストデータを読み込む読み込み手段と、
読み込まれたネットリストデータにおいて通常動作とスキャン動作とを同じ動作にできる回路部分データを抽出する、データシフト可能の順序回路部分抽出手段と、
抽出されたデータシフト可能の順序回路部分データに対して、スキャン動作を行わせる制御回路データを挿入する制御回路データ挿入手段と、
上記読み込み手段が読み込んだネットリストデータがスキャンセル挿入前のものであれば、抽出されたデータシフト可能の順序回路部分データを保持したまま、読み込まれたネットリストデータにおける他の順序回路部分データをスキャンセル化し、これによりユーザロジック回路を保持しつつスキャンパスを構築する第1のスキャン化手段と、
上記読み込み手段が読み込んだネットリストデータがスキャンセル挿入後のものであれば、抽出されたデータシフト可能の順序回路部分データの全部又は一部をフリップフロップのものに戻し、これによりユーザロジック回路を保持しつつスキャンパスを構築する第2のスキャン化手段と、
ネットリストデータを出力する手段と
を含む半導体集積回路設計支援装置。 - 上記データシフト可能の順序回路部分抽出手段が、ネットリストにおいてデータシフトが最長となる経路を抽出する最長経路抽出手段を含む
ことを特徴とする請求項3に記載の半導体集積回路設計支援装置。 - ユーザロジック回路を含む半導体集積回路製造方法であって、
データシフトをなす回路部分を、組み合わせ回路の直後を除いて、スキャンセル以外のレジスタで構成し、
上記のスキャンセル以外のレジスタ構成部分をスキャンパスとすることを特徴とする半導体集積回路製造方法。 - 上記スキャンパスとされるレジスタ構成部分に対して、スキャン動作を行わせる制御回路を設けることを特徴とする請求項5に記載の半導体集積回路製造方法。
- ネットリストデータを読み込む読み込み工程と、
読み込まれたネットリストデータにおいて通常動作とスキャン動作とを同じ動作にできる回路部分データを抽出する、データシフト可能の順序回路部分抽出工程と、
抽出されたデータシフト可能の順序回路部分データに対して、スキャン動作を行わせる制御回路データを挿入する制御回路データ挿入工程と、
上記読み込み工程で読み込まれたネットリストデータがスキャンセル挿入前のものであれば、抽出されたデータシフト可能の順序回路部分データを保持したまま、読み込まれたネットリストデータにおける他の順序回路部分データをスキャンセル化し、これによりユーザロジック回路を保持しつつスキャンパスを構築する第1のスキャン化工程と、
上記読み込み工程で読み込まれたネットリストデータがスキャンセル挿入後のものであれば、抽出されたデータシフト可能の順序回路部分データの全部又は一部をフリップフロップのものに戻し、これによりユーザロジック回路を保持しつつスキャンパスを構築する第2のスキャン化工程と、
ネットリストデータを出力する工程と
を含む半導体集積回路製造方法。 - 上記データシフト可能の順序回路部分抽出工程が、ネットリストにおいてデータシフトが最長となる経路を抽出する最長経路抽出工程を含む
ことを特徴とする請求項7に記載の半導体集積回路製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007058884A JP4847899B2 (ja) | 2007-03-08 | 2007-03-08 | 半導体集積回路設計支援装置、及び半導体集積回路製造方法 |
US12/035,281 US8028255B2 (en) | 2007-03-08 | 2008-02-21 | Semiconductor integrated circuit, semiconductor integrated circuit design support device, and semiconductor integrated circuit manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007058884A JP4847899B2 (ja) | 2007-03-08 | 2007-03-08 | 半導体集積回路設計支援装置、及び半導体集積回路製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008224238A true JP2008224238A (ja) | 2008-09-25 |
JP4847899B2 JP4847899B2 (ja) | 2011-12-28 |
Family
ID=39742926
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007058884A Expired - Fee Related JP4847899B2 (ja) | 2007-03-08 | 2007-03-08 | 半導体集積回路設計支援装置、及び半導体集積回路製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8028255B2 (ja) |
JP (1) | JP4847899B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010223672A (ja) * | 2009-03-23 | 2010-10-07 | Toshiba Corp | スキャンテスト回路 |
JP2017106826A (ja) * | 2015-12-10 | 2017-06-15 | 株式会社リコー | スキャンテスト回路生成装置およびスキャンテスト回路生成方法 |
JP2019145048A (ja) * | 2018-02-23 | 2019-08-29 | シナプティクス インコーポレイテッド | 半導体集積回路、その設計方法、プログラム及び記憶媒体 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8875071B2 (en) * | 2013-03-15 | 2014-10-28 | Lsi Corporation | Deployment of custom shift array macro cells in automated application specific integrated circuit design flow |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1173439A (ja) * | 1997-08-28 | 1999-03-16 | Nec Corp | テスト容易化設計方法および装置、情報記憶媒体、集積回路装置 |
JPH11271401A (ja) * | 1998-03-20 | 1999-10-08 | Kawasaki Steel Corp | スキャンテスト回路 |
JP2004199268A (ja) * | 2002-12-17 | 2004-07-15 | Asahi Kasei Microsystems Kk | 半導体集積回路の設計方法 |
JP2006344150A (ja) * | 2005-06-10 | 2006-12-21 | Mitsubishi Electric Corp | 半導体集積回路設計支援システム及びプログラム |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5696771A (en) * | 1996-05-17 | 1997-12-09 | Synopsys, Inc. | Method and apparatus for performing partial unscan and near full scan within design for test applications |
JP3917734B2 (ja) * | 1997-11-07 | 2007-05-23 | 富士通株式会社 | 半導体記憶装置 |
US6675364B1 (en) * | 1999-06-01 | 2004-01-06 | Advanced Micro Devices, Inc. | Insertion of scan hardware |
US6539536B1 (en) * | 2000-02-02 | 2003-03-25 | Synopsys, Inc. | Electronic design automation system and methods utilizing groups of multiple cells having loop-back connections for modeling port electrical characteristics |
US6691268B1 (en) * | 2000-06-30 | 2004-02-10 | Oak Technology, Inc. | Method and apparatus for swapping state data with scan cells |
US6957403B2 (en) * | 2001-03-30 | 2005-10-18 | Syntest Technologies, Inc. | Computer-aided design system to automate scan synthesis at register-transfer level |
US6925590B2 (en) * | 2002-04-22 | 2005-08-02 | Broadcom Corporation | Scan interface |
US7127695B2 (en) * | 2002-07-18 | 2006-10-24 | Incentia Design Systems Corp. | Timing based scan chain implementation in an IC design |
US7729898B1 (en) * | 2002-10-17 | 2010-06-01 | Altera Corporation | Methods and apparatus for implementing logic functions on a heterogeneous programmable device |
US20040119496A1 (en) * | 2002-12-23 | 2004-06-24 | Infineon Technologies North America Corp. | Implementation of multiple flip flops as a standard cell using novel clock generation scheme |
JP4274806B2 (ja) | 2003-01-28 | 2009-06-10 | 株式会社リコー | 半導体集積回路およびスキャンテスト法 |
US7055118B1 (en) * | 2004-03-01 | 2006-05-30 | Sun Microsystems, Inc. | Scan chain verification using symbolic simulation |
KR101076809B1 (ko) * | 2004-06-18 | 2011-10-25 | 삼성전자주식회사 | 불필요한 전력소모를 줄일 수 있는 스캔 플립플롭 회로 |
US7376915B1 (en) * | 2004-10-07 | 2008-05-20 | Cirrus Logic, Inc. | Methods for forming area-efficient scan chains in integrated circuits, and integrated circuits embodying the same |
US7461307B2 (en) * | 2005-05-06 | 2008-12-02 | Lsi Corporation | System and method for improving transition delay fault coverage in delay fault tests through use of an enhanced scan flip-flop |
-
2007
- 2007-03-08 JP JP2007058884A patent/JP4847899B2/ja not_active Expired - Fee Related
-
2008
- 2008-02-21 US US12/035,281 patent/US8028255B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1173439A (ja) * | 1997-08-28 | 1999-03-16 | Nec Corp | テスト容易化設計方法および装置、情報記憶媒体、集積回路装置 |
JPH11271401A (ja) * | 1998-03-20 | 1999-10-08 | Kawasaki Steel Corp | スキャンテスト回路 |
JP2004199268A (ja) * | 2002-12-17 | 2004-07-15 | Asahi Kasei Microsystems Kk | 半導体集積回路の設計方法 |
JP2006344150A (ja) * | 2005-06-10 | 2006-12-21 | Mitsubishi Electric Corp | 半導体集積回路設計支援システム及びプログラム |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010223672A (ja) * | 2009-03-23 | 2010-10-07 | Toshiba Corp | スキャンテスト回路 |
JP2017106826A (ja) * | 2015-12-10 | 2017-06-15 | 株式会社リコー | スキャンテスト回路生成装置およびスキャンテスト回路生成方法 |
JP2019145048A (ja) * | 2018-02-23 | 2019-08-29 | シナプティクス インコーポレイテッド | 半導体集積回路、その設計方法、プログラム及び記憶媒体 |
JP7169044B2 (ja) | 2018-02-23 | 2022-11-10 | シナプティクス インコーポレイテッド | 半導体集積回路、その設計方法、プログラム及び記憶媒体 |
Also Published As
Publication number | Publication date |
---|---|
JP4847899B2 (ja) | 2011-12-28 |
US20080222592A1 (en) | 2008-09-11 |
US8028255B2 (en) | 2011-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7444569B2 (en) | Semiconductor integrated circuit having test circuitry with reduced power consumption | |
JP2009222644A (ja) | 半導体集積回路、及び設計自動化システム | |
US6788105B2 (en) | Semiconductor integrated circuit | |
JP3486107B2 (ja) | 半導体装置 | |
JP2007294015A (ja) | 半導体集積回路、及びbist回路設計方法 | |
JP4847899B2 (ja) | 半導体集積回路設計支援装置、及び半導体集積回路製造方法 | |
US20070011524A1 (en) | Scan test circuit and method of arranging the same | |
JP2011149775A (ja) | 半導体集積回路及びコアテスト回路 | |
US7392448B2 (en) | Method and apparatus for determining stuck-at fault locations in cell chains using scan chains | |
US20130111285A1 (en) | Scan test circuitry comprising scan cells with functional output multiplexing | |
JP2004110265A (ja) | 半導体集積回路のテスト容易化方法 | |
JP4130417B2 (ja) | 半導体集積回路及びその試験方法 | |
JP2006220433A (ja) | 半導体装置およびリーク電流低減化方法 | |
JP2007212339A (ja) | 半導体装置及びそのテスト回路の追加方法 | |
JP2005257366A (ja) | 半導体回路装置及び半導体回路に関するスキャンテスト方法 | |
JP4684942B2 (ja) | 半導体装置及び観測用フリップフロップの配置方法 | |
JP2009175154A (ja) | 半導体集積回路およびその設計方法 | |
JP2006194727A (ja) | 集積回路のテスト方法。 | |
JP2005293622A (ja) | 集積回路、及びホールドタイムエラーの余裕度の検査方法 | |
JP4416469B2 (ja) | 半導体集積回路およびその設計方法 | |
JP2006162490A (ja) | スキャンテスト回路 | |
JP2011094986A (ja) | 半導体集積回路、半導体集積回路設計方法、スキャンテストパタン生成方法及びそのプログラム | |
JP4296055B2 (ja) | 半導体集積回路、半導体回路装置及びメモリマクロセル | |
JP2005283207A (ja) | 半導体集積回路装置 | |
JP2006004509A (ja) | 半導体集積回路およびハードマクロ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091019 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110712 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110912 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111004 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111014 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141021 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4847899 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |