JP2007212339A - 半導体装置及びそのテスト回路の追加方法 - Google Patents
半導体装置及びそのテスト回路の追加方法 Download PDFInfo
- Publication number
- JP2007212339A JP2007212339A JP2006033835A JP2006033835A JP2007212339A JP 2007212339 A JP2007212339 A JP 2007212339A JP 2006033835 A JP2006033835 A JP 2006033835A JP 2006033835 A JP2006033835 A JP 2006033835A JP 2007212339 A JP2007212339 A JP 2007212339A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- circuit
- test
- signal
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318577—AC testing, e.g. current testing, burn-in
- G01R31/31858—Delay testing
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】本発明にかかる半導体装置は、クロック信号に基づき動作する複数の論理回路によって構成されるクロックドメインを複数有し、複数のクロックドメインのうち、制御信号に基づき選択される任意のクロックドメイン対してクロック信号を選択的に供給する制御回路41a〜41cを有するものである。
【選択図】図3
Description
以下、図面を参照して本発明の実施の態様について説明する。本発明は、半導体装置の論理回路のうち内部で生成される内部クロックに基づき動作する論理回路に対して機能テストを行う場合に、内部クロックに基づき動作する論理回路に外部から供給する第1のクロック(スキャンクロック信号)を供給するテスト用回路(例えば、DFT(Design For Test)回路)を有するものである。
実施の形態2にかかる半導体装置は、実施の形態1にかかる半導体装置における図2に示すDFT回路を追加するフローチャートのステップS4で入力する情報が実施の形態1とは異なる。実施の形態1と同様のものについては、同様の符号を付して説明を省略する。
実施の形態1にかかる半導体装置は、新たに追加したスキャンクロック供給用端子から制御回路にスキャンクロック信号を供給していた。これに対し、実施の形態3にかかる半導体装置は、外部クロックドメインに接続されるユーザークロック端子をスキャンクロック供給用端子として用いるものである。ここで、実施の形態1と同様のものについては、同じ符号を付して説明を省略する。
実施の形態1にかかる半導体装置は、新たに追加したスキャンクロック供給用端子から制御回路にスキャンクロック信号を供給していた。これに対し、実施の形態4にかかる半導体装置は、外部クロックドメインに接続されるユーザーデータ入力端子をスキャンクロック供給用端子として用いるものである。ここで、実施の形態1と同様のものについては、同じ符号を付して説明を省略する。
21〜27 内部クロックドメイン
31〜37 セレクタ
41、41a〜41c、51、51a〜51c、61、61a〜61c 制御回路
411、511、611 インバータ
412、413、512〜515、612〜614 AND回路
414、415、517〜519、615、616 セレクタ
516 OR回路
Block_A1、Block_A2、Block_A3 デコーダブロック
Block_B1、Block_B2、Block_B3 スキャンクロック制御ブロック
D11〜D17 ユーザーデータ入力端子
U−CLK11〜U−CLK17 ユーザークロック端子
F1 回路挿入前回路情報
F2 テスト周波数情報
F3 回路挿入後回路情報
F20 クロック端子情報
FG1、FG2、FG3 周波数グループ
FSG11、FSG12、FSG21、FSG22、FSG31、FSG32 周波数サブグループ
SMC スキャンモード制御信号
AMC テストモード制御信号
FreqSubCTL 周波数サブグループ選択信号
SCK スキャンクロック信号
IN1 入力端子
IN2 入力端子
IN31 入力端子
IN32 入力端子
SCK1〜SCKn スキャンクロック出力端子
SCKin スキャンクロック供給用端子
Claims (20)
- クロック信号に基づき動作する複数の論理回路によって構成されるクロックドメインを複数有し、
複数の前記クロックドメインのうち、制御信号に基づき選択される任意の前記クロックドメイン対して前記クロック信号を選択的に供給する制御回路を有する半導体装置。 - 前記制御回路は、複数の前記クロックドメインに対して、同一の周波数のクロック信号で動作するクロックドメイン群毎に配置されることを特徴とする請求項1に記載の半導体装置。
- 前記制御回路は、前記同一の周波数のクロック信号で動作するクロックドメイン群において、他のクロックドメインとデータパス依存関係を有しないクロックドメイン群に対して前記制御信号に基づき前記クロック信号を選択的に供給する請求項2に記載の半導体装置。
- 前記制御回路は、制御信号に基づき、前記クロックドメインのスキャンテスト時のシフトサイクル、キャプチャサイクル、通常使用時のクロック信号の制御を行うことを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置。
- 前記制御信号は、選択信号とテスト制御信号とで構成され、前記制御回路は、前記テスト信号が前記論理回路のテストであることを示す値のときに、前記制御信号に基づき選択される任意のクロックドメインに対して前記クロック信号を選択的に供給することを特徴とする請求項4に記載の半導体装置。
- 前記制御回路への前記クロック信号の入力は、新たに設けられる第1のクロック供給用端子によって行われることを特徴とする請求項1乃至5のいずれか1項に記載の半導体装置。
- 前記制御回路への前記クロック信号の入力は、ユーザークロックを入力する既存のユーザークロック端子によって行われることを特徴とする請求項1乃至5のいずれか1項に記載の半導体装置。
- 前記制御回路への前記クロック信号の入力は、ユーザーデータを入力する既存のユーザーデータ入力端子によって行われることを特徴とする請求項1乃至5のいずれか1項に記載の半導体装置。
- 複数の前記クロックドメインは、動作周波数に基づき任意数の前記クロックドメインをグループ化した複数の第1のグループに分類され、さらに1つの前記第1のグループ内で互いに独立して動作する前記クロックドメインをグループ化した複数の第2のグループに分類され、
前記制御回路は、前記第2のグループ毎に供給する前記クロック信号を制御することを特徴とする請求項1に記載の半導体装置。 - 前記制御回路は、制御信号に基づき、前記第1のクロックを供給する前記第2のグループのうち少なくとも1つを選択することを特徴とする請求項1又は2に記載の半導体装置。
- クロック信号に基づき動作する複数の論理回路によって構成されるクロックドメインを複数有する半導体装置のテスト用回路の設計をコンピュータに実行させるためのプログラムであって、
前記テスト用回路を挿入する前の第1の回路情報と、前記クロックドメインに供給する前記クロック信号の周波数情報を示す第2の回路情報とを読み込み、複数の前記クロックドメインのうち同一の周波数の前記クロック信号でテストを行うクロックドメインをグループ化する第1のステップと、
前記第1のステップで生成されたグループ毎に、グループ内のクロックドメイン間でデータパス依存関係を持たないクロックドメインをさらにグループ化する第2のステップと、
前記第1の回路情報に対して、前記第1のステップで生成されたグループに対応して配置され、対応した前記第1のステップで生成されたグループ毎に前記クロック信号を供給し、制御信号に応じて前記第2のステップで生成されたグループ毎に前記クロック信号を分配する制御回路の情報を追加するステップとをコンピュータに実行させるプログラム。 - 前記制御回路は、第1の制御信号に基づき、前記クロック信号を供給する前記第2のグループを少なくとも1つ選択することを特徴とする請求項11に記載のプログラム。
- 前記制御回路は、第2の制御信号に基づき、前記クロックドメインの機能テスト時のシフトサイクル、キャプチャサイクル、通常使用時のクロック信号の制御を行うことを特徴とする請求項11又は12に記載のプログラム。
- コンピュータを用いて、クロック信号に基づき動作する複数の論理回路を有する複数のクロックドメインを有する半導体装置にテスト用回路を追加するテスト用回路追加方法であって、
前記テスト用回路を挿入する前の第1の回路情報を入力し、
クロックドメインに供給する前記クロック信号の周波数情報を示す第2の回路情報に基づき前記クロックドメインのテスト周波数情報を算出し、
前記第1の回路情報に基づき前記クロックドメイン間のデータの送受信関係を示すデータパス依存関係を抽出し、
前記第1の回路情報と前記テスト周波数情報とに基づき任意数のクロックドメインをグループ化した複数の第1のグループの情報を算出し、
前記データパス依存関係と前記第1のグループの情報とに基づき1つの前記第1のグループ内で互いに独立して動作する前記クロックドメインをグループ化した複数の第2のグループの情報を算出し、
接続される前記第1グループ内の前記第2のサブグループの数に応じた数の前記クロック信号の出力端子をそれぞれ有し、入力される前記クロック信号の供給先を前記第2グループ毎に制御する制御回路の情報を前記第1の回路情報に追加し、
前記制御回路が追加された第3の回路情報を出力するテスト用回路追加方法。 - 前記制御回路は、前記第2のグループ毎に供給する前記クロック信号を制御することを特徴とする請求項14に記載のテスト用回路追加方法。
- 前記制御回路は、第1の制御信号に基づき、前記クロック信号を供給する前記第2のグループを少なくとも1つ選択することを特徴とする請求項14又は15に記載のテスト用回路追加方法。
- 前記制御回路は、第2の制御信号に基づき、前記クロックドメインの機能テスト時のシフトサイクル、キャプチャサイクル、通常使用時のクロック信号の制御を行うことを特徴とする請求項14乃至16のいずれか1項に記載のテスト用回路追加方法。
- 前記制御回路への前記クロック信号の入力は、新たに設けられる第1のクロック供給用端子によって行われることを特徴とする請求項14乃至17のいずれか1項に記載のテスト用回路追加方法。
- 前記制御回路への前記クロック信号の入力は、ユーザークロックを入力する既存のユーザークロック端子によって行われることを特徴とする請求項14乃至17のいずれか1項に記載のテスト用回路追加方法。
- 前記制御回路への前記クロック信号の入力は、ユーザーデータを入力する既存のユーザーデータ入力端子によって行われることを特徴とする請求項14乃至17のいずれか1項に記載のテスト用回路追加方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006033835A JP5160039B2 (ja) | 2006-02-10 | 2006-02-10 | 半導体装置及びそのテスト回路の追加方法 |
US11/700,151 US7653852B2 (en) | 2006-02-10 | 2007-01-31 | Semiconductor device and method of adding tester circuit for the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006033835A JP5160039B2 (ja) | 2006-02-10 | 2006-02-10 | 半導体装置及びそのテスト回路の追加方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007212339A true JP2007212339A (ja) | 2007-08-23 |
JP5160039B2 JP5160039B2 (ja) | 2013-03-13 |
Family
ID=38370178
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006033835A Expired - Fee Related JP5160039B2 (ja) | 2006-02-10 | 2006-02-10 | 半導体装置及びそのテスト回路の追加方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7653852B2 (ja) |
JP (1) | JP5160039B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011102764A (ja) * | 2009-11-11 | 2011-05-26 | Renesas Electronics Corp | 半導体集積回路、半導体集積回路設計方法及び半導体集積回路設計プログラム |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011007589A (ja) * | 2009-06-25 | 2011-01-13 | Renesas Electronics Corp | テスト方法、テスト制御プログラム及び半導体装置 |
US9632141B2 (en) * | 2014-06-26 | 2017-04-25 | Oracle International Corporation | Simultaneous transition testing of different clock domains in a digital integrated circuit |
WO2017164872A1 (en) * | 2016-03-24 | 2017-09-28 | Intel Corporation | System-on-chip devices and methods for testing system-on-chip devices |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001165996A (ja) * | 1999-12-07 | 2001-06-22 | Matsushita Electric Ind Co Ltd | 半導体集積回路並びにその設計方法及び検査方法 |
JP2005024359A (ja) * | 2003-07-01 | 2005-01-27 | Hitachi Ltd | 自己診断型論理回路及びその動的故障テスト方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002196046A (ja) | 2000-12-27 | 2002-07-10 | Mitsubishi Electric Corp | 半導体集積回路およびそのテスト方法 |
US7007213B2 (en) * | 2001-02-15 | 2006-02-28 | Syntest Technologies, Inc. | Multiple-capture DFT system for detecting or locating crossing clock-domain faults during self-test or scan-test |
US7076709B2 (en) * | 2002-01-28 | 2006-07-11 | Koninklijke Philips Electronics N.V. | Testing of circuit with plural clock domains |
TWI235841B (en) * | 2003-07-02 | 2005-07-11 | Realtek Semiconductor Corp | Multi-clock domain logic device for performing scan test with single scan clock and method thereof |
US7134061B2 (en) * | 2003-09-08 | 2006-11-07 | Texas Instruments Incorporated | At-speed ATPG testing and apparatus for SoC designs having multiple clock domain using a VLCT test platform |
TWI221926B (en) * | 2003-09-10 | 2004-10-11 | Realtek Semiconductor Corp | A multi-time domain logic system and related method |
US7409613B2 (en) * | 2004-01-08 | 2008-08-05 | International Business Machines Corporation | Simultaneous AC logic self-test of multiple clock domains |
ATE408152T1 (de) * | 2004-01-19 | 2008-09-15 | Nxp Bv | Prüfung von schaltungen mit mehreren taktdomänen |
US7330994B2 (en) * | 2005-04-26 | 2008-02-12 | Arm Limited | Clock control of a multiple clock domain data processor |
-
2006
- 2006-02-10 JP JP2006033835A patent/JP5160039B2/ja not_active Expired - Fee Related
-
2007
- 2007-01-31 US US11/700,151 patent/US7653852B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001165996A (ja) * | 1999-12-07 | 2001-06-22 | Matsushita Electric Ind Co Ltd | 半導体集積回路並びにその設計方法及び検査方法 |
JP2005024359A (ja) * | 2003-07-01 | 2005-01-27 | Hitachi Ltd | 自己診断型論理回路及びその動的故障テスト方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011102764A (ja) * | 2009-11-11 | 2011-05-26 | Renesas Electronics Corp | 半導体集積回路、半導体集積回路設計方法及び半導体集積回路設計プログラム |
Also Published As
Publication number | Publication date |
---|---|
US7653852B2 (en) | 2010-01-26 |
US20070192660A1 (en) | 2007-08-16 |
JP5160039B2 (ja) | 2013-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10496771B2 (en) | Semiconductor apparatus and design apparatus | |
US20090240996A1 (en) | Semiconductor integrated circuit device | |
JP5160039B2 (ja) | 半導体装置及びそのテスト回路の追加方法 | |
JP2010223672A (ja) | スキャンテスト回路 | |
US7380183B2 (en) | Semiconductor circuit apparatus and scan test method for semiconductor circuit | |
US7213184B2 (en) | Testing of modules operating with different characteristics of control signals using scan based techniques | |
US20100146349A1 (en) | Semiconductor integrated circuit including logic circuit having scan path and test circuit for conducting scan path test | |
JP2005300308A (ja) | 半導体集積回路 | |
JP2009122009A (ja) | テスト回路 | |
US20090313511A1 (en) | Semiconductor device testing | |
JP2006145307A (ja) | スキャンテスト回路 | |
US7155649B2 (en) | Scan test control method and scan test circuit | |
JP2010038874A (ja) | スキャンテスト回路、その論理接続情報生成方法及びプログラム | |
JP4610919B2 (ja) | 半導体集積回路装置 | |
JP4888376B2 (ja) | 半導体集積回路 | |
JP4886615B2 (ja) | テスト装置及びパタン生成装置 | |
JP2008123604A (ja) | 集積回路装置 | |
JP2013088400A (ja) | 半導体集積回路の検査方法および半導体集積回路 | |
JP2006004509A (ja) | 半導体集積回路およびハードマクロ回路 | |
JPH11326453A (ja) | スキャンパステスト方法およびスキャンパステスト回路、ならびにスキャン回路自動生成方法およびスキャン回路自動生成装置 | |
JP2004294424A (ja) | スキャンテスト制御方法、及びスキャンテスト回路 | |
JP2010181360A (ja) | 半導体集積回路、及び半導体集積回路の試験方法、及び半導体集積回路の設計方法 | |
US20090044064A1 (en) | Scan path circuit and semiconductor integrated circuit | |
JP2020165657A (ja) | 半導体集積回路 | |
JP2011257278A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110310 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110322 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110418 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120228 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120416 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121211 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121212 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5160039 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151221 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |