JP4888376B2 - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP4888376B2 JP4888376B2 JP2007330269A JP2007330269A JP4888376B2 JP 4888376 B2 JP4888376 B2 JP 4888376B2 JP 2007330269 A JP2007330269 A JP 2007330269A JP 2007330269 A JP2007330269 A JP 2007330269A JP 4888376 B2 JP4888376 B2 JP 4888376B2
- Authority
- JP
- Japan
- Prior art keywords
- scan
- data
- input
- flip
- flops
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
21 論理回路ユニット
22 論理回路ユニット
23−1乃至23−8 スキャンフリップフロップ
24−1乃至24−8 XOR回路
25−1乃至25−8 セレクタ
Claims (5)
- 第1のスキャンフリップフロップ及び第2のスキャンフリップフロップを含みスキャンチェーンを構成する複数のスキャンフリップフロップと、
該第1のスキャンフリップフロップのスキャン出力を第1の入力として受け取り、該第2のスキャンフリップフロップのスキャン出力を第2の入力として受け取り、該第1の入力及び該第2の入力の排他的論理和の論理値と該第1の入力の論理値との何れか一方の論理値を、制御信号に応じて選択的に該第2のスキャンフリップフロップのスキャン入力に供給する論理回路と
を含むことを特徴とする半導体集積回路。 - 該複数のスキャンフリップフロップが構成するスキャンチェーンの全ての段において、前段のスキャン出力と次段のスキャン入力との間に該論理回路が設けられていることを特徴とする請求項1記載の半導体集積回路。
- 該複数のスキャンフリップフロップが構成するスキャンチェーンのN個(N:整数)おきの段において、前段のスキャン出力と次段のスキャン入力との間に該論理回路が設けられていることを特徴とする請求項1記載の半導体集積回路。
- 該制御信号の値を該スキャンチェーン上の位置に応じて異ならせることを特徴とする請求項1乃至3何れか一項記載の半導体集積回路。
- 該制御信号の値を該半導体集積回路の外部からの入力に応じて決定することを特徴とする請求項1乃至4何れか一項記載の半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007330269A JP4888376B2 (ja) | 2007-12-21 | 2007-12-21 | 半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007330269A JP4888376B2 (ja) | 2007-12-21 | 2007-12-21 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009150823A JP2009150823A (ja) | 2009-07-09 |
JP4888376B2 true JP4888376B2 (ja) | 2012-02-29 |
Family
ID=40920095
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007330269A Expired - Fee Related JP4888376B2 (ja) | 2007-12-21 | 2007-12-21 | 半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4888376B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5614354B2 (ja) * | 2011-03-30 | 2014-10-29 | 富士通セミコンダクター株式会社 | 半導体装置及び出力回路 |
JP6223967B2 (ja) * | 2012-05-23 | 2017-11-01 | 国立研究開発法人科学技術振興機構 | 故障検出システム、生成回路及びプログラム |
-
2007
- 2007-12-21 JP JP2007330269A patent/JP4888376B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009150823A (ja) | 2009-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7941720B2 (en) | Scan test circuit and scan test control method | |
JP5017058B2 (ja) | 半導体集積回路装置 | |
JP6544958B2 (ja) | 半導体装置及び設計装置、スキャンフリップフロップ | |
JP2012181138A (ja) | 半導体集積回路、設計装置および設計方法 | |
US7380183B2 (en) | Semiconductor circuit apparatus and scan test method for semiconductor circuit | |
KR20060055393A (ko) | 스캔 테스트 회로 | |
JP4888376B2 (ja) | 半導体集積回路 | |
JP5099869B2 (ja) | 半導体集積回路および半導体集積回路のテスト方法 | |
JP5160039B2 (ja) | 半導体装置及びそのテスト回路の追加方法 | |
US8892971B2 (en) | Output control scan flip-flop, semiconductor integrated circuit including the same, and design method for semiconductor integrated circuit | |
JP2009122009A (ja) | テスト回路 | |
JP2009156761A (ja) | 半導体装置 | |
US7155649B2 (en) | Scan test control method and scan test circuit | |
JP4437719B2 (ja) | 半導体集積回路、スキャン回路設計方法、テストパターン生成方法、および、スキャンテスト方法 | |
JP2010038874A (ja) | スキャンテスト回路、その論理接続情報生成方法及びプログラム | |
JP2005210009A (ja) | 半導体集積回路 | |
JPWO2011158500A1 (ja) | スキャン非同期記憶素子およびそれを備えた半導体集積回路ならびにその設計方法およびテストパターン生成方法 | |
JP2002009238A (ja) | スキャンパス設計方法 | |
JP2004286549A (ja) | スキャンテスト装置およびその設計方法 | |
JP2004294424A (ja) | スキャンテスト制御方法、及びスキャンテスト回路 | |
JP5453981B2 (ja) | Lsi、及びそのテストデータ設定方法 | |
JP2011058862A (ja) | 半導体試験装置 | |
JP2006170678A (ja) | スキャンテスト回路 | |
JP2009042017A (ja) | スキャンパス回路及び半導体集積回路 | |
JP2010122009A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100824 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111104 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111115 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111128 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4888376 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141222 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |