JP2009156761A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2009156761A JP2009156761A JP2007336688A JP2007336688A JP2009156761A JP 2009156761 A JP2009156761 A JP 2009156761A JP 2007336688 A JP2007336688 A JP 2007336688A JP 2007336688 A JP2007336688 A JP 2007336688A JP 2009156761 A JP2009156761 A JP 2009156761A
- Authority
- JP
- Japan
- Prior art keywords
- random number
- circuit
- inversion
- control circuit
- generation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】テスト対象回路(700)と、上記テスト対象回路のスキャンを可能とするスキャンチェイン(650)と、上記スキャンチェインに供給されるテストパタンを形成するための第1乱数発生回路(100)とを設ける。そして、上記第1乱数発生回路とは別個に設けられた第2乱数発生回路(200)と、上記第2乱数発生回路によって発生される乱数を用いて上記第1乱数発生回路で発生される乱数を変化させるための乱数制御回路とを設ける。半導体装置のテストにおいて、スキャンチェインのクロックをパタン発生器のクロックの周期よりも長くする必要がないので、テストに必要なパタン発生器のクロック数の増加が回避され、それによりテスト時間が増加するのが回避される。
【選択図】図1
Description
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
ランストップ制御回路での制御条件を設定可能な条件設定回路(500)とを含んで構成することができる。
次に、実施の形態について更に詳述する。
図1には、本発明にかかる半導体装置の一例とされる自己診断型論理集積回路が示される。
図6には、半導体集積回路1の別の構成例が示される。図6に示される半導体集積回路1が図1に示されるのと大きく相違するのは、反転制御回路400や反転論理部600に代えて、ランストップ制御回路(RUN/STOP)300が設けられている点である。
図10には、半導体集積回路1の別の構成例が示される。
200 第2乱数発生回路
300 ランストップ制御回路
400 反転制御回路
500 条件設定回路
600 反転論理部
700 テスト対象回路
800 符号圧縮器
Claims (8)
- テスト対象とされるテスト対象回路と、
上記テスト対象回路のスキャンを可能とするスキャンチェインと、
乱数を発生させることで、上記スキャンチェインに供給されるテストパタンを形成するための第1乱数発生回路と、
上記第1乱数発生回路とは別個に設けられ、乱数を発生させるための第2乱数発生回路と、
上記第2乱数発生回路によって発生される乱数を用いて、上記第1乱数発生回路で発生される乱数を変化させるための乱数制御回路と、を含むことを特徴とする半導体装置。 - 上記乱数制御回路は、上記第1乱数発生器の出力値の論理を反転可能な反転論理部と、
上記第2乱数発生回路によって発生される乱数を用いて上記反転論理部の動作を制御可能な反転制御回路と、を含み、上記反転論理部の出力信号が上記テスト対象回路に供給される請求項1記載の半導体装置。 - 上記乱数制御回路は、上記第1乱数発生器の出力値の論理を反転可能な反転論理部と、
上記反転制御回路での反転制御条件を設定可能な条件設定回路と、
上記条件設定回路の条件設定に従って、上記第2乱数発生回路によって発生される乱数を用いて上記反転論理部の動作を制御可能な反転制御回路と、を含み、上記反転論理部の出力信号が上記テスト対象回路に供給される請求項1記載の半導体装置。 - 上記反転論理部は、上記第1乱数発生器の出力信号と、上記反転制御回路から出力された反転制御信号との排他的論理和を得る排他的論理和回路を含んで成る請求項2記載の半導体装置。
- 上記乱数制御回路は、上記第2乱数発生回路によって発生される乱数を用いて、上記第1乱数発生器での乱数発生動作の開始及び停止を制御可能なランストップ制御回路を含む請求項1記載の半導体装置。
- 上記乱数制御回路は、上記第2乱数発生回路によって発生される乱数を用いて、上記第1乱数発生器での乱数発生動作の開始及び停止を制御可能なランストップ制御回路と、
ランストップ制御回路での制御条件を設定可能な条件設定回路と、を含み、
上記ランストップ制御回路から出力される論理値の出現確率が上記条件設定回路の設定に基づいて制御される請求項1記載の半導体装置。 - 上記条件設定回路は、上記ランストップ制御回路から出力される論理値の出現確率を経時的に変化させるためのステートマシーンを含む請求項6記載の半導体装置。
- テスト対象とされるテスト対象回路と、
上記テスト対象回路のスキャンを可能とするスキャンチェインと、
乱数を発生させることで、上記スキャンチェインに供給されるテストパタンを形成するための第1乱数発生回路と、
上記第1乱数発生回路とは別個に設けられ、乱数を発生させるための第2乱数発生回路と、
上記第2乱数発生回路によって発生される乱数を用いて、上記第1乱数発生回路で発生される乱数を変化させるための乱数制御回路と、を含み、
上記乱数制御回路は、上記第1乱数発生器の出力値の論理を反転可能な反転論理部と、
上記第2乱数発生回路によって発生される乱数を用いて上記反転論理部の動作を制御可能な反転制御回路と、
上記第2乱数発生回路によって発生される乱数を用いて、上記第1乱数発生器での乱数発生動作の開始及び停止を制御可能なランストップ制御回路と、を含み、上記反転論理部の出力信号が上記テスト対象回路に供給されることを特徴とする半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007336688A JP5179861B2 (ja) | 2007-12-27 | 2007-12-27 | 半導体装置 |
US12/340,549 US8037384B2 (en) | 2007-12-27 | 2008-12-19 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007336688A JP5179861B2 (ja) | 2007-12-27 | 2007-12-27 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009156761A true JP2009156761A (ja) | 2009-07-16 |
JP5179861B2 JP5179861B2 (ja) | 2013-04-10 |
Family
ID=40800157
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007336688A Active JP5179861B2 (ja) | 2007-12-27 | 2007-12-27 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8037384B2 (ja) |
JP (1) | JP5179861B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011089833A (ja) * | 2009-10-21 | 2011-05-06 | Renesas Electronics Corp | 半導体装置ならびに半導体装置のテストパターン生成方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8675076B2 (en) * | 2009-07-21 | 2014-03-18 | Qualcomm Incorporated | System for embedded video test pattern generation |
US10247780B2 (en) * | 2017-08-02 | 2019-04-02 | Texas Instruments Incorporated | Re-programmable self-test |
US11061997B2 (en) * | 2017-08-03 | 2021-07-13 | Regents Of The University Of Minnesota | Dynamic functional obfuscation |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS601578A (ja) * | 1983-06-20 | 1985-01-07 | Toshiba Corp | 集積回路の試験方法 |
JPS62217170A (ja) * | 1986-01-10 | 1987-09-24 | エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン | 組合せ論理回路テスト装置 |
JPH05250900A (ja) * | 1992-03-09 | 1993-09-28 | Mitsubishi Electric Corp | テスト機能付き半導体集積回路 |
JP2001174515A (ja) * | 1999-12-16 | 2001-06-29 | Hitachi Ltd | 自己診断型論理集積回路の診断方法及び自己診断型論理集積回路 |
JP2002107425A (ja) * | 2000-09-29 | 2002-04-10 | Hitachi Ltd | 半導体集積回路 |
JP2002181905A (ja) * | 2000-12-13 | 2002-06-26 | Hitachi Ltd | 半導体集積回路のテスト方法及びテストパターン発生回路 |
JP2007322414A (ja) * | 2006-05-02 | 2007-12-13 | Fujitsu Ltd | 半導体集積回路、記録媒体、テストデータ生成装置およびlsi試験装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3196013B2 (ja) | 1996-12-12 | 2001-08-06 | 株式会社日立製作所 | 論理集積回路 |
US5991898A (en) * | 1997-03-10 | 1999-11-23 | Mentor Graphics Corporation | Arithmetic built-in self test of multiple scan-based integrated circuits |
US7234092B2 (en) * | 2002-06-11 | 2007-06-19 | On-Chip Technologies, Inc. | Variable clocked scan test circuitry and method |
US7058869B2 (en) * | 2003-01-28 | 2006-06-06 | Syntest Technologies, Inc. | Method and apparatus for debug, diagnosis, and yield improvement of scan-based integrated circuits |
US7032148B2 (en) * | 2003-07-07 | 2006-04-18 | Syntest Technologies, Inc. | Mask network design for scan-based integrated circuits |
JP4839856B2 (ja) * | 2006-01-23 | 2011-12-21 | 富士通株式会社 | スキャンチェーン抽出プログラム、スキャンチェーン抽出方法及び試験装置 |
EP2220807B1 (en) * | 2007-12-13 | 2013-02-13 | Certicom Corp. | Devices and method for controlling features on a device |
-
2007
- 2007-12-27 JP JP2007336688A patent/JP5179861B2/ja active Active
-
2008
- 2008-12-19 US US12/340,549 patent/US8037384B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS601578A (ja) * | 1983-06-20 | 1985-01-07 | Toshiba Corp | 集積回路の試験方法 |
JPS62217170A (ja) * | 1986-01-10 | 1987-09-24 | エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン | 組合せ論理回路テスト装置 |
JPH05250900A (ja) * | 1992-03-09 | 1993-09-28 | Mitsubishi Electric Corp | テスト機能付き半導体集積回路 |
JP2001174515A (ja) * | 1999-12-16 | 2001-06-29 | Hitachi Ltd | 自己診断型論理集積回路の診断方法及び自己診断型論理集積回路 |
JP2002107425A (ja) * | 2000-09-29 | 2002-04-10 | Hitachi Ltd | 半導体集積回路 |
JP2002181905A (ja) * | 2000-12-13 | 2002-06-26 | Hitachi Ltd | 半導体集積回路のテスト方法及びテストパターン発生回路 |
JP2007322414A (ja) * | 2006-05-02 | 2007-12-13 | Fujitsu Ltd | 半導体集積回路、記録媒体、テストデータ生成装置およびlsi試験装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011089833A (ja) * | 2009-10-21 | 2011-05-06 | Renesas Electronics Corp | 半導体装置ならびに半導体装置のテストパターン生成方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5179861B2 (ja) | 2013-04-10 |
US8037384B2 (en) | 2011-10-11 |
US20090172488A1 (en) | 2009-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4177807B2 (ja) | 回路テストシステム | |
US8145964B2 (en) | Scan test circuit and scan test control method | |
US8671320B2 (en) | Integrated circuit comprising scan test circuitry with controllable number of capture pulses | |
JP5017058B2 (ja) | 半導体集積回路装置 | |
US6484294B1 (en) | Semiconductor integrated circuit and method of designing the same | |
US8412993B2 (en) | Self-adjusting critical path timing of multi-core VLSI chip | |
JP2014185981A (ja) | 半導体集積回路および半導体集積回路の自己テスト方法 | |
JP5179861B2 (ja) | 半導体装置 | |
US7778790B2 (en) | Semiconductor integrated circuit device and delay fault testing method | |
US20090240996A1 (en) | Semiconductor integrated circuit device | |
JP2012181138A (ja) | 半導体集積回路、設計装置および設計方法 | |
JP4839856B2 (ja) | スキャンチェーン抽出プログラム、スキャンチェーン抽出方法及び試験装置 | |
JP2006292646A (ja) | Lsiのテスト方法 | |
JP7169044B2 (ja) | 半導体集積回路、その設計方法、プログラム及び記憶媒体 | |
US7873887B2 (en) | Burn-in test circuit, burn-in test method, burn-in test apparatus, and a burn-in test pattern generation program product | |
JP2009122009A (ja) | テスト回路 | |
JP2011089833A (ja) | 半導体装置ならびに半導体装置のテストパターン生成方法 | |
JP4919768B2 (ja) | 集積回路装置 | |
JPH11168386A (ja) | シグネチャー圧縮方法及び回路 | |
JP4724774B2 (ja) | 半導体回路装置、メモリテスト回路及び半導体回路装置の試験方法 | |
JP3196013B2 (ja) | 論理集積回路 | |
JP2004325233A (ja) | 半導体装置 | |
JP4666468B2 (ja) | 半導体集積回路 | |
JP2002189063A (ja) | 半導体装置 | |
JP5453981B2 (ja) | Lsi、及びそのテストデータ設定方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100527 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100903 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120309 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120315 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120511 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121213 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130110 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5179861 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |