JPH1173439A - テスト容易化設計方法および装置、情報記憶媒体、集積回路装置 - Google Patents

Abstract

(57)【要約】 【課題】 必須要素で予備設計された集積回路装置に最
小の面積でスキャン経路を形成する。 【解決手段】 集積回路装置の多数の配線からスキャン
経路に流用可能な複数の流用経路を抽出し、複数の流用
経路の各々でマルチプレクサを利用してスキャン経路を
形成した場合と、レジスタをスキャン素子に置換した場
合との占有面積を各々算出し、占有面積が小さい一方を
個々に選択してスキャン経路を形成する。スキャン経路
を形成する二種類の手法が集積回路装置の各部で個々に
選択されるので、最小の面積で集積回路装置にスキャン
経路が形成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、設計する集積回路
装置のスキャン容易性を向上させるテスト容易化設計方
法および装置、本発明のテスト容易化設計装置としてコ
ンピュータを機能させるためのプログラムが格納された
情報記憶媒体、本発明のテスト容易化設計方法で設計さ
れた集積回路装置に関する。

【０００２】

【従来の技術】近年、レジスタやトランジスタなどの各
種の回路要素を微細に集積する技術が開発され、ＬＳＩ
(Ｌarge Ｓcale Ｉntegrated Ｃircuit)やＭＭＩＣ
(ＭicroＭonolithic Ｉntegrated Ｃircuit)等が集積
回路装置として実用化されている。

【０００３】このような集積回路装置は、レジスタやマ
ルチプレクサ等の多数の回路要素が相互に配線された構
造からなり、その多数の回路要素のテスト方法の一つと
してスキャンテストがある。スキャンテストを実行する
集積回路装置では、スキャンテストの信号経路であるス
キャン経路が内部に事前に形成されており、このスキャ
ン経路により多数の回路要素にテスト信号を入力したり
多数の回路要素の出力信号を取得するようなことができ
る。

【０００４】上述のような集積回路装置にスキャン経路
を形成する場合、例えば、レジスタトランスファレベル
の順序回路がゲートレベルの順序回路に変換され、ゲー
トレベルで集積回路装置の必須要素であるＦＦ(Ｆlip
Ｆlop)がスキャンＦＦに置換される。

【０００５】集積回路装置の内部に位置する多数のスキ
ャンＦＦは、スキャンテストの実行時にシフトレジスタ
として機能するように接続され、このように接続された
スキャンテストの信号経路がスキャン経路と呼称され
る。このスキャン経路で最もファンイン側に位置するＦ
Ｆのデータ入力端子が、スキャンインと呼称されるスキ
ャンテスト用の外部入力端子に接続され、ファンアウト
側に位置するＦＦのデータ出力端子が、スキャンアウト
と呼称されるスキャンテスト用の外部出力端子に接続さ
れる。

【０００６】スキャンテストの実行時の集積回路装置の
動作モードであるテストモードの設定下では、全部のＦ
Ｆがシフトレジスタとして機能する。このため、テスト
用のデータをスキャンインから入力してＦＦに設定する
ことができ、ＦＦに保持されているテスト結果をスキャ
ンアウトから出力させて観測することができるので、順
序回路のテスト問題を組合回路のテスト問題に容易化す
ることができる。

【０００７】ここで、従来の集積回路装置のテスト容易
化設計方法を図７ないし図９を参照して以下に説明す
る。なお、図７は予備設計されたレジスタトランスファ
レベルの集積回路装置の要部を示す回路図、図８はスキ
ャン素子であるスキャンＦＦを示す回路図、図９はスキ
ャン経路が形成された集積回路装置の要部を示す回路図
である。

【０００８】まず、ここで例示する予備設計されたレジ
スタトランスファレベルの集積回路装置１は、図７に示
すように、必須要素の回路要素として、三個の二ビット
のレジスタ２〜４と三個のマルチプレクサ５〜７とを具
備している。第一第二のレジスタ２，３が第一第二のマ
ルチプレクサ５，６を介して接続されており、第二第三
のレジスタ３，４が第三のマルチプレクサ７を介して接
続されている。

【０００９】上述のように集積回路装置１が必須要素で
予備設計されている場合、第一の従来例のテスト容易化
設計方法では、図８に示すように、集積回路装置１のレ
ジスタ２〜４をスキャン要素であるスキャンＦＦに置換
してスキャン経路を形成する。

【００１０】より詳細には、図９に示すように、予備設
計の集積回路装置１にスキャン経路を形成して集積回路
装置１１を完成する場合、レジスタ２〜４をスキャンＦ
Ｆ１２〜１４に置換し、最後のスキャンＦＦ１４に追加
要素としてスキャンアウト用のマルチプレクサ１５を接
続する。

【００１１】なお、レジスタ２〜４に置換するスキャン
ＦＦ１２〜１４は、その必須要素であるレジスタの前段
に追加要素としてマルチプレクサを挿入した構造に相当
する。ただし、スキャンＦＦ１２〜１４は回路要素とし
て要素内部が最適化されているので、単純にレジスタ２
〜４の前段にマルチプレクサを追加した場合より占有面
積が小さい。

【００１２】上述のように形成した集積回路装置１１で
は、スキャンＦＦ１２〜１４の動作モードを通常モード
とテストモードとに切替設定することができ、テストモ
ードの設定下では、スキャン経路にテスト信号を伝送さ
せてスキャンテストを実行することができる。

【００１３】ただし、上述したテスト容易化設計方法で
は、予備設計の集積回路装置１の全部のレジスタ２〜４
をスキャンＦＦ１２〜１４に単純に置換しているが、予
備設計の配線をスキャン経路に流用して面積の増加を抑
制することが“H-SCAN : A High Level Alternative to
Full Scan Testing With Reduced Area and Test Appl
ication Overheads ; 14th VLSI Test Symposium 1996
IEEE pp74-80”に開示されている。

【００１４】ここで、このテスト容易化設計方法を第二
の従来例として以下に説明する。前述のように集積回路
装置１のレジスタ２〜４をスキャンＦＦ１２〜１４に置
換すればスキャン経路を形成することができるが、スキ
ャンＦＦ１２〜１４はレジスタ２〜４の前段にマルチプ
レクサを挿入した構造に相当する。換言すると、前段に
マルチプレクサ５〜７が挿入されているレジスタ３，４
の部分は、マルチプレクサ５〜７の制御でスキャン経路
を形成できることになる。

【００１５】そこで、第二の従来例のテスト容易化設計
方法では、図１０に示すように、予備設計された集積回
路装置において、その必須要素であるレジスタ２１の前
段に必須要素としてマルチプレクサ２２が挿入されてい
る場合、この部分の配線をスキャン経路となる流用経路
として抽出し、図１０に示すように、入力条件などによ
りマルチプレクサ２２の制御端子に追加要素である制御
素子として各種の論理ゲート２３〜２６を接続する。

【００１６】なお、上述のように予備設計の集積回路装
置１の配線を流用してスキャン経路を形成すると、この
スキャン経路に接続されず孤立したレジスタが発生する
ことがある。このような場合、上述のテスト容易化設計
方法では、図１２に示すように、必須要素であるレジス
タ２７，２８の一方がスキャン経路に接続されない場
合、図１３に示すように、レジスタ２７，２８間に追加
要素としてマルチプレクサ２９を挿入してスキャン経路
を形成する。

【００１７】上述のようなテスト容易化設計方法を前述
した集積回路装置１に適用して集積回路装置３１を形成
するならば、図１４に示すように、必須要素であるレジ
スタ２〜４やレジスタ５〜７の配線を流用してスキャン
経路を形成することができる。

【００１８】上述のようにスキャン経路を形成した集積
回路装置３１は、前段にマルチプレクサが存在しない第
一のレジスタ２の前段に追加要素としてマルチプレクサ
３２が挿入されており、第二のレジスタ３の前段に位置
する必須要素のマルチプレクサ５，６の制御端子に、イ
ンバータ３３や論理ゲート３４，３５からなる制御素子
が追加要素として接続されている。

【００１９】同様に、第三のレジスタ４の前段に位置す
る必須要素のマルチプレクサ７の制御端子に、インバー
タ３６と論理ゲート３７からなる制御素子が追加要素と
して接続されており、第三のレジスタ４の後段には、追
加要素としてスキャンアウト用のマルチプレクサ１５が
接続されている。

【００２０】

【発明が解決しようとする課題】上述した第二の従来例
のテスト容易化設計方法では、スキャン経路が形成され
た集積回路装置３１の占有面積を縮小するため、予備設
計の集積回路装置１の必須要素２〜７の配線を流用して
スキャン経路を形成する。しかし、この第二の従来例の
テスト容易化設計方法で集積回路装置３１を設計して
も、第一の従来例のテスト容易化設計方法で設計した集
積回路装置２１より占有面積が増加することがある。

【００２１】例えば、レジスタをスキャンＦＦに置換し
た場合の回路面積の増加分であるオーバーヘッドが
“２”、スキャンアウトなどに使用するマルチプレクサ
１５の追加による回路面積が“４”とすると、集積回路
装置１のレジスタ２〜４が２ビット構成の場合、第一の
従来例のテスト容易化設計方法により集積回路装置１か
ら集積回路装置１１を設計した場合のオーバーヘッドは
“(２×３)×２＋(４×２)＝２０”となる。

【００２２】一方、追加要素となる制御素子の回路面積
が、インバータ３３，３６で各々“１”、アンドゲート
３４，３７で各々“２”、オアゲート３５で“２”とす
ると、第二の従来例のテスト容易化設計方法により集積
回路装置１から集積回路装置３１を設計した場合のオー
バーヘッドは“(４×４)＋(２×１)＋(２×２)＋(１×
２)＝２４”となる。

【００２３】なお、上述した実例では第一の従来例のテ
スト容易化設計方法の方が第二の従来例の場合よりオー
バーヘッドが小さいが、例えば、上述の集積回路装置１
の２ビット構成の部分を１ビット構成とした場合、第二
の従来例のテスト容易化設計方法の方が第一の従来例の
場合よりオーバーヘッドが小さくなる。

【００２４】つまり、予備設計された集積回路装置の形
態により、何れのテスト容易化設計方法の方が回路面積
のオーバーヘッドが小さいかが変化することになり、常
に最適な方法で集積回路装置を設計することが困難であ
る。例えば、上述の第一第二の従来例のテスト容易化設
計方法の両方で集積回路装置１１，３１を設計し、オー
バーヘッドを比較して最適な一方を選択することは可能
であるが、このように集積回路装置を設計しても回路面
積のオーバーヘッドが最小となる保証はない。

【００２５】本発明は上述のような課題に鑑みてなされ
たものであり、集積回路装置の占有面積のオーバーヘッ
ドを最小にすることができるテスト容易化設計方法およ
び装置、本発明のテスト容易化設計装置としてコンピュ
ータを機能させるためのプログラムが格納されている情
報記憶媒体、本発明のテスト容易化設計方法により設計
された集積回路装置、を提供することを目的とする。

【００２６】

【課題を解決するための手段】本発明の一のテスト容易
化設計方法は、スキャンテストの信号経路であるスキャ
ン経路が内部に形成された集積回路装置を設計するテス
ト容易化設計方法において、予備設計されたレジスタト
ランスファレベルの集積回路装置の特定の回路要素を接
続した多数の配線からスキャン経路に流用可能な経路を
流用経路として各々抽出し、マルチプレクサを包含する
流用経路の各々でマルチプレクサの制御端子に制御素子
を接続してスキャン経路の第一候補を形成した場合の占
有面積を各々算出し、複数の流用経路の各々でレジスタ
をスキャン素子に置換してスキャン経路の第二候補を形
成した場合の占有面積を各々算出し、複数の流用経路の
各々で第一候補と第二候補とから占有面積が小さい一方
を個々に選択し、選択結果に対応してスキャン経路を形
成するようにした。

【００２７】従って、上述のように設計された集積回路
装置は、各種の回路要素が通常動作に必要な必須要素と
スキャンテスト用に追加された追加要素からなり、例え
ば、必須要素であるレジスタに接続された必須要素であ
るマルチプレクサの制御端子に追加要素である制御素子
が接続されている流用経路と、必須要素であるレジスタ
が追加要素を具備したスキャン素子に置換されている通
常経路とが、スキャン経路として混在することになる。
このとき、スキャン経路の各部は流用経路と通常経路と
の占有面積が小さい一方からなるので、集積回路装置は
スキャン経路の形成に関して回路面積が最小となるよう
に設計されている。

【００２８】なお、本発明で云う集積回路装置とは、各
種の回路要素を集積した装置であり、例えば、ＬＳＩな
どを許容する。回路要素とは、集積回路装置に集積され
る要素であり、例えば、ＬＳＩの内部に薄膜技術で形成
されたトランジスタなどを許容する。

【００２９】また、集積回路装置の特定の回路要素を接
続して流用経路となる配線としては、レジスタとレジス
タとを直結した配線、外部端子とレジスタとを直結した
配線、レジスタとレジスタとがマルチプレクサのみ介し
て接続されている配線、外部端子とレジスタとがマルチ
プレクサのみ介して接続されている配線、等を許容す
る。

【００３０】上述のようなテスト容易化設計方法におけ
る他の発明としては、スキャン素子がレジスタの前段に
マルチプレクサを挿入して全体を最適化した構造からな
り、形成されたスキャン経路に接続されないレジスタを
スキャン素子に置換してスキャン経路に接続するように
した。

【００３１】従って、孤立したレジスタをスキャン経路
に接続するとき、このレジスタの前段にマルチプレクサ
を挿入してスキャン経路に接続せず、レジスタをスキャ
ン素子に置換してスキャン経路に接続するようにした。
このスキャン素子は、レジスタの前段にマルチプレクサ
を挿入した構造からなるので、レジスタをスキャン素子
に置換することなく前段にマルチプレクサを挿入しても
構造や機能は同等であるが、一個の素子として最適化さ
れているのでレジスタの前段にマルチプレクサを挿入し
た場合より占有面積が小さい。

【００３２】本発明の他のテスト容易化設計方法は、ス
キャンテストの信号経路であるスキャン経路が内部に形
成された集積回路装置を設計するテスト容易化設計方法
であって、予備設計されたレジスタトランスファレベル
の集積回路装置の特定の回路要素を接続した多数の配線
からスキャン経路に流用可能な経路を流用経路として順
番に抽出して蓄積し、蓄積された多数の流用経路を適宜
選択してスキャン経路を順次形成するテスト容易化設計
方法において、流用経路を適宜選択してスキャン経路を
順次形成するとき、スキャン経路として選択された流用
経路の回路要素に接続されている配線を以後の流用経路
の選択の候補から排除するようにした。従って、スキャ
ン経路として利用できない流用経路が選択の候補となる
無駄な処理動作が防止される。

【００３３】本発明の一のテスト容易化設計装置は、ス
キャンテストの信号経路であるスキャン経路が内部に形
成された集積回路装置の設計に利用されるテスト容易化
設計装置において、レジスタやマルチプレクサ等の各種
の回路要素の各々の占有面積が事前にデータ登録されて
いるデータ記憶手段と、予備設計されたレジスタトラン
スファレベルの集積回路装置の設計データの入力を受け
付けるデータ入力手段と、データ入力された集積回路装
置の特定の回路要素を接続した多数の配線からスキャン
経路に流用可能な経路を流用経路として各々抽出する経
路抽出手段と、マルチプレクサを包含する流用経路の各
々でマルチプレクサの制御端子に制御素子を接続してス
キャン経路の第一候補を形成した場合の占有面積を各々
算出する第一算出手段と、複数の流用経路の各々でレジ
スタをスキャン素子に置換してスキャン経路の第二候補
を形成した場合の占有面積を各々算出する第二算出手段
と、複数の流用経路の各々で第一候補と第二候補とから
占有面積が小さい一方を個々に選択する経路選択手段
と、選択結果に対応してスキャン経路を形成する経路形
成手段と、を具備している。

【００３４】従って、予備設計されたレジスタトランス
ファレベルの集積回路装置の設計データがデータ入力手
段に入力されると、このデータ入力された集積回路装置
の特定の回路要素を接続した多数の配線からスキャン経
路に流用可能な経路が流用経路として経路抽出手段によ
り各々抽出される。レジスタやマルチプレクサ等の各種
の回路要素の各々の占有面積はデータ記憶手段に事前に
データ登録されているので、マルチプレクサを包含する
流用経路の各々でマルチプレクサの制御端子に制御素子
を接続してスキャン経路の第一候補を形成した場合の占
有面積が第一算出手段により各々算出されるとともに、
複数の流用経路の各々でレジスタをスキャン素子に置換
してスキャン経路の第二候補を形成した場合の占有面積
が第二算出手段により各々算出される。例えば、ある流
用経路で第一候補と第二候補との両方の占有面積が算出
された場合、これらの算出結果に基づいて第一候補と第
二候補とから占有面積が小さい一方が経路形成手段によ
り個々に選択され、この選択結果に対応して経路形成手
段によりスキャン経路が形成される。なお、当然ながら
第二候補しか占有面積が算出されない流用経路では、一
つしかない選択肢である第二候補でスキャン経路が形成
される。

【００３５】このように設計された集積回路装置は、各
種の回路要素が通常動作に必要な必須要素とスキャンテ
スト用に追加された追加要素からなり、例えば、必須要
素であるレジスタに接続された必須要素であるマルチプ
レクサの制御端子に追加要素である制御素子が接続され
ている流用経路と、必須要素であるレジスタが追加要素
を具備したスキャン素子に置換されている通常経路と
が、スキャン経路として混在することになる。このと
き、スキャン経路の各部は流用経路と通常経路との占有
面積が小さい一方からなるので、集積回路装置はスキャ
ン経路の形成に関して回路面積が最小となるように設計
されている。

【００３６】また、本発明で云うデータ記憶手段とは、
各種情報が事前に登録されたものであれば良く、例え
ば、ＲＯＭ(Ｒead Ｏnly Ｍemory)等の情報記憶媒体
の記憶エリアなどを許容する。その他の各種手段は、そ
の機能を実現するよう形成されていれば良く、例えば、
専用のハードウェア、適正な機能がプログラムにより付
与されたコンピュータ、適正なプログラムによりコンピ
ュータの内部に実現された機能、これらの組み合わせ、
等を許容する。

【００３７】本発明の他のテスト容易化設計装置は、ス
キャンテストの信号経路であるスキャン経路が内部に形
成された集積回路装置の設計に利用されるテスト容易化
設計装置において、予備設計されたレジスタトランスフ
ァレベルの集積回路装置の設計データの入力を受け付け
るデータ入力手段と、データ入力された集積回路装置の
特定の回路要素を接続した多数の配線からスキャン経路
に流用可能な経路を流用経路として順番に抽出する経路
抽出手段と、順番に抽出される多数の流用経路を蓄積す
る経路蓄積手段と、蓄積された多数の流用経路を適宜選
択してスキャン経路を順次形成する経路形成手段と、該
経路形成手段が流用経路を適宜選択してスキャン経路を
順次形成するときにスキャン経路として選択された流用
経路の回路要素に接続されている配線を以後の流用経路
の選択の候補から排除する候補選択手段と、を具備して
いる。

【００３８】従って、予備設計されたレジスタトランス
ファレベルの集積回路装置の設計データがデータ入力手
段に入力されると、このデータ入力された集積回路装置
の特定の回路要素を接続した多数の配線からスキャン経
路に流用可能な経路が流用経路として経路抽出手段によ
り順番に抽出される。このように順番に抽出される多数
の流用経路が経路蓄積手段により蓄積されるので、この
蓄積された多数の流用経路が経路形成手段により適宜選
択されてスキャン経路が順次形成される。

【００３９】このようにスキャン経路を順次形成するた
めに流用経路が適宜選択されるとき、スキャン経路とし
て選択された流用経路の回路要素に接続されている配線
が候補選択手段により以後の流用経路の選択の候補から
排除されるので、スキャン経路として利用できない流用
経路が選択の候補となる無駄な処理動作が防止される。

【００４０】本発明の一の情報記憶媒体は、コンピュー
タが読取自在なソフトウェアが格納されている情報記憶
媒体において、予備設計されたレジスタトランスファレ
ベルの集積回路装置の設計データの入力を受け付けるこ
と、データ入力された集積回路装置の特定の回路要素を
接続した多数の配線からスキャン経路に流用可能な経路
を流用経路として各々抽出すること、マルチプレクサを
包含する流用経路の各々でマルチプレクサの制御端子に
制御素子を接続してスキャン経路の第一候補を形成した
場合の占有面積を各々算出すること、複数の流用経路の
各々でレジスタをスキャン素子に置換してスキャン経路
の第二候補を形成した場合の占有面積を各々算出するこ
と、複数の流用経路の各々で第一候補と第二候補とから
占有面積が小さい一方を個々に選択すること、選択結果
に対応してスキャン経路を形成すること、を前記コンピ
ュータに実行させるためのプログラムが格納されてい
る。

【００４１】従って、本発明の情報記憶媒体に格納され
ているプログラムをコンピュータが読み取って対応する
処理動作を実行すると、予備設計されたレジスタトラン
スファレベルの集積回路装置の設計データの入力が受け
付けられ、このようにデータ入力された集積回路装置の
特定の回路要素を接続した多数の配線からスキャン経路
に流用可能な経路が流用経路として各々抽出される。マ
ルチプレクサを包含する流用経路の各々でマルチプレク
サの制御端子に制御素子を接続してスキャン経路の第一
候補を形成した場合の占有面積が各々算出されるととも
に、複数の流用経路の各々でレジスタをスキャン素子に
置換してスキャン経路の第二候補を形成した場合の占有
面積が各々算出される。例えば、ある流用経路で第一候
補と第二候補との両方の占有面積が算出された場合、こ
れらの算出結果に基づいて第一候補と第二候補とから占
有面積が小さい一方が個々に選択され、この選択結果に
対応してスキャン経路が形成される。なお、当然ながら
第二候補しか占有面積が算出されない流用経路では、一
つしかない選択肢である第二候補でスキャン経路が形成
される。

【００４２】このように設計された集積回路装置は、各
種の回路要素が通常動作に必要な必須要素とスキャンテ
スト用に追加された追加要素からなり、例えば、必須要
素であるレジスタに接続された必須要素であるマルチプ
レクサの制御端子に追加要素である制御素子が接続され
ている流用経路と、必須要素であるレジスタが追加要素
を具備したスキャン素子に置換されている通常経路と
が、スキャン経路として混在することになる。このと
き、スキャン経路の各部は流用経路と通常経路との占有
面積が小さい一方からなるので、集積回路装置はスキャ
ン経路の形成に関して回路面積が最小となるように設計
されている。

【００４３】なお、本発明で云う情報記憶媒体とは、コ
ンピュータに各種処理を実行させるためのプログラムが
事前に格納されたものであれば良く、例えば、コンピュ
ータを一部とするシステムに固定されているＲＯＭやＨ
ＤＤ(Ｈard Ｄisc Ｄrive)、コンピュータを一部とす
るシステムに着脱自在に装填されるＣＤ(ＣompactＤis
c)−ＲＯＭやＦＤ(Ｆloppy Ｄisc)、等を許容する。

【００４４】さらに、本発明で云うコンピュータとは、
プログラムを読み取って対応する処理動作を実行できる
装置であれば良く、例えば、ＣＰＵ(Ｃentral Ｐroces
singＵnit)を主体として、これにＲＯＭやＲＡＭやＩ／
Ｆ(Ｉnterface)等の各種のデバイスが必要により接続さ
れた装置などを許容する。

【００４５】本発明の他の情報記憶媒体は、コンピュー
タが読取自在なソフトウェアが格納されている情報記憶
媒体において、予備設計されたレジスタトランスファレ
ベルの集積回路装置の設計データの入力を受け付けるこ
と、データ入力された集積回路装置の特定の回路要素を
接続した多数の配線からスキャン経路に流用可能な経路
を流用経路として順番に抽出すること、順番に抽出され
る多数の流用経路を蓄積すること、蓄積された多数の流
用経路を適宜選択してスキャン経路を順次形成するこ
と、流用経路を適宜選択してスキャン経路を順次形成す
るときにスキャン経路として選択された流用経路の回路
要素に接続されている配線を以後の流用経路の選択の候
補から排除すること、を前記コンピュータに実行させる
ためのプログラムが格納されている。

【００４６】従って、本発明の情報記憶媒体に格納され
ているプログラムをコンピュータが読み取って対応する
処理動作を実行すると、予備設計されたレジスタトラン
スファレベルの集積回路装置の設計データの入力が受け
付けられ、このデータ入力された集積回路装置の特定の
回路要素を接続した多数の配線からスキャン経路に流用
可能な経路が流用経路として順番に抽出される。このよ
うに順番に抽出される多数の流用経路が蓄積されるの
で、この蓄積された多数の流用経路が適宜選択されてス
キャン経路が順次形成される。

【００４７】このようにスキャン経路を順次形成するた
めに流用経路が適宜選択されるとき、スキャン経路とし
て選択された流用経路の回路要素に接続されている配線
が以後の流用経路の選択の候補から排除されるので、ス
キャン経路として利用できない流用経路が選択の候補と
なる無駄な処理動作が防止される。

【００４８】なお、本発明でコンピュータに流用経路を
データ保存させることは、例えば、コンピュータが事前
に接続されているＲＡＭ等の情報記憶媒体に各種データ
を格納することや、コンピュータが一部として具備して
いる内部メモリに各種データを格納することや、本発明
の情報記憶媒体がＦＤ等の場合に、そこにコンピュータ
が各種データを格納すること、等を許容する。

【００４９】本発明の集積回路装置は、レジスタやマル
チプレクサ等の多数の回路要素が相互に配線されてお
り、スキャンテストの信号経路であるスキャン経路が内
部に形成された集積回路装置において、各種の回路要素
が通常動作に必要な必須要素とスキャンテスト用に追加
された追加要素からなり、必須要素であるレジスタに接
続された必須要素であるマルチプレクサの制御端子に追
加要素である制御素子が接続されるとともに必須要素で
あるレジスタが追加要素であるマルチプレクサにより接
続されている流用経路と、必須要素であるレジスタが追
加要素を具備したスキャン素子に置換されている通常経
路とが、スキャン経路として混在しており、スキャン経
路の各部は流用経路と通常経路との占有面積が小さい一
方からなる。従って、スキャン経路の各部が二種類の形
態で占有面積が小さい一方からなるので、スキャン経路
は占有面積が最小となる形態で形成されている。

【００５０】

【発明の実施の形態】本発明の実施の第一の形態を図１
ないし図５を参照して以下に説明する。なお、図１は本
実施の形態のテスト容易化設計方法を示すフローチャー
ト、図２はテスト容易化設計装置の論理的構造を示す模
式図、図３はテスト容易化設計装置を形成するデータ処
理システムの物理的構造を示すブロック図、図４はデー
タ処理システムの一部であるホストコンピュータの物理
的構造を示すブロック図、図５は本実施の形態の集積回
路装置の要部を示すブロック図である。

【００５１】本実施の形態のテスト容易化設計装置４０
は、データ処理システム４１の一部の機能として実現さ
れている。このデータ処理システム４１は、図３に示す
ように、いわゆるクライアントサーバシステムからな
り、一個のホストコンピュータ４２に複数のワークステ
ーション４３が通信ネットワーク４４で接続された構造
からなる。

【００５２】ホストコンピュータ４２は、図４に示すよ
うに、コンピュータの主体としてＣＰＵ１０１を具備し
ており、このＣＰＵ１０１には、バスライン１０２によ
り、ＲＯＭ１０３、ＲＡＭ１０４、ＨＤＤ１０５、ＦＤ
１０６が装填されるＦＤＤ１０７、ＣＤ−ＲＯＭ１０８
が装填されるＣＤドライブ１０９、キーボード１１０、
マウス１１１、ディスプレイ１１２、大容量記憶装置１
１３、通信Ｉ／Ｆ１１４、等が接続されている。

【００５３】この通信Ｉ／Ｆ１１４には、通信ネットワ
ーク４４が接続されており、この通信ネットワーク４４
に複数のワークステーション４３が接続されている。大
容量記憶装置１１３は、例えば、多数のＭＯ(Ｍagnetic
Ｏptical Ｄisc)が並列に装填されたＭＯドライブか
らなり、大容量の情報を読出自在に記憶する。なお、ワ
ークステーション４３の物理的構造は、大容量記憶装置
１１３を具備しない以外はホストコンピュータ４２と同
様なので、以下では同一の名称および符号を使用して説
明は割愛する。

【００５４】本実施の形態のデータ処理システム４１で
は、ＲＯＭ１０３、ＲＡＭ１０４、ＨＤＤ１０５、ＦＤ
１０６、ＣＤ−ＲＯＭ１０８、大容量記憶装置１１３、
等が情報記憶媒体に相当し、これらにＣＰＵ１０１の処
理動作に必要なプログラムやデータがソフトウェアとし
て記憶されている。

【００５５】例えば、ＣＰＵ１０１に各種の処理動作を
実行させる制御プログラムは、ＦＤ１０６やＣＤ−ＲＯ
Ｍ１０８に事前に書き込まれている。このようなソフト
ウェアはＨＤＤ１０５に事前にインストールされてお
り、ホストコンピュータ４２の起動時にＲＡＭ１０４に
複写されてＣＰＵ１０１に読み取られる。

【００５６】このようにＣＰＵ１０１が適正なプログラ
ムを読み取って各種の処理動作を実行することにより、
本実施の形態のデータ処理システム４１には、テスト容
易化設計装置４０の各種の手段が各種の機能として論理
的に実現されている。このような各種手段により、本実
施の形態のデータ処理システム４１には、図２に示すよ
うに、テスト容易化設計装置４０の主要部分として、デ
ータ入出力部５１とデータ記憶部５２とテスト容易化部
５３とが形成されている。

【００５７】データ入出力部５１は、データ入力手段で
ある回路入力部６１、データ記憶手段である回路要素ラ
イブラリ６２、回路出力部６３、等を論理的に具備して
おり、テスト容易化部５３は、経路抽出手段である経路
抽出部６４、経路選択部６５、経路決定部６６、経路挿
入部６７、素子挿入部６８、等を論理的に具備してい
る。

【００５８】データ入出力部５１の回路入力部６１は、
例えば、ホストコンピュータ４２から各種データが入力
されるワークステーション４３のＩ／Ｆ１１４や、ＦＤ
１０６から各種データを読み出すワークステーション４
３のＦＤＤ１０７等に相当し、予備設計されたレジスタ
トランスファレベルの集積回路装置の設計データのデー
タ入力を受け付ける。

【００５９】回路要素ライブラリ６２は、例えば、ワー
クステーション４３により自在に読み取られるホストコ
ンピュータ４２の大容量記憶装置１１３に相当し、レジ
スタやマルチプレクサ等の各種の回路要素の各々の占有
面積が事前にデータ登録されている。

【００６０】データ記憶部５２は、ワークステーション
４３のＲＡＭ１０４の記憶エリアなどに相当し、予備設
計や設計途中や設計完了の段階の集積回路装置の設計デ
ータなどを更新自在に一時記憶する。

【００６１】テスト容易化部５３の経路抽出部６４は、
例えば、ワークステーション４３のＲＡＭ１０４に一時
記憶された集積回路装置の設計データとＲＡＭ１０４に
事前に格納されている適正なソフトウェアとに対応して
ＣＰＵ１０１が適正な演算処理を実行することにより、
集積回路装置の特定の回路要素を接続した多数の配線か
らスキャン経路に流用可能な経路を流用経路として各々
抽出する。

【００６２】なお、上述のような経路抽出部６４による
流用経路の抽出は、前述した第二の従来例の手法と同様
に、予備設計された集積回路装置において、レジスタと
レジスタとを直結した配線、外部端子とレジスタとを直
結した配線、レジスタとレジスタとがマルチプレクサの
み介して接続されている配線、外部端子とレジスタとが
マルチプレクサのみ介して接続されている配線、等を対
象として実行される。

【００６３】経路選択部６５は、第一算出手段、第二算
出手段、経路選択手段、等を論理的に具備しており、や
はりワークステーション４３のＲＡＭ１０４に事前に格
納されている適正なソフトウェアに対応してＣＰＵ１０
１が適正な演算処理を実行することにより実現されてい
る。

【００６４】経路選択部６５の第一算出手段は、マルチ
プレクサを包含する流用経路でマルチプレクサの制御端
子に制御素子を接続してスキャン経路の第一候補を個々
に形成した場合の占有面積を各々算出し、第二算出手段
は、複数の流用経路の各々でレジスタをスキャン素子に
置換してスキャン経路の第二候補を個々に形成した場合
の占有面積を各々算出する。

【００６５】なお、上述のように第一算出手段がマルチ
プレクサの制御端子に制御素子を接続してスキャン経路
の第一候補の占有面積を算出する場合、前述した第二の
従来例の手法と同様に、入力条件などによりマルチプレ
クサの制御端子に追加要素である制御素子として各種の
論理ゲートを接続した場合などの占有面積が算出され
る。

【００６６】経路選択部６５の面積算出手段は、回路要
素ライブラリ６２に事前に登録されている各種の回路要
素の占有面積を適宜読み出し、複数の流用経路の各々で
第一候補と第二候補との占有面積を各々算出する。経路
選択部６５に所属する経路形成手段の一部は、複数の流
用経路の各々で第一候補と第二候補とから占有面積が小
さい一方を個々に選択する。

【００６７】経路決定部６６と経路挿入部６７と素子挿
入部６８とは経路形成手段に相当し、やはりワークステ
ーション４３のＲＡＭ１０４に事前に格納されている適
正なソフトウェアに対応してＣＰＵ１０１が適正な演算
処理を実行することにより、経路選択部６５の選択結果
に対応してスキャン経路を形成する。

【００６８】より詳細には、経路決定部６６は、上述の
ように占有面積に基づいた選択された候補経路をスキャ
ン経路として決定する。経路挿入部６７は、上述のよう
に決定されたスキャン経路に接続されないレジスタを検
出し、このレジスタをスキャン素子であるスキャンＦＦ
に置換してスキャン経路に接続する。素子挿入部６８
は、必須要素であるレジスタの前段に挿入されている必
須要素のマルチプレクサの制御端子に追加要素である制
御素子として各種の論理ゲートを接続する。

【００６９】回路出力部６３は、ホストコンピュータ４
２に各種データを出力するワークステーション４３のＩ
／Ｆ１１４や、ＦＤ１０６に各種データを格納するワー
クステーション４３のＦＤＤ１０７等に相当し、上述の
ようにスキャン経路の形成が完了した集積回路装置の設
計データをデータ出力する。

【００７０】上述のような各種手段は、必要によりＦＤ
Ｄ１０４やＩ／Ｆ１１４等のハードウェアを利用して実
現されるが、その主体はワークステーション４３のＣＰ
Ｕ１０１がＲＡＭ１０４等に書き込まれたソフトウェア
に対応して動作することにより実現されている。

【００７１】このようなソフトウェアは、例えば、予備
設計されたレジスタトランスファレベルの集積回路装置
の設計データの入力を通信Ｉ／Ｆ１１４やＦＤＤ１０７
等で受け付けること、予備設計や設計途中や設計完了の
段階の集積回路装置の設計データなどをＲＡＭ１０４等
に更新自在に一時記憶させること、所定のアルゴリズム
に対応したＣＰＵ１０１のデータ処理により、集積回路
装置の特定の回路要素を接続した多数の配線から複数の
流用経路を各々抽出すること、マルチプレクサを包含す
る流用経路の各々でマルチプレクサの制御端子に制御素
子を接続してスキャン経路の第一候補を形成した場合の
占有面積を各々算出するとともに、複数の流用経路の各
々でレジスタをスキャン素子に置換してスキャン経路の
第二候補を形成した場合の占有面積を各々算出するこ
と、複数の流用経路の各々で第一候補と第二候補とから
占有面積が小さい一方を個々に選択すること、この選択
結果に対応してスキャン経路を形成すること、スキャン
経路の形成が完了した集積回路装置の設計データを通信
Ｉ／Ｆ１１４やＦＤＤ１０７等でデータ出力すること、
等の処理動作をワークステーション４３のＣＰＵ１０１
等に実行させるための制御プログラムとしてＲＡＭ１０
４等の情報記憶媒体に格納されている。

【００７２】なお、上述のような制御プログラムと組み
合わされて利用されるソフトウェアとして、例えば、レ
ジスタやマルチプレクサ等の各種の回路要素の各々の占
有面積が、ワークステーション４３により自在に読み取
られるホストコンピュータ４２のデータファイルとして
大容量記憶装置１１３に事前にデータ登録されている。

【００７３】上述のような構成において、本実施の形態
のテスト容易化設計装置４０でのテスト容易化設計方法
では、図１に示すように、例えば、ワークステーション
４３がホストコンピュータ４２やＦＤ１０６等からデー
タ入力を実行することなどにより、予備設計されたレジ
スタトランスファレベルの集積回路装置の設計データの
入力を回路入力部６１により受け付ける(ステップＳ
１)。

【００７４】このように予備設計されたレジスタトラン
スファレベルの設計データは、例えば、図７に例示した
集積回路装置１のように、スキャン経路を考慮すること
なく回路要素として必須要素を相互に接続した構造とし
て形成されている。なお、本実施の形態でも説明を簡略
化するため、図７の集積回路装置１の設計データを処理
する場合を例示して以下に説明する。

【００７５】上述のように集積回路装置１の設計データ
が入力されると、その各部の配線から多数の流用経路が
各々抽出される(ステップＳ２)。より具体的には、本実
施の形態のテスト容易化設計装置４０のテスト容易化設
計方法では、集積回路装置のデータ出力部のレジスタを
経路抽出の始点とし、深さ優先探索アルゴリズムにより
ファンイン方向に経路探索を順次実行する。

【００７６】この探索処理では、マルチプレクサを検出
したときは処理を継続し、他のレジスタや外部端子を検
出したときは処理を完了し、これら以外の回路要素を検
出したときは処理を中止する。上述のようにして一つの
レジスタを始点とした流用経路の全部が抽出されると、
別のレジスタを始点として同様に流用経路が抽出され、
全部のレジスタに対して流用経路の抽出処理が実行され
る。

【００７７】例えば、前述した図７の集積回路装置１の
場合、第二のレジスタ３を始点とした経路抽出では、最
初に第二のマルチプレクサ６が検出される。そこで、マ
ルチプレクサ６のコントロール信号Ｃｍ２が論理値
“０”の場合に活性化される入力Ｃ２を探索すると、こ
こではマルチプレクサも外部端子もレジスタも検出され
ないので探索処理は中止される。

【００７８】マルチプレクサ６のコントロール信号Ｃｍ
２が論理値“１”の場合に活性化される入力を探索する
と、第一のマルチプレクサ５が検出されるので探索処理
は継続される。その場合、上述の場合と同様に第一のマ
ルチプレクサ５でも探索処理が実行され、そのコントロ
ール信号Ｃｍ１が論理値“０”の場合の入力から第一の
レジスタ２が検出される。

【００７９】このようにレジスタ２が検出されると一つ
の流用経路の探索処理は完了するので、これで“レジス
タ２→マルチプレクサ５，６→レジスタ３”と連続する
流用経路が抽出されたことになる。同様に、第三のレジ
スタ４を始点とすれば“レジスタ３→マルチプレクサ７
→レジスタ４”と連続する流用経路が抽出される。この
ように順番に抽出される多数の流用経路はＲＡＭ１０４
等に蓄積され、全部の流用経路が抽出されて蓄積される
と、その流用経路が適宜選出されてスキャン経路が順次
形成される。

【００８０】より詳細には、マルチプレクサを包含する
流用経路の各々で、マルチプレクサの制御端子に制御素
子を接続してスキャン経路の第一候補を形成した場合の
占有面積が算出されるとともに(ステップＳ３)、複数の
流用経路の各々でレジスタをスキャン素子に置換してス
キャン経路の第二候補を形成した場合の占有面積が各々
算出される(ステップＳ４)。

【００８１】このとき、流用経路の各々で第一候補と第
二候補との形成に利用される回路要素が検出され、その
占有面積の記録データが回路要素ライブラリ６２から読
み出されて合計される。その場合、マルチプレクサの制
御端子に接続する制御素子などの追加要素では占有面積
が単純に読み出され、レジスタに置換するスキャン素子
であるスキャンＦＦでは占有面積の増加分であるオーバ
ーヘッドが読み出される。

【００８２】上述のように流用経路の占有面積が第一候
補と第二候補とで各々算出されると、これらが相互に比
較されて占有面積が小さい一方が選択され(ステップＳ
５，Ｓ６)、全部の流用経路で上述の処理が実行される
と(ステップＳ７)、選択された流用経路が極力利用され
るようにスキャン経路が決定される(ステップＳ８)。

【００８３】上述のようにスキャン経路が決定される
と、そのレジスタがスキャン素子であるスキャンＦＦに
置換されたり(ステップＳ９)、マルチプレクサに制御素
子である論理ゲートが接続されるなどして(ステップＳ
１０)、スキャン経路が形成される。これで集積回路装
置の設計データが完成するので、この完成した集積回路
装置の設計データがＩ／Ｆ１１４やＦＤＤ１０７等によ
りデータ出力される(ステップＳ１１)。

【００８４】例えば、前述した“レジスタ２→マルチプ
レクサ５，６→レジスタ３”と連続する流用経路の場
合、第一候補によりスキャン経路を形成する場合には、
二個のマルチプレクサ５，６の各々の制御端子に制御素
子を接続する必要がある。第一のマルチプレクサ５に
は、前段のレジスタ２に接続されている経路をスキャン
経路として活性化するために、テストモードではコント
ロール信号Ｃｍ１を強制的に論理値“０”とする必要が
ある。

【００８５】ここで、マルチプレクサ５のコントロール
信号Ｃｍ１を通常モードで“１”、テストモードで
“０”とするならば、この制御端子に接続する制御素子
は、 Ｃｍ１＊ＴＥＳＴ (＊はＡＮＤ(論理積)) であり、これは二入力の一個のアンドゲートと等価なの
で、この制御素子の挿入による回路面積のオーバーヘッ
ドは“２”と算出される。

【００８６】また、第二のマルチプレクサ６には、第一
のマルチプレクサ５に接続されている経路をスキャン経
路として活性化するために、テストモードではコントロ
ール信号Ｃｍ２を強制的に論理値“１”とする必要があ
る。

【００８７】ここで、マルチプレクサ６のコントロール
信号Ｃｍ２を通常モードで“０”、テストモードで
“１”とするならば、この制御端子に接続する制御素子
は、 Ｃｍ２＋／ＴＥＳＴ (＋はＯＲ(論理和)、／はＮＯＴ
(論理否定)) であり、これは二入力の一個のオアゲートおよび一個の
インバータと等価なので、これらの制御素子の挿入によ
る回路面積のオーバーヘッドは“２＋１＝３”と算出さ
れる。

【００８８】“レジスタ２→マルチプレクサ５，６→レ
ジスタ３”と連続する流用経路に第一候補でスキャン経
路を形成する場合、回路面積のオーバーヘッドは合計で
“２＋３＝５”と算出される。

【００８９】一方、上述の流用経路の部分に第二候補で
スキャン経路を形成する場合、そのレジスタ３をスキャ
ンＦＦに置換することになる。このレジスタ３は二ビッ
ト構成で形成されているので、置換によるオーバーヘッ
ドは全部で“２×２＝４”と算出される。

【００９０】つまり、“レジスタ２→マルチプレクサ
５，６→レジスタ３”と連続する流用経路の部分では、
第一候補より第二候補でスキャン経路を形成する方が回
路面積のオーバーヘッドが小さいことになり、これが選
択結果としてスキャン経路が形成されることになる。

【００９１】また、“レジスタ３→マルチプレクサ７→
レジスタ４”と連続する流用経路の場合、第一候補によ
りスキャン経路を形成する場合には、マルチプレクサ７
に制御素子として一個のアンドゲートの接続が必要とな
るので、その挿入による回路面積のオーバーヘッドは
“２”と算出される。

【００９２】一方、第二候補でスキャン経路を形成する
場合、その二個のレジスタ４をスキャンＦＦに置換する
のでオーバーヘッドは“４”と算出され、この“レジス
タ３→マルチプレクサ７→レジスタ４”と連続する流用
経路では第一候補でスキャン経路が形成されることにな
る。

【００９３】上述のようにスキャン経路が形成された集
積回路装置７１は、図５に示すように、スキャンインか
ら連続する経路を形成するためにレジスタ２がスキャン
ＦＦ１２に置換されており、“レジスタ２→マルチプレ
クサ５，６→レジスタ３”と連続する経路ではレジスタ
３がスキャンＦＦ１３に置換されてスキャン経路が形成
されている。さらに、“レジスタ３→マルチプレクサ７
→レジスタ４”と連続する経路ではマルチプレクサ７の
制御端子に制御素子として一個のアンドゲート３７が追
加されており、スキャンアウト用にマルチプレクサ１５
が追加された構造となる。

【００９４】このようにスキャン経路が形成された集積
回路装置７１は、予備設計の集積回路装置１に対する占
有面積のオーバーヘッドが“８＋２＋(４×２)＝１８”
となり、これは第一の従来例の集積回路装置１１のオー
バーヘッドである“２０”や、第二の従来例の集積回路
装置３１のオーバーヘッドである“２４”より小さい。

【００９５】つまり、本実施の形態のテスト容易化設計
装置４１のテスト容易化設計方法により集積回路装置７
１にスキャン経路を設計すれば、予備設計された集積回
路装置の各部の流用経路の位置に、二つの手法の最適な
一方でスキャン経路が個々に形成されるので、集積回路
装置を最小の面積で形成することができ、集積回路装置
の小型軽量化や生産性向上に寄与することができる。

【００９６】しかも、本実施の形態のテスト容易化設計
装置４１のテスト容易化設計方法により集積回路装置に
スキャン経路を設計すれば、孤立したレジスタをスキャ
ン経路に接続するとき、このレジスタの前段にマルチプ
レクサを挿入してスキャン経路に接続せず、レジスタを
スキャンＦＦに置換してスキャン経路に接続するので、
さらに集積回路装置の面積を縮小することができる。

【００９７】なお、本発明は上記形態に限定されるもの
ではなく、その要旨を逸脱しない範囲で各種の変形を許
容する。例えば、上記形態ではテスト容易化設計装置４
０が予備設計の集積回路装置の設計データから流用経路
を抽出するとき、データ入力部に位置するレジスタを始
点として深さ優先探索アルゴリズムによりファンイン方
向に経路探索を実行することを例示した。しかし、この
経路抽出のアルゴリズムとしては既存の各種手法を適用
することができ、探索の始点や方向も各種に設定するこ
とが可能である。

【００９８】また、上記形態ではテスト容易化設計装置
４０が予備設計の集積回路装置の設計データから流用経
路を抽出してスキャン経路を形成するとき、レジスタを
始点として各種の配線から単純に流用経路を選択するこ
とを例示した。しかし、図６に示すように、抽出されて
保存された多数の流用経路を適宜選択してスキャン経路
を形成するとき(ステップＴ５〜Ｔ８)、スキャン経路と
して選択された流用経路の回路要素に接続されている配
線を以後の流用経路の選択の候補から排除することによ
り(ステップＴ７)、スキャン経路の形成効率を向上させ
ることが可能である。

【００９９】このようなテスト容易化設計方法を実行す
るテスト容易化設計装置を実現する場合、ＲＡＭ等の情
報記憶媒体にソフトウェアとして格納されているプログ
ラムに対応してコンピュータであるＣＰＵが適正な処理
動作を実行することにより、経路蓄積手段や候補選択手
段などが論理的に実現されていれば良く、この候補選択
手段が、抽出された流用経路の回路要素に接続されてい
る配線を以後の流用経路の選択の候補から排除すれば良
い。

【０１００】従って、予備設計されたレジスタトランス
ファレベルの集積回路装置の設計データがデータ入力手
段に入力されると、このデータ入力された集積回路装置
の特定の回路要素を接続した多数の配線からスキャン経
路に流用可能な経路が流用経路として経路抽出手段によ
り順番に抽出される。このように順番に抽出される多数
の流用経路が蓄積されるので、この蓄積された多数の流
用経路が適宜選択されてスキャン経路が順次形成され
る。

【０１０１】このようにスキャン経路を順次形成するた
めに流用経路が適宜選択されるとき、スキャン経路とし
て選択された流用経路の回路要素に接続されている配線
が以後の流用経路の選択の候補から排除されるので、ス
キャン経路として利用できない流用経路が選択の候補と
なる無駄な処理動作が防止される。

【０１０２】また、上記形態ではテスト容易化設計方法
を実践するテスト容易化設計装置４０として、いわゆる
クライアントサーバシステムを例示したが、例えば、こ
のようなテスト容易化設計装置４０をスタンドアロンの
一個のコンピュータ装置として形成することも可能であ
る。また、ホストコンピュータ４２が作成したデータベ
ース１３をワークステーション４３がオンラインで利用
することを例示したが、例えば、上述のようにホストコ
ンピュータ４２が作成したデータベース１３をＦＤ１０
６等でワークステーション４３にオフラインに供給する
ことも可能である。

【０１０３】さらに、上記形態ではホストコンピュータ
４２やワークステーション４３において、ＲＡＭ１０４
等にソフトウェアとして格納されている制御プログラム
に従ってＣＰＵ１０１が動作することにより、データ処
理システム４１の各種手段が実現されることを例示し
た。しかし、このような各種手段の各々を固有のハード
ウェアとして形成することも可能であり、一部をソフト
ウェアとしてＲＡＭ１０４等に格納するとともに一部を
ハードウェアとして形成することも可能である。

【０１０４】また、上記形態ではホストコンピュータ４
２やワークステーション４３の起動時にＨＤＤ１０５に
事前に格納されているソフトウェアがＲＡＭ１０４に複
写され、このようにＲＡＭ１０４に格納されたソフトウ
ェアをＣＰＵ１０１が読み取ることを想定したが、この
ようなソフトウェアをＨＤＤ１０５に格納したままＣＰ
Ｕ１０１に利用させることや、ＲＯＭ１０３に事前に固
定的に書き込んでおくことも可能である。

【０１０５】さらに、単体で取り扱える情報記憶媒体で
あるＦＤ１０６やＣＤ−ＲＯＭ１０８等にソフトウェア
を書き込んでおき、このＦＤ１０６等からＲＡＭ１０４
等にソフトウェアをインストールすることも可能である
が、このようなインストールを実行することなくＦＤ１
０６等からＣＰＵ１０１がソフトウェアを直接に読み取
って処理動作を実行することも可能である。

【０１０６】つまり、本発明のデータ処理システムの各
種手段をソフトウェアにより実現する場合、そのソフト
ウェアはＣＰＵ１０１が読み取って対応する動作を実行
できる状態に有れば良い。また、上述のような各種手段
を実現する制御プログラムを、複数のソフトウェアの組
み合わせで形成することも可能であり、その場合、単体
の製品となる情報記憶媒体には、本発明のデータ処理シ
ステムを実現するための必要最小限のソフトウェアのみ
を格納しておけば良い。

【０１０７】例えば、既存のオペレーティングシステム
が実装されているホストコンピュータ４２に、ＣＤ−Ｒ
ＯＭ１０８等の情報記憶媒体によりアプリケーションソ
フトを提供するような場合、本発明のデータ処理システ
ムの各種手段を実現するソフトウェアは、アプリケーシ
ョンソフトとオペレーティングシステムとの組み合わせ
で実現されるので、オペレーティングシステムに依存す
る部分のソフトウェアは情報記憶媒体のアプリケーショ
ンソフトから省略することができる。

【０１０８】

【発明の効果】本発明は以上説明したように構成されて
いるので、以下に記載するような効果を奏する。

【０１０９】請求項１記載の発明のテスト容易化設計方
法は、予備設計されたレジスタトランスファレベルの集
積回路装置の特定の回路要素を接続した多数の配線から
スキャン経路に流用可能な経路を流用経路として各々抽
出し、マルチプレクサを包含する流用経路の各々でマル
チプレクサの制御端子に制御素子を接続してスキャン経
路の第一候補を形成した場合の占有面積を各々算出し、
複数の流用経路の各々でレジスタをスキャン素子に置換
してスキャン経路の第二候補を形成した場合の占有面積
を各々算出し、複数の流用経路の各々で第一候補と第二
候補とから占有面積が小さい一方を個々に選択し、選択
結果に対応してスキャン経路を形成するようにしたこと
により、予備設計された集積回路装置の各部の流用経路
の位置に、二つの手法の最適な一方でスキャン経路を個
々に形成することができるので、集積回路装置を最小の
面積で形成することができ、集積回路装置の小型軽量化
や生産性向上に寄与することができる。

【０１１０】請求項２記載の発明は、請求項１記載のテ
スト容易化設計方法であって、スキャン素子がレジスタ
の前段にマルチプレクサを挿入して全体を最適化した構
造からなり、形成されたスキャン経路に接続されないレ
ジスタをスキャン素子に置換してスキャン経路に接続す
るようにしたことにより、孤立したレジスタをスキャン
経路に接続するとき、このレジスタの前段にマルチプレ
クサを挿入してスキャン経路に接続せず、レジスタを最
適化されているスキャンＦＦに置換してスキャン経路に
接続するので、さらに集積回路装置の面積を縮小するこ
とができる。

【０１１１】請求項３記載の発明のテスト容易化設計方
法は、予備設計されたレジスタトランスファレベルの集
積回路装置の特定の回路要素を接続した多数の配線から
スキャン経路に流用可能な経路を流用経路として順番に
抽出して蓄積し、蓄積された多数の流用経路を適宜選択
してスキャン経路を順次形成するテスト容易化設計方法
において、流用経路を適宜選択してスキャン経路を順次
形成するとき、スキャン経路として選択された流用経路
の回路要素に接続されている配線を以後の流用経路の選
択の候補から排除するようにしたことにより、スキャン
経路として利用できない流用経路が選択の候補となる無
駄な処理動作を防止することができ、集積回路装置にス
キャン経路を形成する設計の効率を向上させることがで
きる。

【０１１２】請求項４記載の発明のテスト容易化設計装
置は、レジスタやマルチプレクサ等の各種の回路要素の
各々の占有面積が事前にデータ登録されているデータ記
憶手段と、予備設計されたレジスタトランスファレベル
の集積回路装置の設計データの入力を受け付けるデータ
入力手段と、データ入力された集積回路装置の特定の回
路要素を接続した多数の配線からスキャン経路に流用可
能な経路を流用経路として各々抽出する経路抽出手段
と、マルチプレクサを包含する流用経路の各々でマルチ
プレクサの制御端子に制御素子を接続してスキャン経路
の第一候補を形成した場合の占有面積を各々算出する第
一算出手段と、複数の流用経路の各々でレジスタをスキ
ャン素子に置換してスキャン経路の第二候補を形成した
場合の占有面積を各々算出する第二算出手段と、複数の
流用経路の各々で第一候補と第二候補とから占有面積が
小さい一方を個々に選択する経路選択手段と、選択結果
に対応してスキャン経路を形成する経路形成手段と、を
具備していることにより、予備設計された集積回路装置
の各部の流用経路の位置に、二つの手法の最適な一方で
スキャン経路を個々に形成することができるので、集積
回路装置を最小の面積で形成することができ、集積回路
装置の小型軽量化や生産性向上に寄与することができ
る。

【０１１３】請求項５記載の発明のテスト容易化設計装
置は、予備設計されたレジスタトランスファレベルの集
積回路装置の設計データの入力を受け付けるデータ入力
手段と、データ入力された集積回路装置の特定の回路要
素を接続した多数の配線からスキャン経路に流用可能な
経路を流用経路として順番に抽出する経路抽出手段と、
抽出された流用経路の回路要素に接続されている配線を
以後の流用経路の選択の候補から排除する候補選択手段
と、抽出された流用経路でスキャン経路を形成する経路
形成手段と、を具備していることにより、スキャン経路
として利用できない流用経路が選択の候補となる無駄な
処理動作を防止することができ、集積回路装置にスキャ
ン経路を形成する設計の効率を向上させることができ
る。

【０１１４】請求項６記載の発明の情報記憶媒体は、予
備設計されたレジスタトランスファレベルの集積回路装
置の設計データの入力を受け付けること、データ入力さ
れた集積回路装置の特定の回路要素を接続した多数の配
線からスキャン経路に流用可能な経路を流用経路として
各々抽出すること、マルチプレクサを包含する流用経路
の各々でマルチプレクサの制御端子に制御素子を接続し
てスキャン経路の第一候補を形成した場合の占有面積を
各々算出すること、複数の流用経路の各々でレジスタを
スキャン素子に置換してスキャン経路の第二候補を形成
した場合の占有面積を各々算出すること、複数の流用経
路の各々で第一候補と第二候補とから占有面積が小さい
一方を個々に選択すること、選択結果に対応してスキャ
ン経路を形成すること、を前記コンピュータに実行させ
るためのプログラムが格納されていることにより、本発
明の情報記憶媒体に格納されているプログラムをコンピ
ュータに読み取らせて対応する処理動作を実行させる
と、予備設計された集積回路装置にスキャン経路を最小
の面積で形成するテスト容易化設計装置としてコンピュ
ータを機能させることができる。

【０１１５】請求項７記載の発明の情報記憶媒体は、予
備設計されたレジスタトランスファレベルの集積回路装
置の設計データの入力を受け付けること、データ入力さ
れた集積回路装置の特定の回路要素を接続した多数の配
線からスキャン経路に流用可能な経路を流用経路として
順番に抽出すること、抽出された流用経路の回路要素に
接続されている配線を以後の流用経路の選択の候補から
排除すること、抽出された流用経路でスキャン経路を形
成すること、を前記コンピュータに実行させるためのプ
ログラムが格納されていることにより、本発明の情報記
憶媒体に格納されているプログラムをコンピュータに読
み取らせて対応する処理動作を実行させると、予備設計
された集積回路装置から流用経路を高効率に抽出するテ
スト容易化設計装置としてコンピュータを機能させるこ
とができる。

【０１１６】請求項８記載の発明の集積回路装置は、各
種の回路要素が通常動作に必要な必須要素とスキャンテ
スト用に追加された追加要素からなり、必須要素である
レジスタに接続された必須要素であるマルチプレクサの
制御端子に追加要素である制御素子が接続されるととも
に必須要素であるレジスタが追加要素であるマルチプレ
クサにより接続されている流用経路と、必須要素である
レジスタが追加要素を具備したスキャン素子に置換され
ている通常経路とが、スキャン経路として混在してお
り、スキャン経路の各部は流用経路と通常経路との占有
面積が小さい一方からなることにより、回路面積が最小
となるようにスキャン経路が形成されているので小型軽
量であり、集積回路装置を使用する電子機器の小型軽量
化などに寄与することができる。

【図面の簡単な説明】

【図１】本発明の実施の一形態のテスト容易化設計方法
の処理手順を示すフローチャートである。

【図２】本発明の実施の一形態のテスト容易化設計装置
の論理的構造を示す模式図である。

【図３】テスト容易化設計装置として機能するデータ処
理システムの物理的構造を示すブロック図である。

【図４】ホストコンピュータの物理的構造を示すブロッ
ク図である。

【図５】本発明の実施の一形態の集積回路装置の要部を
示すブロック図である。

【図６】一変形例のテスト容易化設計方法の処理手順を
示すフローチャートである。

【図７】予備設計された集積回路装置の要部を示すブロ
ック図である。

【図８】スキャン素子であるスキャンＦＦの内部構造を
示す回路図である。

【図９】第一の従来例の集積回路装置の要部を示すブロ
ック図である。

【図１０】必須要素であるレジスタの前段に必須要素で
あるマルチプレクサが接続されている状態を示すブロッ
ク図である。

【図１１】マルチプレクサに追加要素として制御素子で
ある各種の論理ゲートを接続した状態を示すブロック図
である。

【図１２】レジスタがスキャン経路に接続されていない
状態を示すブロック図である。

【図１３】孤立したレジスタをマルチプレクサによりス
キャン素子に接続した状態を示すブロック図である。

【図１４】第二の従来例の集積回路装置の要部を示すブ
ロック図である。

【符号の説明】

２〜４ 必須要素の回路要素であるレジスタ ５〜７ 必須要素の回路要素であるマルチプレクサ １２，１３ スキャン素子であるスキャンＦＦ １５ 追加要素であるマルチプレクサ ３７ 追加要素の制御素子であるアンドゲート ４０ テスト容易化設計装置 ６１ データ入力手段である回路入力部 ６２ データ記憶手段である回路要素ライブラリ ６４ 経路抽出手段である経路抽出部 ６５ 第一第二算出手段や経路選択手段に相当する経
路選択部 ６６ 経路形成手段の一部に相当する経路決定部 ６７ 経路形成手段の一部に相当する経路挿入部 ６８ 経路形成手段の一部に相当する素子挿入部 ７１ 集積回路装置 １０１ コンピュータであるＣＰＵ １０３ 情報記憶媒体であるＲＯＭ １０４ 情報記憶媒体であるＲＡＭ １０５ 情報記憶媒体であるＨＤＤ １０６ 情報記憶媒体であるＦＤ １０８ 情報記憶媒体であるＣＤ−ＲＯＭ １１３ 情報記憶媒体である大容量記憶装置

Claims (8)

【特許請求の範囲】
1. 【請求項１】 スキャンテストの信号経路であるスキャ
   ン経路が内部に形成された集積回路装置を設計するテス
   ト容易化設計方法において、 予備設計されたレジスタトランスファレベルの集積回路
   装置の特定の回路要素を接続した多数の配線からスキャ
   ン経路に流用可能な経路を流用経路として各々抽出し、 マルチプレクサを包含する流用経路の各々でマルチプレ
   クサの制御端子に制御素子を接続してスキャン経路の第
   一候補を形成した場合の占有面積を各々算出し、 複数の流用経路の各々でレジスタをスキャン素子に置換
   してスキャン経路の第二候補を形成した場合の占有面積
   を各々算出し、 複数の流用経路の各々で第一候補と第二候補とから占有
   面積が小さい一方を個々に選択し、 選択結果に対応してスキャン経路を形成するようにした
   ことを特徴とするテスト容易化設計方法。
2. 【請求項２】 スキャン素子がレジスタの前段にマルチ
   プレクサを挿入して全体を最適化した構造からなり、形
   成されたスキャン経路に接続されないレジスタをスキャ
   ン素子に置換してスキャン経路に接続するようにしたこ
   とを特徴とする請求項１記載のテスト容易化設計方法。
3. 【請求項３】 スキャンテストの信号経路であるスキャ
   ン経路が内部に形成された集積回路装置を設計するテス
   ト容易化設計方法であって、 予備設計されたレジスタトランスファレベルの集積回路
   装置の特定の回路要素を接続した多数の配線からスキャ
   ン経路に流用可能な経路を流用経路として順番に抽出し
   て蓄積し、蓄積された多数の流用経路を適宜選択してス
   キャン経路を順次形成するテスト容易化設計方法におい
   て、 流用経路を適宜選択してスキャン経路を順次形成すると
   き、スキャン経路として選択された流用経路の回路要素
   に接続されている配線を以後の流用経路の選択の候補か
   ら排除するようにしたことを特徴とするテスト容易化設
   計方法。
4. 【請求項４】 スキャンテストの信号経路であるスキャ
   ン経路が内部に形成された集積回路装置の設計に利用さ
   れるテスト容易化設計装置において、 レジスタやマルチプレクサ等の各種の回路要素の各々の
   占有面積が事前にデータ登録されているデータ記憶手段
   と、 予備設計されたレジスタトランスファレベルの集積回路
   装置の設計データの入力を受け付けるデータ入力手段
   と、 データ入力された集積回路装置の特定の回路要素を接続
   した多数の配線からスキャン経路に流用可能な経路を流
   用経路として各々抽出する経路抽出手段と、 マルチプレクサを包含する流用経路の各々でマルチプレ
   クサの制御端子に制御素子を接続してスキャン経路の第
   一候補を形成した場合の占有面積を各々算出する第一算
   出手段と、 複数の流用経路の各々でレジスタをスキャン素子に置換
   してスキャン経路の第二候補を形成した場合の占有面積
   を各々算出する第二算出手段と、 複数の流用経路の各々で第一候補と第二候補とから占有
   面積が小さい一方を個々に選択する経路選択手段と、 選択結果に対応してスキャン経路を形成する経路形成手
   段と、を具備していることを特徴とするテスト容易化設
   計装置。
5. 【請求項５】 スキャンテストの信号経路であるスキャ
   ン経路が内部に形成された集積回路装置の設計に利用さ
   れるテスト容易化設計装置において、 予備設計されたレジスタトランスファレベルの集積回路
   装置の設計データの入力を受け付けるデータ入力手段
   と、 データ入力された集積回路装置の特定の回路要素を接続
   した多数の配線からスキャン経路に流用可能な経路を流
   用経路として順番に抽出する経路抽出手段と、 順番に抽出される多数の流用経路を蓄積する経路蓄積手
   段と、 蓄積された多数の流用経路を適宜選択してスキャン経路
   を順次形成する経路形成手段と、 該経路形成手段が流用経路を適宜選択してスキャン経路
   を順次形成するときにスキャン経路として選択された流
   用経路の回路要素に接続されている配線を以後の流用経
   路の選択の候補から排除する候補選択手段と、を具備し
   ていることを特徴とするテスト容易化設計装置。
6. 【請求項６】 コンピュータが読取自在なソフトウェア
   が格納されている情報記憶媒体において、 予備設計されたレジスタトランスファレベルの集積回路
   装置の設計データの入力を受け付けること、 データ入力された集積回路装置の特定の回路要素を接続
   した多数の配線からスキャン経路に流用可能な経路を流
   用経路として各々抽出すること、 マルチプレクサを包含する流用経路の各々でマルチプレ
   クサの制御端子に制御素子を接続してスキャン経路の第
   一候補を形成した場合の占有面積を各々算出すること、 複数の流用経路の各々でレジスタをスキャン素子に置換
   してスキャン経路の第二候補を形成した場合の占有面積
   を各々算出すること、 複数の流用経路の各々で第一候補と第二候補とから占有
   面積が小さい一方を個々に選択すること、 選択結果に対応してスキャン経路を形成すること、を前
   記コンピュータに実行させるためのプログラムが格納さ
   れていることを特徴とする情報記憶媒体。
7. 【請求項７】 コンピュータが読取自在なソフトウェア
   が格納されている情報記憶媒体において、 予備設計されたレジスタトランスファレベルの集積回路
   装置の設計データの入力を受け付けること、 データ入力された集積回路装置の特定の回路要素を接続
   した多数の配線からスキャン経路に流用可能な経路を流
   用経路として順番に抽出すること、 順番に抽出される多数の流用経路を蓄積すること、 蓄積された多数の流用経路を適宜選択してスキャン経路
   を順次形成すること、 流用経路を適宜選択してスキャン経路を順次形成すると
   きにスキャン経路として選択された流用経路の回路要素
   に接続されている配線を以後の流用経路の選択の候補か
   ら排除すること、を前記コンピュータに実行させるため
   のプログラムが格納されていることを特徴とする情報記
   憶媒体。
8. 【請求項８】 レジスタやマルチプレクサ等の多数の回
   路要素が相互に配線されており、スキャンテストの信号
   経路であるスキャン経路が内部に形成された集積回路装
   置において、 各種の回路要素が通常動作に必要な必須要素とスキャン
   テスト用に追加された追加要素からなり、 必須要素であるレジスタに接続された必須要素であるマ
   ルチプレクサの制御端子に追加要素である制御素子が接
   続されている流用経路と、必須要素であるレジスタが追
   加要素を具備したスキャン素子に置換されている通常経
   路とが、スキャン経路として混在しており、 スキャン経路の各部は流用経路と通常経路との占有面積
   が小さい一方からなることを特徴とする集積回路装置。