CN1169210C - 电路的可试验性设计方法、电路设计装置及集成电路装置 - Google Patents

Abstract

一种在一条具有必备元件的原始设计电路上形成扫描路径的可试验性方法的设计，从电路的大量路径中抽取出作为扫描路径的专用路径，在扫描路径用多路调制器形成和寄存器由扫描元件取代的两种情况下，计算各专用路径的占用面积，在每种情况下，都是具有最小占用面积的扫描路径被选择和形成。因为有两种形成扫描路径的方法供使用，所以可使电路中的扫描路径具有最小占用面积。

Description

电路的可试验性设计方法、电路设计装置 及集成电路装置

技术领域

本发明涉及一种用于设计电路的可试验性方法的设计，特别是一种在一电路中形成扫描路径的可试验性方法、电路设计装置及集成电路装置。

背景技术

近些年来微集成不同型式的诸如寄存器和多路调制器等电路元件的技术有了很大发展，LSI(大规模集成电路)和MMIC(微型单片式集成电路)已作为集成电路组件在实际中得到应用。

这些集成电路组件包括大量的互连线的电路元件，如寄存器和多路调制器等。扫描试验是测试这些大量电路元件的一种方法。

作为扫描试验中的信号路径的扫描路径要预先在进行扫描试验的集成电路中形成。这些扫描路径既可使试验信号输入大量电路元件，也可使这些大量的电路元件的输出信号被抽取出来。

在设计中，寄存器转换电平时序集成电路组件被转换成门电平时序集成电路组件。在门电平上，在一个集成电路组件中所需的元件F F(触发器)被扫描触发器取代以形成扫描路径。大量设置在一集成电路组件中的扫描触发器被连接以在扫描试验过程中起移位寄存器的作用。以这种方式连接的扫描试验信号路径被称为扫描路径。这些扫描路径中，靠近输入端数一侧设置的触发器的数据输入端连接为扫描试验所用被称为扫描输入的外部输入端。靠近输入端数一侧设置的触发器的数据输出端连接一为扫描试验所用被称为扫描输出的外部输出端。

所有的触发器在作为扫描试验执行过程中的集成电路组件的工作模式的试验状况下起移位寄存器的作用。所以用于试验的数据可以从扫描输入端输入并可被设定在触发器中，在触发器中保存的试验结果可从输出扫描端输出并被观察到。由此，时序电路的试验问题可被简化为组合电路的试验问题。

现有技术中对可试验性方法的设计将参照图1至图3描述如下。

首先，原始设计是针对寄存器转换电平电路1进行的。如图1所示，电路1具有三个两位寄存器2-4和三个多路调制器5-7作为其必需的电路元件。

寄存器2通过顺序排列的第一多路调制器5和第二多路调制器6连接寄存器3。寄存器3通过第三多路调制器7连接寄存器4。

图1中，“R1-R3”标明方块2-4是寄存器，“M1-M3”标明方块5-7是多路调制器，“C1-C5”是处理数据，“Cm1-Cm3”是控制信号。

在现有技术中，对可试验性方法的第一个设计中，在利用如前所述的必需元件形成电路1的原始设计的情况下，用扫描触发器取代电路1中的寄存器2-4可形成扫描路径，如图2所示。同时，在图2中“R(1)，R(0)”标明方块2-4是寄存器，“TEST”是用于扫描试验的控制信号。

更详细地讲，在图3所示的通过在原始设计电路1中形成扫描路径构成电路11的情况下，扫描触发器12-14取代寄存器2-4，用于扫描输出的多路调制器15连接终端扫描触发器14作为附加元件。

只有即存的外部输出端充当扫描输出端时才需要多路调制器15。因此，新设置扫描输出端子时，可免去多路调制器15。

扫描触发器12-14相当于其中一个多路调制器在紧接着必需元件寄存器之前作为一附加元件插入的结构。

然而，扫描触发器12-14的元件内部被优化为电路元件，因此较多路调制器紧接着寄存2-4之前被简单加入的情况只占据较小面积。

图3的“R1，2，...”还表示寄存器，“M1，2，...”还表示多路调制器。“C1，2，...”是处理数据，“Cm1，2，...”是控制信号，“TEST”是用于扫描试验的控制信号，“SCAN-IN(0)，(1)”是在一个扫描试验中被提供给电路1的试验信号，而“SCAN-OUT(0)，(1)”是被输出的试验信号。

在根据前述形成的电路11中，扫描触发器12-14的工作模式可以在正常状况和试验状况之间变换。在试验状况下，通过传输试验信号给扫描路径即可进行一扫描试验。

在上述可试验性方法的设计中，电路1中所有寄存器2-4仅仅被扫描触发器12-14取代。

然而在“H-扫描：一种具有减少的面积和试验使用花费的全扫描试验的高电平替换方法”(电气与电子工程师协会出版的《VLSI试验专题论丛》1996年第14期的第74-80页)一文中公开了原始设计中本身所固有的即现存路径可适宜于减少在形成扫描路径时面积额外量。

该设计将在下面作为现有技术的第二个例子进行描述。其中与现有技术的第一个例子中相同的部分用相同的标号且略去了多余的说明。

如前所述，扫描路径可以通过用扫描触发器12-14取代电路1的寄存器2-4形成，但扫描触发器12-14等同于一种多路调制器紧接着寄存器2-4之前插入其中的结构。

换句说，在其前面插入多路调制器5-7的寄存器3和4的部分可以在多路调制器5-7的控制下形成扫描路径。

在现有技术的第二例的可试验性方法的设计中，当多路调制器22如图4所示在一个电路的原始设计中的必备元件寄存器21的前面中作为一必备元件时，这一部分的路径作为扫描路径的一个适宜路径被提取出来，且根据输入状态，图5中所示的多个逻辑门23-26作为附加元件的控制件连接多路调制器22的控制端。

当电路1的原始设计中的路径适宜如前所述形成扫描路径时，可以出现未连接这些扫描路径的隔离寄存器。

当必备元件寄存器27和28中之一为此之故未连接根据现有技术的第二例的可试验性方法的设计中的扫描路径时，如图6所示，多路调制器29作为附加元件被插入寄存器27和28之间以形成图7中所示的扫描路径。图中“C1”所指的元件是任意电路元件。

如果通过在前述电路1中适用上述可试验性方法的设计而形成电路31时，扫描路径可以通过将必备元件寄存器2-4或多路调制器5-7的路径专用形成，如图8所示。

在其中如前所述形成有扫描路径的电路31中，多路调制器32被作为一附加元件插入第一寄存器2的前面，因在寄存器的前面中未设置多路调制器。由反相器33和逻辑门34、35构成的控制件作为附加元件连接设置在第二寄存器3的前面中的必备元件多路调制器5和6的控制端。

类似地，由反相器36和逻辑门37构成的一控制件作为附加元件连接设置在第三寄存器4的前面中的必备元件多路调制器7的控制端。用于扫描输出的多路调制器15作为附加元件连接在第三寄存器4的后面中。

在根据上述现有技术的第二例的可试验性方法的设计中，原始设计电路1的必备元件2-7的路径适于形成扫描路径，以减小其中形成有扫描路径的电路31所占的面积。

然而，利用现有技术第二例的可试验性方法设计确定的电路31所占的面积可以大于利用现有技术第一例的可试验性方法设计确定的电路21所占的面积。

例如，如果在寄存器被扫描触发器取代的情况下电路面积上的增加量即面积额外量是“2”，由于用作扫描输出的多路调制器15的增加而形成的电路面积为“4”。由基于根据现有技术第一例的可试验性方法设计的电路1，则针对电路1中的双位结构的寄存器2-4而设计出来的电路11中的面积额外量值为：

              (2×3)×2+(4×2)＝20

相反，如果作为附加元件的控制件的电路面积对于每个反相器33和36来说是“1”，对每个由与门34和37来说是“2”，对或门35来说是“2”，则在由基于根据现有技术第二例的可试验性方法的设计的电路1设计出的电路31中的面积额外量值为：

         (4×4)+(2×1)+(2×2)+(1×2)＝24

尽管在上述例子中，根据现有技术第一例的可试验性方法设计中的面积额外量小于现有技术第二例的设计中的面积额外量，但如果在例如上述电路1的双位结构部件被制成一位结构时，根据现有技术第二例的可试验方法设计中的面积额外量就小于根据现有技术第一例的设计中的值。

最基本的是，实现电路面积的面积额外量最小值的可试验方法的设计随原始设计电路的结构不同而发生变化，因此很难利用试验性方法的最佳设计来一致地设计一电路。

还可以采用如下作法，利用前述的两种可试验性方法的现有技术设计来设计电路11和31，比较面积额外量然后选一个最佳方法。然而按照此法设计电路仍不能保证电路面积额外量被最小量化。

发明内容

本发明的第一个目的是提供一种使一电路所占面积的面积额外量达到最小值的可试验方法的设计及其装置。本发明的另一个目的是提供一种其中储存一程序的信息存储媒介，以使一计算机起到本发明的电路设计装置的作用。本发明的还有一个目的是提供一种基于本发明的可试验方法的设计设计出的电路。

在应用于本发明的现有技术的可试验性方法的设计中，设计出了其中形成有为扫描试验用的独立路径的扫描路径的电路。

在适用于上述可试验方法的设计中的第一发明中，能够被用作扫描路径的路径作为专用路径从多个连接原始设计寄存器转换电平电路中的特定电路元件的路径中抽取出来。

然后，在通过控制件连接用于每一个包括有多路调制器的专用路径的多路调制器的控制端而形成第一候选扫描路径的情况下分别计算各占用面积，并在通过用扫描元件取代多个专用路径中的每个寄存器而形成第二候选扫描路径的情况下分别计算各占用面积。

最后，将多条专用路径中的每一条具有较小占用面积的路径分别从第一候选和第二候选路径中挑选出来，则对应于这些挑选结果的扫描路径就形成了。

相应地，在基于本发明的可试验方法的设计设计出的电路中，不同型式的电路元件包括正常运行所需要的必备元件和针对扫描试验的目的所增加的附加元件。

例如，其中附加元件控制件连接依次连接亦是必备元件的寄存器的必备元件多路调制器的控制端的专用路径可以作为伴随有正常路径的扫描路径，且扫描路径中必备元件寄存器被具有附加元件的扫描元件所取代。

在这些情况下，一条扫描路径的每一部分都是由从专用路径和具有较小占用面积的正常路径中挑选出来的路径形成的。扫描路径形成的结果是一条电路被设计为具有最小电路面积。换句话说，一条电路可以被设计在最小可能面积内。因此有助于实现电路小型化和轻型化，并提高生产率。

本发明中提及的电路是一种其中不同的电路元件被集成的装置，并可采取LSI或MMIC形式。

电路元件是被集成于一条电路中的元件，并可以是利用薄膜技术形成于一LSI中的晶体管。

另外，作为连接一电路中特定电路元件的专用路径的路径可以是直接将一寄存器连接另一个寄存器的路径；直接将一寄存器连接一外部端子的路径；仅通过多路调制器将一寄存器连接另一寄存器的路径和仅通过多路调制器将一个外部端子连接一寄存器的路径。

在上述本发明的可试验性方法的设计中，计算第一候选和第二候选扫描路径的步骤的顺序可以颠例。

在上述本发明的可试验性方法的设计中，一个扫描元件由一种通过将多路调制器插入寄存器的前面而使之整体优化的结构构成，且一个未与形成的扫描路径连接的寄存器可通过用一扫描元件的取代而连接一条扫描路径。

在这种情况下，如将一隔离寄存器连接一扫描路径，寄存器不是通过将一多路调制器插入该寄存器的前面而与一条扫描路径连接，而是通过用一扫描元件取代寄存器再与一扫描路径相连接的。该扫描元件由一多路调制器插入一寄存器的前序部分的结构构成，且因此在结构和功能上等于一个多路调制器被插入前面而未用一扫描元件取代寄存器的情况。

因为结构作为一因素被优化，然而占用面积小于多路调制器插入寄存器前面的占用面积，因此电路的面积可以被减少。

另外，在使用了第二发明的现有技术的可试验性设计中，能够被用作扫描路径的路径被从多个连接原始设计寄存器转换电平电路的特定电路元件中依次抽取出来作为专用路径。这些专用路径被存储，然后被存储的多个专用路径被适当地选择以顺序地形成扫描路径。

在应用于此类型的可试验性设计的第二发明中，当适当地选择专用路径和顺序形成扫描路径时，连接被选择作为扫描路径的专用路径的电路元件的路径被排除在专用路径的顺序挑选的候选者之外。

因此这一发明的可试验性方法的设计消除了将那些不能被用作扫描路径的专有路径作为候选者进行挑选的多余的处理，从而改善了在一电路中形成扫描路径的设计效率。

本发明的第一电路设计装置至少包括数据输入装置、路径提取装置、数据存储装置、第一计算装置、第二计算装置和一路径形成装置。

在本发明的第一电路设计装置中，依据输入数据输入装置的一原始设计寄存器转换电平电路的设计数据，每个可被用作扫描路径的路径均被路径提取装置从多个连接其设计数据已被输入的电路的特定电路元件的路径中提取出来作为专用路径。

不同的电路元件如寄存器和多路调制器等的每个元件所占用的面积被预先存储在数据存储装置中，由此，在通过使控制件连接每个包括多路调制器的专用路径的多路调制器的控制端形成第一候选扫描路径时，第一计算装置计算每个路径的占用面积，在通过用扫描元件取代多个专用路径中的每个路径的寄存器而形成第二候选扫描路径时，第二计算装置计算每个路径的占用面积。

例如，第一候选路径和第二候选路径的占用面积在一特定的专用路径上被计算时，路径形成装置基于这些计算结果从第一候选和第二候选路径中逐个挑选出具有较小占用面积的候选路径，对应于这些选择结果的扫描路径通过路径形成装置形成。

本发明中所涉及的多个装置可以是任何形成以实现相关功能的装置。这些装置可以利用诸如专用硬件、由一程序赋予其特殊功能的计算机、运用一特定程序在计算机内实现的功能或这些手段的结合等来构成。

例如，数据存储装置可以是任何各种形式的信息已预先存入其中的元件，也可以是一信息存储媒介如ROM(只读存储器)的存储域。

本发明的第二电路设计装置至少包括数据输入装置、路径提取装置、路径存储装置，路径形成装置和候选选择装置。

在本发明的第二电路设计装置中，在将原始设计寄存器转换电平电路的设计数据输入到数据输入装置后，每个可被用作扫描路径的路径均被路径提取装置从多个连接其设计数据已被输入的电路的特定电路元件的路径中提取出来作为专用路径。

多个被顺序提取出来的专用路径被路径存储装置储存，由此这些被储存的多个专用路径被适当地选择，且扫描路径由路径形成装置顺序形成。

当按这种方式适当地选择专用路径以顺序形成扫描路径时，连接已被选为扫描路径的专用路径的电路元件的路径被候选装置排除在用于专用路径的顺序选择的候选者之外，因此消除了将不能被用作扫描路径的专用路径当作候选者进行选择的多余的外理。

软件被储存在本发明的第一和第二信息存储媒介中，此软件是可使一计算机作为一电路设计装置运行的程序。

相应地，当一计算机读入储存在本发明的第一信息存储媒介中的程序并执行相应的处理时，一原始设计寄存器转换电平电路的设计数据的输入被接受。不被用作扫描路径的路径均被从多个连接其设计数据已按此方式输入的电路的特定电路元件的路径中提取出来作为专用路径。

在通过将控制元件与包括多路调制器的每个专用路径的多路调制器的控制端相连形成第一候选扫描路径的情况下计算每个占用面积；且在通过用扫描元件替代每个专用路径的寄存器形成第二候选扫描路径情况下计算每个占用面积。

例如，在第二候选路径和第一候选路径的占用面积在一特定的专用路径上被计算的情况下，路径形成装置基于这些计算结果从第二候选和第一候选路径中逐个挑选出具有较小占用面积的候选路径，对应于这些选择结果的扫描路径通过路径形成装置形成。

本发明所涉及的信息存储媒介可以是任何一种预先存入一程序以执行不同处理的媒介，且可包括如固定在作为计算机一部分的系统中的一个只读存储器(ROM)或一个硬盘驱动(HDD)或可移动地安设在作为计算机一部分的系统中的压缩硬盘只读存储器(CD-ROM)或软盘(FD)。

本发明所指的计算机可以是任何能够读入一程序并执行相应的处理操作的装置，且可以包括，如基于一中心处理系统(CPU)并连接有所需的各种诸如ROM，RAM和接口(I/F)等器件的装置。

相应地，当一计算机读入储存在本发明的第二信息存储媒介中的程序并执行相应的处理操作时，一原始设计寄存器转换电平电路的设计数据的输入被接受。不被用作扫描路径的路径均被从多个连接其设计数据已被输入的电路的特定电路元件的路径中提取出来作为专用路径。

多个被顺序提取出来的专用路径被储存，由此这些被储存的多个专用路径被适当地选择且扫描路径顺序形成。

当按这种方式适当地选择专用路径以顺序形成扫描路径时，连接已被选为扫描路径的专用路径的电路元件的路径被排除在用于专用路径的顺序选择的候选者之外，因此消除了将不能被用作扫描路径的专用路径当作候选者进行选择的多余的处理。

本发明中计算机对专用路径保存的数据可以包括，如：由计算机预先存储在连接的信息存储媒介中的各种数据；由计算机存储在作为计算机一部分的内部存储器中的各种数据；及如果信息存储媒介是诸如一个FD或一个磁光盘(MO)等时，由计算机储存在这些媒介中的各种数据。

在本发明的一个电路中，多个电路元件如寄存器和多路调制器等相互间线连接且作为扫描试验用的信号路径的扫描路径在电路中形成。另外，扫描路径形成于具有最小占用面积的结构中，因为一扫描路径的每一部分均是由两种可获得的结构中具有最小占用面积的结构构成的。

附图说明

本发明的上述和其它目的、特征、优点将在下面结合附图对本发明实施例的描述中更为明显。

图1为根据现有技术的第一例的原始设计的电路中基本组件的方框图；

图2为显示作为扫描组件的扫描触发器的内部结构的电路图；

图3为显示现有技术的第一例中的电路的基本组件的方框图；

图4为显示现有技术第二例中作为必备元件的多路调制器在寄存器前面与亦是必备元件的寄存器之间的连接关系的方框图；

图5为显示作为附加元件控制件的多种形式的逻辑门与多路调制器之间连接关系的方框图；

图6为显示寄存器未连接一扫描路径的情况下的方框图；

图7为显示一隔离寄存器通过一多路调制器连接一扫描元件的方框图；

图8为显示现有技术第二例中的一电路的基本组件的方框图；

图9为显示根据本发明的第一实施例的可试验性方法的设计的流程图；

图10为显示根据本发明的第一实施例的电路设计装置的逻辑结构示意图；

图11为显示起电路设计装置作用的数据处理系统的物理结构的方框图；

图12为显示一主计算机的物理结构的方框图；

图13为显示根据本发明的第一实施例的电路的基本组件的方框图；

图14为显示本发明的可试验性方法的设计的一种改变的流程图；

下面参照图9-13描述本发明的第一实施例。

具体实施方式

本发明的集成电路装置40通过数据处理系统41的一部分的作用实现。

如图11所示此数据处理系统41由在其中多个工作站43利用通讯网络44连接一主计算机42的客户—服务系统构成。

如图12所示，主计算机42包括作为计算机主要组件的CPU101。此CPU101通过总线102连接ROM103，RAM104，HDD105，其内设置有FD106的FDD107，其内设置有CD-ROM108的CD驱动器109，键盘110，鼠标111，显示器112，大容量存储装置113和通讯I/F114。

此通讯I/F114连接通讯网络44。此通讯网络44连接多个工作站43。

大容量存储装置113由其内设置了大量MD的MO驱动器构成，且宜于储存大容量信息。

工作站43的物理结构不包括大容量存储装置113但却与主计算机42的物理结构一致。所以下面的描述中使用相同的名字和标号，且多余的解释均省略。

在本实施例中的数据处理系统41中，信息存储媒介由ROM103，RAM104，HDD105，FD106、CD-ROM108和大容量存储器件113构成；CPU101的处理操作所必需的程序和数据作为软件被存在这些组件上。

例如，使CPU101执行不同类型的处理操作的控制程序被预先写入至少一个FD106和CD-ROM108中。

此类软件被预先装入HDD105，通过主计算机42启动复制到RAM104中，并读给CPU101。

这样CPU101读取各种程序并执行各种处理操作，因此数据输入/输出部分51，数据存储部分52和试验形成部分53作为电路设计装置40的主要组件逻辑地形成于本实施例的数据处理系统41中，如图10所示。

数据输入/输出部分51包括电路输入部分61，电路元件程序库62和电路输出部分63。试验形成部分53包括路径提取部分64，选择处理器65，路径决定部分66，路径插入部分67和元件插入部分68。

数据输入输出部分51的电路输入部分61对应于如各种数据从主计算机42通过其输入的工作站43的I/F114，或从FD106读出多种数据的工作站43的FDD107，且接受被输入了原始设计寄存器转换电平电路的设计数据的数据。

电路元件程序库62对应于如计算机42的大容量存储装置113，并可被工作站43读出，有关各类型电路元件如寄存器和多路调制器的占用面积的数据被预先寄存在此电路元件程序库62中。

数据存储部分52对应于工作站43的RAM104的存储域，且这种组件是以可修改形式临时性地存储一电路的每一阶段设计数据如原始阶段设计数据，中间阶段设计数据和已完成阶段设计数据的。

CPU101根据临时存储在工作站43的RAM104中的一电路设计数据和预先储存在RAM104中的软件进行运算处理，因此试验形成部分53的路径提取部分64从连接电路中的特定电路元件的多个路径中逐个提取出可被用作扫描路径的路径作为专用路径。

在如前所述的第二现有技术方法中，由上述路径提取部分在一电路的原始设计中对专用路径的提取将直接使一寄存器连接另一寄存器的路径、直接使一寄存器连接一外部端子的路径、仅通过一个多路调制器使一寄存器连接另一寄存器的路径和仅通过一个多路调制器连接一带一个外部端子的寄存器路径作为目标路径。

选择处理器65包括第一计算器651，第二计算器652和路径选择器653，并通过CPU101根据预先存入工作站53的RAM104中的软件进行运算处理的执行来实现其功能。

第一计算器651读取预先寄存在电路元件程序库62中的各电路的占用面积中的适当值，并在通过将控制件与包括一多路调制器的专用路径中的多路调制器的控制端相连形成各条第一候选扫描路径的情况下，计算每条路径的占用面积。

第二计算器652也读取预先寄存在电路元件程序库62中的各电路的占用面积中的适当值，并在通过用一扫描元件取代多条专用路径中的每个寄存器以形成各条第一候选扫描路径的情况下，计算每条路径的占用面积。

当第一计算器651如前所述通过将控制件与多路调制器的控制端相连以计算第一候选扫描路径的占用面积时，如前面现有技术的第二种方法中所述，在不同的逻辑门作为附加元件控制件根据输入条件连接多路调制器的控制端的情况下计算占用面积。

路径选择器653从多个专用路径中的每一个的第一候选路径和第二候选路径中选择出其占用面积较小的候选路径。

路径确定部分66，路径插入部分67和元件插入部分68对应于选择处理器65通过CPU101根据预先存入工作站43的RAM104中的软件所执行的运算处理作出的选择结果而形成扫描路径。

更细致地讲，即路径确定部分66将如前所述基于占用面积被选择出来的候选路径确定为扫描路径。

路径插入部分67探测出如前所述确定出的未连接扫描路径的寄存器，并通过用扫描元件扫描触发器取代这些寄存器而使它们与扫描路径连接。

元件插入部分68使作为附加元件控制件的各个逻辑门连接被插入必备元件寄存器的前面的必备元件多路调制器的控制端。

电路输出部分63对应于如输出各种数据给主计算机42的工作站43的I/F114和储存各种数据给FD106的工作站43的FDD107，并在扫描路径已如前所述完成的情况下输出电路的设计数据。

上述每一个组件均通过使用必要的硬件诸如FDD104和I/F114等来实现其功能，但主要组件则是通过工作站43的CPU101根据写入RAM104中的软件所执行的操作而实现其功能的。

此类型的软件，比如可作为控制程序储存在诸如RAM104等的一信息存储媒介上，以使工作站43的CPU101执行处理操作如下：在诸如通讯I/F114和FDD107的输入装置处接受一原始设计寄存器转换电平电路的设计数据的输入；将在电路每一阶段的设计数据以可变更的形式临时性地储存在一信息存储媒介中；通过CPU101根据规定的算法进行的数据处理，从大量连接电路的特定电路元件的路径中逐个提取出多条专用路径；在通过使控制件连接每条包括多路调制器的专用路径的多路调制器的控制端形成第一候选扫描路径时逐个计算各路径的占用面积，在通过用扫描元件取代多条专用路径的第一条的寄存器而形成第二候选扫描路径时也要逐个计算各路径的占用面积；从多条专用路径的第一条的第一候选、第二候选路径中选择出那些具有较小占用面积的候选路径；形成对应于这些选择结果的扫描路径；并利用输出装置如通讯I/F114和FDD107输出扫描路径已完成阶段的电路的设计数据。

作为被用来与上述控制程序结合的软件，各种电路元件诸如寄存器和多路调制器等中的每一元件的占用面积均被作为主计算机42的数据文件预先寄存在大容量存储装置113中，并可被工作站43读入。

下面将结合附图9描述本实施例中具有前述结构的电路设计装置40进行可试验性方法的设计。工作站43首先输入来自主计算机42的数据。因此原始设计寄存器转换电平电路的设计数据的输入即被电路输入装置61接受，如步骤S1所示。

按这种方式初始设计的寄存器转换电平的设计数据被作为一种用于使作为电路元件的必备元件不考虑扫描路径而相互连接的一种结构被制造出来，例如图1的电路1中所示。

为简化本实施例的说明，下面描述图1中电路1的数据处理情况。

如前所述，当电路1的设计数据被输入时，大量专用路径被逐个地从路径的每一部分中提取出来，如步骤S2所示。更具体地说，根据本实施例的电路设计装置40的可试验性方法的设计，将该电路数据输出部分的寄存器作为路径提取的起始点并在输入端数方向利用深度优先化搜索算法进行顺序的路径搜索。

在此搜索过程中，当一多路调制器被探测时，处理是持续的，处理的完成取决于另一个寄存器或外部端子的探测，其停止取决于其它电路元件的探测。

当一寄存器作为前述起始点时，如全部专用路径已被提取出来，则另一个寄存器再被作为起始点，专用路径按相同方式被提取，针对所有的寄存器完成专用路径的提取。

举一个例子，在上述图1电路1中，第二个寄存器3作为起始点的路径提取首先探测第二多路调制器6。

此时，当多路调制器6的控制信号Cm2的逻辑电平为“0”时被激活的输入C2的搜索并不探测一多路调制器、一外部端子或一寄存器，因此搜索过程被停止。

当多路调制器6的控制信号Cm2的逻辑电平为“1”时被激活的输入的搜索探测第一个多路调制器5，因此搜索过程继续。

在这种情况下，搜索过程也可以在第一多路调制器5内以与前述同样的方式完成。当控制信号Cm1具有“0”逻辑电平时，输入搜索第一寄存器2。

当寄存器2被这样搜索时，一专用路径的搜索过程被完成，链接“寄存器2→多路调制器5→寄存器3”的专用路径被提取出来。

按同样的方式，以第三寄存器4作为起始点可实现链接“寄存器3→多路调制器7→寄存器4”的专用路径的提取。

大量按此方式被顺序提取出来的专用路径被储存在RAM104中。当所有的专用路径被提取并被储存后，专用路径被适当地选择，并顺序形成扫描路径。

更细致地说，在不同的具有多路调制器的专用路径中，在通过连接控制件和多路调制器的控制端形成第一候选扫描路径的情况下，计算各路径占用面积，如步骤S3所示，在用扫描元件取代多条专用路径的每个寄存器而形成第二候补扫描路径时，逐个计算各路径占用面积如步骤S4所示。

此时，针对每条专用路径，探测用于形成第一、第二候补路径的电路元件，已存入的有关这些元件占用面积数据被从电路元件程序库62中读取出来并相加。

在此情况下，仅仅针对诸如控制件等连接多路调制器的控制端的附加元件读出了占用面积。扫描触发器针对取代寄存器的扫描元件读出占用面积的增加量即面积额外量。

当针对第一、第二候选路径对专用路径的占用面积逐个计算后，将得到的数值相互比较，选择出具有较小占用面积的候补路径如步骤S5和S6所示。

然后，当如步骤S7所示上述过程针对全体专用路径完成后，确定扫描路径以使被选择专用路径被充分利用，如步骤S8所示。

当扫描路径如上所述被确定后，如步骤S9所示通过用扫描元件扫描触发器取代寄存器及如步骤S10所示将控制件逻辑门与多路调制器连接可形成扫描路径。

此时电路的设计数据被完成，因此该设计数据通过I/F114等手段输出如步骤S11所示。

如果扫描路径由在比如上述链接“寄存器2→多路调制器5和6→寄存器3”的专用路径的第一候选路径形成，则控制件必须连接两多路调制器5和6的每一个的控制端。

在第一个多路调制器5处，控制信号Cm1在试验状况下必须强制性地定为逻辑电平“0”，以激活作为扫描路径的连接寄存器2前面的路径。

在此情况下，如果多路调制器的控制信号Cm1在正常状况下被定为“1”，在试验状况下被定为“0”则连接此控制端子的控制元件是：Cm1*TEST其中“*”是与(逻辑积)。

这与两个输入的一个与(AND)门相同，因此由于此控制件插入产生的电路面积的面积额外量可被计算为“2”。

在第二多路调制器6处，控制信号Cm2在试验状况下必须被强制性地定为逻辑电平“1”以激活作为扫描路径的连接第一多路调制器5的路径。

在此情况下，如果多路调制器的控制信号Cm2在正常状况下被定为“0”，在试验状况下被定为“1”，则连接此控制端子的控制元件是Cm2+/TEST，其中“+”表示“或”(逻辑和)，而“/”表示“非”(逻辑否定)。

这等同于一个两路输入或门和一个反相器，因此由于这些控制件的插入产生的电路面积额外量可以被计算出来“2+1＝3”。

如果扫描路径由在一链接“寄存器2→多路调制器5和6→寄存器3”中的第一候选路径形成，电路面积的额外量总和可以计算出来：“2+3＝5”。

相反，由上述专用路径中的第二候选路径形成一扫描路径则意味着用一扫描触发器取代寄存器3。

此寄存器3形成于两位结构，所以因此替换产生的面积额外量可算出：“2×2＝4”。

换句话说，在链接“寄存器2→多路调制器5和6→寄存器3”的专用路径的部分中利用第二候选路径形成扫描路径产生的面积额外量要比利用第一候选路径时少。此确定作为选择结果形成扫描路径。

在链接“寄存器3→多路调制器7→寄存器4”的专用路径利用第一候选路径形成扫描路径时，需使一个与门作为控制件连接多路调制器7，由于此插入产生的电路面积额外量可被计算为“2”。

相反，用第二候选路径形成扫描路径需用扫描触发器取代两寄存器2和4，因此面积额外量可被计算为“4”。

由此在专用路径链路“寄存器3→多路调制器7→寄存器4”中用第一候选路径形成扫描路径。

在其中如上所述的扫描路径的电路71中，寄存器2被扫描触发器12取代以形成一条从扫描输入开始连续的一条路径，如图13中所示。在链接“寄存器2→多路调制器5和6→寄存器3”的路径中，用扫描触发器13取代寄存器3以形成一扫描路径。

最后，链接“寄存器3→多路调制器7→寄存器4”的路径采用一种一个控制件与门37附加在多路调制器7的控制端的结构，增设多路调制器以作扫描输出。

根据原始设计的电路1，其中按此方式形成扫描路径的电路71的占用面积额外量为“8+2+(4×2)＝18”。

这个数值小于现有技术第一例中的电路11的面积额外量“20”，也小于现有技术第二例的电路31的面积额外量“24”。

如果扫描路径被设计在基于本实施例的电路设计装置40的可试验性方法的设计的电路71上时，扫描路径被利用两种方法中最适当者在原始设计电路的每一部分的专用路径中的各位置处逐个形成。

因此一个电路能被设计具有最小可能面积，所以有助于电路的小型化、轻型化及提高电路的生产率。

另外，在基于本实施例的电路设计装置40的可试验性方法的设计的电路中设计扫描路径是将一个隔离寄存器与一扫描路径连接，且不是通过在此寄存器的前面插入一个多路调制器而是通过用一扫描触发器取代寄存器实现的，因此可使电路的面积进一步减小。

在上述改动中，在从电路的原始设计的设计数据中提取专用路径时，电路设计装置40将位于数据输入部分的寄存器定为起始点并在输入端子数方向利用深度优先化搜索算法进行路径搜索。

然而，还有许多现存方法可以被用作为该路径提取的算法，搜索起始点和方向亦可设定与前述不同。

另外，在上述改动中，描述了这样一种情况，在从电路的原始设计的设计数据中提取专用路径并形成扫描路径时，电路设计装置40将寄存器定为起始点并从各种型式的路径中仅仅选择出专用路径。

然而，当如图14中步骤T5-T8所示，适当地选择多个已被提取并保存的专用路径和形成扫描路径时，连接那些被选为扫描路径的专用路径的电路元件的路径被排除在专用路径的顺序选择候选路径之外，如步骤T7所示，因此可提高形成扫描路径的效率。

当为实施此可试验方法的设计而形成一电路设计装置时，路径存储部分和候选路径选择部分可以通过CPU即一部计算机根据储存在诸如RAM等信息存储媒介中的程序的处理执行来实现，且此候选路径选择部分可以将连接被提取的专用路径的电路元件的路径排除在专用路径的持续选择的候选路径之外。

当原始设计寄存器转换电平电路的设计数据被提供给数据输入部分时，可被专用作为扫描路径的路径被作为专用路径从大量连接此输入电路的特定电路元件的路径中被顺序提取出来。

此大量被顺序提取的专用路径被储存，而扫描路径则通过对此存储的大量专用路径作适当地选择而顺序形成。

当专用路径按此方式被适当地选择以顺序形成扫描路径时，连接被选为扫描路径的专用路径的电路元件的路径被排除在专用路径的顺序选择的候选路径之外。

这样就消除了不能被用作扫描路径的专用路径成为被选择的候选路径的多余处理。

尽管上面描述了一种客户—服务系统作为电路设计装置以实施可试验性方法的设计，此类型电路设计装置40亦可由独立的计算机实现。

另外，前面由主计算机42产生的数据库13被工作站43联机使用。然而还可将如前述由主计算机42产生的数据库13提供给工作站43，由如FD106等脱机使用。

另外，在上述改动中，数据处理系统41的每一部分可通过CPU101根据储存诸如RAM104等信息储存媒介中的软件在主计算机42和工作站43中的操作来实现。

然而，可以将这些部分均形成作为固定硬件，也可在一信息存储器媒介上储存一部分作为软件，而将一部分形成作为硬件。

在上述改动中，我们假定预先存储在HDD105上的软件基于主计算机42和工作站43的启动而被复制到RAM104上，然后CPU101读取由此储存在RAM104中的软件。

然而，还可以由CPU101使用已储存入HDD105中的软件或预先将此软件永久性地写在ROM103上。

另外，上面描述了一些实例，其中软件可被写入一信息存储媒介中作为一个整体进行处理，如FD106或CD-ROM108。然后再脱离FD106或CD-ROM108被安设在固定装置如RAM104或HDD105中。

然而，还可以由CPU101直接从例如FD106中读取软件并按此方式无停止地进行处理。

实质上，本发明的数据处理系统的第一部分由软件实现的这种情况可允许其中CPU能读出此软件并完成相应操作的任何结构。

另外，实现上述每个组件的控制程序可通过多个软件组件的结合形成。在这种情况下只有实现本发明的此数据处理系统最小必需量的软件需要被存储在作为一个整体产品的信息存储媒介上。

例如，当应用软件通过信息存储媒介如CD-ROM108提供给其中已安设了一现存操作系统的主计算机42时，用于实现本发明的数据处理系统的每个组件的软件实际上通过应用软件和操作系统的结合形成的，且因此软件中通过操作系统起作用的那些部分可以从信息存储媒介上的应用软件中省略掉。

上面对本发明的最佳实施例的特别描述，仅仅是为了阐明本发明的目的，只要不违背所附权利要求的宗旨和范围，本发明可以作出各种改变。

Claims (6)

1、一种在电路中形成扫描路径的可试验性设计方法，其特征在于，它包括的步骤有：

从多个连接一原始设计寄存器转换电平电路中的特定电路元件的路径中提取可被用作扫描路径的路径作为专用路径；

对于每个包括作为所述电路元件的多路调制器的所述专用路径，在通过连接控制件和所述多路调制器形成一个第一候选扫描路径时，计算一占用面积；

对于每个包括作为所述电路元件的寄存器的所述专用路径，在通过用一扫描元件取代所述来确定的专用路径的每个所述寄存器形成一个第二候选扫描路径时，计算一占用面积；

对于多条所述专用路径的每一条，从所述第一候选路径和所述第二候选路径中选出具有较小占用面积的候选路径；

对应于选择结果形成路径。

2、如权利要求1所述的在电路中形成扫描路径的可试验性设计方法，其特征在于，它进一步包括的步骤有：

用扫描元件替代未连接所述已形成扫描路径的所述寄存器且连接所述扫描路径。

3、一种在电路中形成扫描路径的可试验性设计方法，其特征在于，它包括的步骤有：

从多个连接一原始设计寄存器转换电平电路中的特定电路元件的路径中提取可被用作扫描路径的路径作为专用路径；

储存所述已被提取的专用路径；

通过适当地从大量的所述已被储存的专用路径中选择路径以在一电路中顺序地形成扫描路径；及

将与在前述步骤中被选择为所述扫描路径的所述专用路径的电路元件连接的路径从专用路径的顺序选择的候选路径中排除出来。

4、一种电路设计装置，其特征在于，它包括有：

用于将涉及每种型式电路元件的占用面积的数据预先寄存的数据存储装置；

用于输入一原始设计寄存器转换电平电路的设计数据的数据输入装置；

用于从大量连接所述电路的、其设计数据已被输入所述数据输入装置的特定电路元件的路径中提取能被用作扫描路径的路径作为专用路径的路径提取装置；

针对每个被所述路径提取装置提取出来的包括作为所述电路元件的多路调制器的所述专用路径，计算通过连接控制件和所述的多路调制器形成的一个第一候选扫描路径的占用面积的第一计算装置；

在通过用扫描元件替代通过所述路径提取装置已提取出来的所述专用路径的每个寄存器形成第二候选扫描路径的情况下逐个计算占用面积的第二计算装置；

用于针对多条所述专用路径的每一条，从所述第一候选路径和所述第二候选路径中选出具有较小占用面积的候选路径的路径选择装置；及

对于对应于所述路径选择装置的选择结果形成扫描路径的路径形成装置。

5、一种电路设计装置，其特征在于，它包括有

用于输入一原始设计寄存器转换电平电路的设计数据的数据输入装置；

用于从大量连接所述电路的、其设计数据已被输入所述数据输入装置的特定电路元件的路径中依次提取能被用作扫描路径的路径作为专用路径的路径提取装置；

用于储存大量被所述路径提取装置依次提取出来的专用路径的路径存储装置；

对于通过从大量已被储存在所述路径存储装置中的所述专用路径中适当地选择路径以顺序形成扫描路径的路径形成装置；及

用于将连接已被所述路径形成装置选择的扫描路径的专用路径排除在专用路径的顺序选择的候选路径之外的候选路径选择装置。

6、一种集成电路装置，其特征在于，

其中大量的电路元件之间相互线连接，且形成扫描路径；

其中所述电路元件由正常运作所需的必备元件和为扫描试验增设的附加元件组成；

具有在其中所述作为附加元件的控制件连接与所述作为必备元件的寄存器连接的所述必备元件多路调制器的专用路径；和与所述扫描路径共存的且在其上所述作为必备元件的寄存器被具有所述附加元件的扫描元件取代的正常路径；及

在其中扫描路径的每一部分均由具有最小占用面积的路径组成的专用路径和正常路径。

Images