CN1130764C - 半导体集成电路的定时劣化模拟装置和模拟方法 - Google Patents

半导体集成电路的定时劣化模拟装置和模拟方法 Download PDF

Info

Publication number
CN1130764C
CN1130764C CN97117527A CN97117527A CN1130764C CN 1130764 C CN1130764 C CN 1130764C CN 97117527 A CN97117527 A CN 97117527A CN 97117527 A CN97117527 A CN 97117527A CN 1130764 C CN1130764 C CN 1130764C
Authority
CN
China
Prior art keywords
deterioration
time
delay
circuit unit
storehouse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN97117527A
Other languages
English (en)
Other versions
CN1175792A (zh
Inventor
米泽浩和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1175792A publication Critical patent/CN1175792A/zh
Application granted granted Critical
Publication of CN1130764C publication Critical patent/CN1130764C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/261—Functional testing by simulating additional hardware, e.g. fault simulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

为避免对可靠性的过度要求，在设计阶段预测LSI随时间的劣化并模拟劣化后动作的装置和方法。可靠性库生成装置驱动电路可靠性模拟器生成可靠性库。单元延时劣化估算装置，参照可靠性库估算各单元延迟随时间而劣化的程度。定时劣化估算装置根据延迟劣化程度估算劣化后各单元的延迟，并生成劣化后定时。逻辑模拟器以劣化后定时为基础，模拟劣化后动作。因此，可切合实际的动作以良好的精度表现各信号通路的定时劣化。

Description

半导体集成电路的定时劣化模拟装置和模拟方法
技术领域
本发明涉及预测半导体集成电路因热载流子等现象而随时间发生的特性劣化，并用半导体集成电路的定时模拟反映这一劣化的技术。具体地说，本发明涉及半导体集成电路的定时劣化模拟装置和模拟方法。
背景技术
半导体集成电路(LSI)有寿命，在经过某一期间动作之后，将会产生故障或动作不合格。作为LSI的故障或动作不合格的主要原因，有起因于热载流子现象的特性劣化和电致徙动所引发的布线断线等原因。特别是热载流子现象，会使晶体管的驱动能力劣化，因而使LSI的动作定时会随着时间的流逝而变化，早晚会导致误动作。
在近年的LSI中，随着制造技术发达的同时，迅速推进了器件的微细化，由于在器件内产生的高电场使得本身为高能电子的热载流子变得易于产生，确保对热载流子现象的可靠性变得越来越困难了。
为了确保LSI的可靠性，人们考虑了一种比如说为了保证一定期间的动作，对动作定时的随时间而发生的变化设有充分的余裕，而使整个电路的动作定时一律含有适当的余量的方法。然而若采用这种方法，由于考虑到最坏的情况来设定余量，故作为LSI来说容易陷入性能参数过剩的境地。通常，LSI的可靠性与性能处于一种互相折衷的关系，使之具有过剩的可靠性结果就变为使LSI的性能降低。因此，用这样的方法开发高性能的LSI是困难的。
另外，为了解决这种问题，以前也一直采用下述方法。即对每一本身为构成LSI的电路单位的电路单元(例如属于专用集成电路(ASIC)中所用的标准单元库的反相器之类的单元)，查清LSI的动作时的规定的动作条件的值，并对各电路单元检验所查清的动作条件的值是否处于为了满足劣化量或寿命事先定好的目标值所必需的范围之内。还要把劣化量或寿命不满足目标值的电路单元认为在LSI的可靠性方面有问题的电路单元，采取变更设计之类的对策。
但是，在上述现有的方法中，仅仅对构成LSI的各电路单元进行了劣化量或寿命的检验，作为LSI整体，在许多情况下对可靠性仍将变为性能参数过剩，对此进行说明。
LSI通常按照规定的频率动作。换句话说，由该规定的动作频率决定的周期将成为LSI中的处理时间的单位。另一方面，在LSI中，信号在该规定的周期之间，在由若干个电路单元构成的信号通路中流动。这时，由于劣化在信号通路中的信号传播延时将会变长，当超过了规定的周期时，LSI的动作定时将变得不正常，结果会产生误动作。反过来说，即使由于劣化使信号通路中的信号传播延时变长，如果没超过规定的周期，则LSI的动作定时仍能正常而不产生误动作。
在此，假想两个信号通路A和B，并假定信号通路A中的信号传播延时和规定的周期大体上相同(即怕延时劣化)，而和规定的周期相比，信号通路B中的信号传播延时相当小(即不怕延时劣化)。此外，假定信号通路A、B都含有同样动作条件值的电路单元，且其动作条件值不在劣化量或寿命满足目标所需的范围之内。
这时，若采用上述现有的方法，则无论是信号通路A中所含的电路单元或信号通路B中所含的电路单元都将被认为在LSI的可靠性方面有问题的电路单元，变成了应变更设计的对象。然而实际上，虽然含于怕延时劣化的信号通路A中的电路单元在LSI的可靠性方面应当是有问题的，但把含于不怕延时劣化的信号通路B中的电路单元判断为在LSI的可靠性方面没有问题是妥当的。
这样一来，从LSI的可靠性方面来看电路单元是否有问题，即使是在相同的动作条件之下，也会因各自的电路单元而异。因为对于各电路单元所允许的劣化量或寿命的范围，取决于在LSI的信号流中的该电路单元的位置。
发明内容
鉴于上述问题，本发明的课题是提供一种为了在LSI的设计阶段避免对可靠性的性能参数过宽。在设计阶段预测实际的LSI的随时间而发生的劣化，对LSI的劣化后的动作进行模拟的装置和方法。
为解决上述课题，提出了一种LSI的定时劣化模拟装置，该装置具备单元延时劣化估算装置和LSI定时劣化估算装置，所述单元延时劣化估算装置边参照表示电路单元的特性劣化程度对规定的动作条件的依赖性的可靠性库(Library)，边根据上述LSI动作时的该电路单元的上述规定的动作条件值，估算构成定为对象的LSI的各电路单元的延时的随时间而发生的劣化程度；所述LSI定时劣化估算装置根据用上述单元延时劣化估算装置估算出来的各电路单元的延时劣化程度，估算随时间而发生劣化之后的上述LSI中的各电路单元的延时，并根据用上述LSI定时劣化估算装置估算出来的劣化后的上述LSI中的各电路单元的延时，模拟上述LSI的劣化后的动作。
倘若采用第1方面的发明，则可用单元延时劣化估算装置，估算构成定为对象的LSI的各电路单元的延时劣化的程度。这时，由于上述单元延时劣化估算装置边参照表示电路单元的特性劣化程度对规定的动作条件的依赖性的可靠性库，边根据上述LSI动作时的该电路单元的上述规定的动作条件值进行估算，故可以得到上述LSI实际动作所反映的各电路单元的延时劣化程度。根据这一电路单元的延时劣化程度，就可以用LSI定时劣化估算装置，估算随时间而发生的劣化后的上述LSI中各电路单元的延时。并且，根据这一劣化后的上述LSI中各电路单元的延时，就可以模拟上述LSI的劣化后的动作。因此，就可以通过模拟、就实际的动作以良好的精度来表现LSI的各个信号通路的定时的劣化。因此，就可以在LSI的设计中，避免因LSI随时间所发生的劣化不可预测而对可靠性性能参数设计过宽的做法，可以在可靠性和性能两方面进行恰当的LSI的设计。
在第2方面的发明中，上述第1方面的LSI的定时劣化模拟装置，定为具备可靠性库生成装置。该装置采用对各电路单元用电路可靠性模拟器求得构成该电路单元的晶体管的特性劣化程度，并从所求得的晶体管的特性劣化程度求出该电路单元的特性劣化程度对上述规定的动作条件的依赖性的办法，生成上述可靠性库。
在第3方面的发明中，上述第1方面的LSI的定时劣化模拟装置具备估算劣化前的上述LSI中的各电路单元的延时的延迟计算机，并使之根据用上述延迟计算机估算出来的劣化之前的上述LSI中的各电路单元的延时，模拟上述LSI劣化前的动作。
在第4方面的发明中。上述第3方面的LSI的定时劣化模拟装置中的LSI定时劣化估算装置设在上述延迟计算机内。
在第5方面的发明中，上述第3方面的LSI的定时劣化模拟装置中的单元延时劣化估算装置和LSI定时劣化估算装置都设在上述延迟计算机内。
在第6方面的发明中，上述第1方面的LSI的定时劣化模拟装置中的可靠性库，把输入端子与输出端子之间的信号传播延时的劣化程度用作电路单元的特性劣化程度。
在第7方面的发明中，上述第6方面的LSI的定时劣化模拟装置中的可靠性库，把电路单元的输入信号的上升下降时间、输出负载电容和输入信号的开关次数用作规定的动作条件。
在第8方面的发明中，上述第7方面的LSI的定时劣化模拟装置中的可靠性库，对于具有多个输入端子的电路单元的一个输入端子和输出端子之间的信号传播延时的劣化程度，把输入至另外的输入端子上去的输入信号的开关次数和上升下降时间用作规定的动作条件。
在第9方面的发明中，上述第7方面的LSI的定时劣化模拟装置中的可靠性库，把加到电路单元上的电源电压用作规定的动作条件。
在第10方面的发明中，上述第7方面的LSI的定时劣化模拟装置中的可靠性库，把电路单元的温度用作规定的动作条件。
在第11方面的发明中，上述第6方面的LSI的定时劣化模拟装置中的可靠性库，把输出信号的上升下降时间的劣化程度用作电路单元的特性劣化程度。
在第12方面的发明中，上述第1方面的LSI的定时劣化模拟装置中的可靠性库，表示电路单元的，至少是包含建立时间和保持时间在内的定时校验值对规定的动作条件的依赖性，该LSI的定时劣化模拟装置，具备边参照上述可靠性库，边根据上述LSI动作时的该电路单元的上述规定的动作条件值估算构成定为对象的LSI的电路单元的定时校验值的劣化程度的定时校验值劣化估算装置，而且，上述LSI定时劣化估算装置，根据用上述定时校验值劣化估算装置估算出来的上述电路单元的定时校验值的劣化程度，估算随时间而发生的劣化后的上述LSI中的上述电路单元的定时校验值，并根据用上述LSI定时劣化估算装置估算出来的上述电路单元的定时校验值，估算劣化后的上述LSI中上述电路单元动作正常与否。
在第13方面的发明中，上述第1方面的LSI的定时劣化模拟装置中的可靠性库，把电路单元的特性劣化程度对规定的动作条件的依赖性用表的形式表示。
在第14方面的发明中，上述第1方面的LSI的定时劣化模拟装置中的可靠性库，用函数表示电路单元的特性劣化程度对规定的动作条件的依赖性。
在第15方面的发明中，上述第1方面的LSI的定时劣化模拟装置中的可靠性库，用劣化前的特性值与劣化后的特性值之间的差表示电路单元的特性劣化程度；上述单元延时劣化估算装置，用劣化前的延时与劣化后的延时之间的差表示各电路单元的延时劣化程度。
在第16方面的发明中，上述第1方面的LSI的定时劣化模拟装置中的可靠性库，以劣化后的特性值对劣化前的特性值之比表示电路单元的特性劣化程度；上述单元延时劣化估算装置以劣化前的延时与劣化后的延时之比表示各电路单元的延时劣化程度。
在第17方面的发明中，在上述第1方面的LSI的定时劣化模拟装置中，上述单元延时劣化估算装置对上述构成LSI的电路单元中的至少一部分单元，以由多个电路单元构成的信号通路为单位估算延时劣化程度；上述LSI定时劣化估算装置，根据用上述单元延时劣化估算装置估算出来的信号通路的延时劣化程度，估算随时间而发生的劣化后的上述LSI中的上述信号通路的延时；该LSI的定时劣化模拟装置，根据用上述LSI定时劣化估算装置估算出来的劣化后的上述LSI中的上述信号通路的延时，模拟上述LSI的劣化后的动作。
第18方面的发明提供的一种LSI的定时劣化模拟方法，具备下述步骤：单元延时劣化估算步骤，用于边参照表示电路单元的特性劣化程度对规定动作条件依赖性的可靠性库，边根据上述LSI的动作时的该电路单元的上述规定的动作条件的值，估算构成作为对象的LSI的各电路单元的延时的时间性的劣化程度；LSI定时劣化估算步骤，用于根据在上述单元延时劣化估算步骤中估算出来的各电路单元的延时劣化程度，估算随时间劣化后的上述LSI中的各电路单元的延时；模拟步骤，用于根据在上述LSI定时劣化估算步骤中估算出来的劣化后的上述LSI中的各电路单元的延时模拟上述LSI的劣化后的动作。
倘若采用第18方面的发明，则在单元延时劣化估算步骤中，估算构成作为对象的LSI的各电路单元的延时劣化程度。这时，由于边参照表示电路单元的特性劣化程度对规定动作条件依赖性的可靠性库，边根据上述LSI动作时该电路单元上述规定的动作条件值进行估算，故可以得到上述LSI的实际动作所反映出来的各电路单元的延时劣化程度。根据这一电路单元的延时劣化程度，在LSI定时劣化估算步骤中，估算随时间而发生的劣化后的上述LSI中的各电路单元的延时。然后，根据该劣化后的上述LSI中的各电路单元的延时，在模拟步骤中，模拟上述LSI的劣化后的动作。因此，就可以通过模拟，就实际的动作、以良好的精度来表现LSI的各信号通路的定时的劣化。因此，在LSI的设计中，可以避免因LSI随时间所发生的劣化不可预测而对可靠性的性能参数设计过宽的做法，可以在可靠性和性能的两方面进行恰当的设计。
在第19方面的发明中。上述第18方面的LSI的定时劣化模拟方法，具备有可靠性库生成步骤，用于采用对各电路单元，驱动电路可靠性模拟器以求出构成该电路单元的晶体管的特性劣化程度，再从所求得的各晶体管的特性劣化程度求得该电路单元的特性劣化程度对上述规定的动作条件的依赖性的办法，生成上述可靠性库。
在第20方面的发明中，上述第18方面的LSI的定时劣化模拟方法中的可靠性库，把输入端子与输出端子之间的信号传播延时的劣化程度用作电路单元的特性劣化程度。
在第21方面的发明中，上述第20方面的LSI的定时劣化模拟方法中的可靠性库，把电路单元的输入信号的上升下降时间、输出负载电容和输入信号的开关次数用作规定的动作条件。
在第22方面的发明中，上述第21方面的LSI的定时劣化模拟方法中的可靠性库，对于具有多个输入端子的电路单元教导一个输入端子与输出端子之间的信号传播延时的劣化程度，把输入到别的输入端子上去的输入信号的开关次数和上升下降时间用作规定的动作条件。
在第23方面的发明中，上述第21方面的LSI的定时劣化模拟方法中的可靠性库，把加在电路单元上的电源电压用作规定的动作条件。
在第24方面的发明中，上述第21方面的LSI的定时劣化模拟方法中的可靠性库，把电路单元的温度用作规定的动作条件。
在第25方面的发明中，上述第20方面的LSI的定时劣化模拟方法中的可靠性库，把输出信号的上升下降时间的劣化程度用作电路单元的特性劣化程度。
在第26方面的发明中，在上述第18方面的LSI的定时劣化模拟方法中，上述单元延时劣化估算步骤，以由多个电路单元构成的信号通路为单位，对构成上述LSI的电路单元中至少一部分单元估算延时劣化程度；上述LSI定时劣化估算步骤，根据在上述单元延时劣化估算步骤中估算出来的信号通路的延时劣化程度，估算随时间而发生的劣化后的上述LSI中上述信号通路的延时；上述模拟步骤根据在上述LSI定时劣化估算步骤中估算出来的劣化后的上述LSI中的上述信号通路的延时，模拟上述LSI的劣化后的动作。
如上所述，倘若采用本发明的LSI的定时劣化模拟装置，由于在各个电路单元的所处的动作条件下求出构成LSI的电路单元的定时劣化，并使之可以用模拟来处理在相应于LSI的动作的信号流中信号通路的定时劣化现象，故与仅仅进行电路单元单位的寿命验证的现有方法相比，具有可以不含过度的设计余量的效果。同时，也将实现在LSI规模的大规模电路中进行的定时劣化的模拟。
附图说明
图1的方框图示出的是本发明的第1实施例的LSI的定时劣化模拟装置的构成。
图2示意性地示出的是电路单元的一般性构成图。
图3示出的是劣化前、后的反相器的输入信号和输出信号的波形图。
图4示出的是本发明的第1实施例的可靠性库所具有的信息的一个例子。
图5示出的是LSI的信号通路的一个例子。
图6的方框图示出的是本发明的第2实施例的LSI的定时劣化模拟装置的构成图。
图7的方框图示出的是本发明的第3实施例的LSI的定时劣化模拟装置的构成图。
图8示出的是劣化前和劣化后的反相器的输入信号和输出信号的波形图。
图9示出的是本发明的第4实施例的可靠性库所具有的信息的一个例子。
图10示出的是本发明的第5实施例的可靠性库所具有的信息的一个例子。
图11示出的是本发明的第6实施例的LSI的定时劣化模拟装置的构成的方框图。
图12示出的是本发明的第6实施例的可靠性库所具有的信息的一个例子。
图13示出的是本发明的第6实施例的可靠性库所具有的信息的一个例子。
图14示出的是作为本发明的第7实施例中的具有多个输入端子的电路单元的2输入NAND门电路。
图15是图14所示的2输入NAND门电路的晶体管级的电路图。
图16示出的是本发明的第7实施例的可靠性库所具有的信息的一个例子。
图17示出的是在本发明的第8实施例中作为处理单位的，由多个电路单元构成的信号通路的一个例子。
图18示出的是本发明的第9实施例的LSI的定时劣化模拟装置的构成的方框图。
图19示出的是本发明的第9实施例的延时库所具有的定时校验值的信息的一个例子，并示出的是表示劣化前的触发器的建立时间对动作条件的依赖性的信息图。
图20示出的是本发明的第9实施例的可靠性库所具有的定时校验值的信息的一个例子。并示出的是表示触发器的建立时间的劣化量对动作条件的依赖性的信息图。
图21示出的是本发明的第9实施例的可靠性库所具有的定时校验值的信息的一个例子，(a)是图20中的表1的例子，(b)是图20中的表2的例子。
具体实施方式
以下，参照附图对本发明的实施例进行说明。
第1实施例
图1示出的是本发明的第1实施例的LSI的定时劣化模拟装置的构成的方框图。如图1所示，本实施例的LSI的定时劣化模拟装置具备下述部分：可靠性库生成装置1，用于驱动电路可靠性模拟器4，生成表示各电路单元的特性劣化程度对规定的动作条件的依赖性的可靠性库6；单元延时劣化估算装置2，用来边参照可靠性库6边估算构成作为对象的LSI的各电路单元的延时的随时间而发生的劣化程度(单元延时劣化程度11)；延迟计算机12，计算作为对象的LSI中的各电路单元的延时；逻辑模拟器15，以含有各电路单元的延时在内的LSI定时为基础模拟LSI的动作。延迟计算机12具有LSI定时劣化估算装置18，用于根据单元延时劣化程度11，估算随时间而发生的劣化后的LSI中的各电路单元的延时。逻辑模拟器15，以含有劣化前的LSI中的各电路单元的延时在内的劣化前LSI定时8为基础，模拟LSI的劣化前的动作，生成劣化前结果10，同时以包括劣化后的LSI中的各电路单元的延时在内的劣化后LSI定时14为基础，模拟LSI的劣化后的动作并生成劣化后结果17。
下面说明图1所示的本实施例的LSI的定时劣化模拟装置的动作。
(可靠性库生成步骤)
图2示意性示出的是电路单元的一般性构成图。如图2所示，几乎在所有的情况下，电路单元20都具有输入端子21、输出端子22、电源端子23和接地端子24。在单元网络清单(Cell net List)7中，存放有各种电路单元的网络清单。在电路单元中，有一般在ASIC的标准单元库中都准备有的反相器，NAND门电路、NOR门电路和触发器之类的逻辑电路。另外，除上述的通用电路单元之外，还可以制作为了构成LSI所必须的电路单元，并把它作为生成可靠性库6的对象。在已存入于单元网络清单7中的网络清单中，可以应用比如说SPICE格式的清单。在单元网络清单7中含有备电路单元中晶体管的尺寸与连接关系的信息，无源元件以及寄生元件之值及其连接关系的信息。在工艺参数5中存放有用来表示SPICE参数以及劣化的参数和制造上的参数等等。SPICE格式及SPICE参数记载于例如META-SOFTWARE社发行的HSPICEUSER’S MANUAL(1996年发行)中。
可靠性库生成装置1首先决定作为对象的电路单元的种类并从单元网络清单7中读入该电路单元的网络清单。然后，驱动电路可靠性模拟器4，边参照可靠性模型3边求出作为对象的电路单元的输入输出端子间的传播延时的劣化程度对规定的动作条件的依赖性。电路可靠性模拟器4，参照工艺参数5借助于模拟估算晶体管的特性劣化，这种模拟器在比如说Robert H.Tu et al.“Berkeley Reliability Tools-BERT”(IEEE Transactions on Computer-Aided Design of Integrated Circuitsand Systems，1993，P1524-1534)中有所论述。
在本实施例中，决定把电路单元的输出负载电容和输入信号的上升下降时间用作规定的动作条件。此外，为了估算对于随经过时间而发生的劣化程度的变化，也把输入信号的开关次数定作动作条件。
还有，决定用劣化后的延时与劣化前的延时之间的差表示传播延时的劣化程度。图3简单示出了反相器的输入信号和输出信号在劣化前与劣化后的波形图。在图3中，实线表示劣化前的信号波形，虚线表示劣化后的信号波形。此外，VDD表示电源电位，GND表示接地电位。如图3所示，若令劣化前的延时为t1，劣化后的延时为t2，结果就成为用式(1)所示的那种劣化后延时t2和劣化前延时t1之间的差Δt来表示传播延时的劣化程度。把这一差Δt叫作延时劣化量。
Δt＝t2-t1……(1)
可靠性库生成装置1把上述3个动作条件的值分别设定为某一值，并和已经读了进来的作为对象电路单元的网络清单的信息一起送往电路可靠性模拟器4，驱动电路可靠性模拟器4。电路可靠性模拟器4求得上述电路单元的各晶体管的特性劣化程度。可靠性库生成装置1从电路可靠性模拟器4那里接受上述电路单元的各晶体管的特性劣化程度，边参照可靠性模型3，边求出上述电路单元的延时劣化量。采用使这种动作在适当的范围内改变上述3个动作条件的值的情况下进行的办法，求出上述电路单元的延时劣化量对上述3个动作条件的依赖性。该延时劣化量的动作条件依赖性可用函数或表表示，并输出到可靠性库6。使以上这样的动作，对已存入于单元网络清单7中的所有种类的电路单元按顺序进行下去。
其结果就将生成表示电路单元的特性劣化程度对规定的动作条件的依赖性的可靠性库6。在本实施例的可靠性库6中，作为电路单元的特性劣化程度，可以用输入端子与输出端子之间的信号传播延时的劣化程度，同时，作为规定的动作条件，可使用电路单元的输入信号的上升下降时间、输出负载电容和输入信号的开关次数。
图4示出的是本实施例的可靠性库6所具有表示电路单元的延时劣化量的动作条件依赖性的信息图，而且示出的是在用表来表示的一个电路单元的一输入输出端子间的延时劣化量的动作条件依赖性的例子。如图4所示，对3个动作条件即对输入信号的开关次数〔次〕、输入信号的上升时间〔nS〕和输出负载电容〔PF〕的各值表示出了延时劣化量〔nS〕。
在可靠性库6中，也可以用函数表示图4所示的那种信息。在这种情况下，在可靠性模型3中已先存放好了包含未知数的函数的式7，这种函数可以用曲线拟合法决定其未知数，使得与比如说图4的表中的各动作条件和延时劣化量之间的关系吻合。
延迟计算机12读入记述构成作为对象的LSI的各电路单元的连接信息的LSI网络清单9和记述各电路单元的延时对规定的动作条件的依赖性的延时库13，计算构成上述LSI的所有电路单元的延时。
LSI网络清单9可以用DSPF(Detailed Standard Parasitic File(详细标准寄生文件)，比如说登载于Cadence Design System，Inc.的Cadence Standard Parasitic Format(1993)P.8-20上的DSPF)之类的格式来记述。另外，为了高精度化，在LSI网络清单9中，理想的是把电路单元间的寄生电容和寄生电阻之类的寄生元件信息也包括在内进行记述。另外，在延时库13中，作为规定的动作条件，已给出了电路单元的输出负载电容和输入信号的上升下降时间。就是说，在延时库13中已存放有尚未劣化时的各电路单元的延时的动作条件依赖性。
在此作为一个例子，考虑计算图5所示的信号通路中的反相器31的输入输出端子之间的传播延时的情况。图5所示的那种信号通路已记述于LSI网络清单9中。首先，求出已连到反相器31的输出端子36上的负载电容。在这种情况下，布线寄生元件34的电容和已连接到反相器31的输出端子36上的反相器32的输入电容之和将变成负载电容。其次，求出供往输入端子35上的输入信号的上升下降时间。为此，只要求得把布线寄生元件33的电容和反相器31的输入电容之和作为负载电容时的2输入NAND门电路3D的输出信号的上升下降时间即可。这样，先对反相器31求出输出负载电容和输入信号上升下降时间，再以此为基础，边参照延时库13，边计算反相器31的输入输出端子间的传播延时。
延迟计算机12对构成LSI的全部电路单元进行上述那种处理并把处理结果输出到劣化前LSI定时8。劣化前LSI定时8可以用SDF(Standard Delay Format(标准延时格式)，登载于比如说OpenVerilogInternational发行的Standard Delay Format Specification Version3.0，1995上)之类的格式记述。
输入向量16是为逻辑模拟LSI所必须的时间序列中所记述的LSI的输入信号图形。逻辑模拟器15读入输入向量16和劣化前LSI定时8，执行已考虑了LSI的劣化前的动作定时的逻辑模拟，并把该模拟结果输出到劣化前结果10。
(单元延时劣化估算步骤)
单元延时劣化估算装置2，从构成作为对象的LSI的电路单元之内，首先决定将成为对象的电路单元，并对该电路单元抽出在上述LSI的动作时的动作条件的值。具体地说，从LSI网络清单9中抽出输出负载电容9a，从劣化前LSI定时8抽出输入信号的上升下降时间8a，以及从劣化前结果10抽出输入信号开关次数10a。
其次，边参照可靠性库6，边根据已抽出的动作条件的值，估算作为对象的电路单元的延时劣化量。在可靠性库6中用函数表示电路单元的延时劣化量的动作条件依赖性的情况下，把已抽了出来的动作条件的值代入函数中去，求出作为对象的电路单元的延时劣化量。另一方面，当在可靠性库6中用表来表示电路单元的延时劣化量的动作条件依赖性的情况下，则可以相应于已抽出的动作条件的值，进行适当的内插求出作为对象的电路单元的延时劣化量。把对构成作为对象的LSI的所有电路单元进行了上述那样处理的结果，作为单元延时劣化程度11输出。
(LSI定时劣化估算步骤)
延迟计算机12，这回除了LSI网络清单9和延时库13之外，还要读入单元延时劣化程度11，用LSI定时劣化估算装置18估算随时间而发生的劣化后的上述LSI中的各电路单元的延时。由于从LSI网络清单9和延时库13中求出劣化前的LSI中的各电路单元的延时，故要把用差表示的单元延时劣化程度11加到各电路单元的延时上去。其结果，作为劣化后LSI定时14而输出。劣化后LSI定时14也和劣化前LSI定时8一样，可用SDF等的格式来记述。
逻辑模拟器15，和对劣化前的LSI的情况一样，读入输入向量16和劣化后LSI定时14，执行已考虑了LSI的劣化后的动作定时的逻辑模拟，并把该模拟结果作为劣化后结果17输出。
这样一来，倘采用本实施例。由于参照可靠性库6，分别求出作为对象的LSI的电路单元的延时劣化程度，并根据该各电路单元的延时劣化程度，在估算了随时间而发生的劣化后的LSI中的各电路单元的延时的基础上进行LSI的劣化后的动作的模拟，故可以进行已考虑了LSI的实际动作中的信号通路的延时劣化现象的模拟。因此，在LSI的设计中，就可以避免对可靠性的过宽的性能参数要求。
此外，在本实施例中，电路单元的输入信号的上升下降时间定为仅仅从前一级的电路单元的输出负载电容求出，但也可以从布线寄出电阻中取入信号波形变化效应来求。在这种情况下，可以得到更高精度的输入信号的上升下降时间。
还有，在本实施例中，可靠性模型3，作为定义用来表示电路单元的延时劣化程度的动作条件依赖性的模型，在可靠性库生成装置1之外构成，但已把它作成为这样的模型：已准备好了种种的函数式子，且可在可靠性库生成装置1一侧选择任意的函数式子。对此，为了简化装置，故也可作成为把可靠性模型3装入到可靠性库生成装置1中去的构成。
在实施例中，虽然作为电路单元以本身为一输入一输出的反相器为例进行了说明，但即使是对于输入端子和输出端子之中至少一方有多个端子的电路单元，也可以同样地估算延时的劣化程度。在这种情况下，必须对于各输入端子和各输出端子之间的延时，即对于输入端子与输出端子的组合的个数的延时，估算劣化程度。
在本实施例中，虽然为了估算单元延时劣化程度11。从本身为逻辑模拟的结果的劣化前结果10中抽出输入信号开关次数10a来用，但在这种情况下，比如说要想估算动作10年后的劣化，则必须把表示10年这么长的动作的输入向量16供给逻辑模拟器15。这是不现实的，实际上，可以用输入向量16表示一定期间的动作，把劣化估算期间看作是这一一定期间的反复，用近似计算法来求得输入信号开关次数10a。假定输入向量16所表示的一定期间为T1输入向量16所表示的一定期间T1内的输入信号开关次数为N1，劣化估算期间为T2，则可以用下述式子求出劣化估算期间T2内的输入信号开关次数N2。
N2＝(T2/T1)·N1……(2)
另外，还可以用表示一定期间T1内的动作的输入向量16执行逻辑模拟，从这时的劣化前结果10中抽出输入信号开关概率P，用动作频率f和劣化估算期间T2，按照下式求出劣化估算期间T2内的输入信号开关次数。
N2＝T2·f·p……(3)
另外，在本实施例中，如果单元延时劣化估算装置2从LSI网络清单9中抽出作为布线电容和单元输入电容和的输出负载电容9a，可在从LSI网络清单9中抽出布线电容的同时，预先将单元输入电容存放于延时库13中，然后从该延时库13中抽出，单元延时劣化估算装置2将两者合起来相加得到输出负载电容。
再者，本实施例中，虽然劣化前LSI定时8和劣化后LSI定时14含有的是电路单元本身的延时，但也可以包含电路单元之间的布线延时。在这种情况下，延迟计算机12从LSI网络清单9读出布线电阻和布线电容等寄生元件的信息，同时从延时库13中读出输出端子的驱动特性(例如输出阻抗和输出电流)，计算来自两者的电路单元的与输出端子连接的布线的延时，如果有的话，从劣化前LSI定时8和劣化后LSI定时14中输出。这样的话，可以达到逻辑模拟的高精度化。
此外，在保持可靠性库6中的电路单元的输出端子驱动特性变化量的动作条件依存性的情况下，与计算延时劣化量同样的方法计算用单元延时劣化估算装置2和LSI定时劣化估算装置18计算驱动特性劣化量，根据劣化后的驱动特性求出布线延时，对于劣化后LSI定时14的输出情况，也可根据劣化后电路单元的特性变化考虑布线延时变化的效果。
而且，在电路单元是由N型MOS晶体管和P型MOS晶体管构成的CMOS的情况下，有关热载流子的劣化在N型中很显著，而在P型中产生的劣化一般比N型中要少得多。因此，假定劣化只在N型中产生，也可以用电路可靠性模拟器4进行分析。
第2实施例
图6示出的是本发明的第2实施例的LSI的定时劣化模拟装置的构成的方框图。在图6中对于那些与示于图1的第1实施例的LSI的定时劣化模拟装置相同的构成要素赋予与图1相同的标号。
如图6所示，在本实施例中，延迟计算机12A不具备LSI定时劣化估算装置18，把LSI定时劣化估算装置18另设于延迟计算机12A之外这一点上与第1实施例不同。LSI定时劣化估算装置18的功能本身与第1实施例一样，边参照用单元延时劣化估算装置2估算出来的单元延时劣化程度11，边求出劣化后LSI定时14。另外，本实施例的LSI劣化模拟装置整体的动作与第1实施例相同，这儿就略去详细说明了。
如上所述，倘采用本实施例，则除去可以得到与第1实施例相同的效果之外，还具有可以把现有的延迟计算机用作延迟计算机12A的效果。
第3实施例
图7示出的是本发明的第3实施例的LSI的定时劣化模拟装置的构成的方框图。在图7中，对那些与图1所示的第1实施例的LSI的定时劣化模拟装置相同的构成要素赋以与图1相同的标号。
如图7所示，在本实施例中，延迟计算机12B除去LSI定时劣化估算装置18之外，还有单元延时劣化估算装置2，延迟计算机12B边直接参照可靠性库6边求出劣化后LSI定时14这一点和第1实施例不同。本实施例的LSI的定时劣化模拟装置全体的动作与第1实施形态相同，这里略去详细说明。
如上所述，倘采用本实施例，则除了可以得到与第1实施例同样的效果之外，由于延迟计算机12B中内藏有单元延时劣化估算装置2，故整体的构成变得简单了。
第4实施例
虽然本发明的第4实施例的LSI的定时劣化模拟装置和第1实施例一样，由图1所示的那种结构构成，但是可靠性库6对于电路单元的输出信号的上升下降时间的劣化程度对规定的动作条件的依赖性也具有信息这一点不相同。就是说，在本实施例中，可靠性库生成装置1对于电路单元的输出信号的上升下降时间的劣化程度也根据单元网络清单7驱动电路可靠性模拟器4来求出对规定的动作条件的依赖性。
下边对本实施例的LSI的定时劣化模拟装置的动作进行说明。在这里，仅仅对第1实施例的不同之点进行说明，除此之外免予说明。
图8示出的是反相器的输入信号和输出信号的劣化前和劣化后的波形图。在图8中，实线是劣化前的信号波形，虚线是劣化后的信号波形。如图8所示，当反相器劣化时，输入端子与输出端子之间的传播延时将从t1变为t2。由于输出晶体管的驱动能力劣化，故输出信号的上升时间也将从ts1变ts2。还有在这里，输出信号的上升时间用输出信号电压从电源电压VDD的10％变到90％的时间表示。
于是，在本实施例中，可靠性库6对于电路单元的输出信号的上升下降时间的劣化程度也把对规定的动作条件的依赖性定为表示电路单元的特性劣化程度的参数。作为规定的动作条件，和第1实施例一样，利用电路单元的输入信号的上升下降时间、输出负载电容和输入信号开关次数。此外，在本实施例中，与传播延时的劣化程度一样，如下式所示，把电路单元的输出信号的上升下降时间的劣化程度表示为劣化后的上升下降时间ts2与劣化前的上升下降时间ts1之间的差Δts即劣化量。
Δts＝ts2-ts1……(4)
可靠性库生成装置1，除了延时劣化量之外，对于输出信号的上升下降时间的劣化量，也和延时劣化量的情况下一样求出对规定的动作条件的依赖性。就是说，把上述3个动作条件的值分别设定为某一值，并与已经读了进来的作为对象的电路单元的网络清单的信息一起送往电路可靠性模拟器4，驱动电路可靠性模拟器4。电路模拟器4求得上述电路单元的各晶体管的特性劣化程度。可靠性库生成装置1接受来自电路可靠性模拟器4的上述电路单元的各晶体管的特性劣化程度，边参照可靠性模型3，边求出上述电路单元的输出信号的上升下降时间的劣化量。采用在适当的范围内变化上述3个动作条件的值边进行上述那样的动作的办法，求出输出信号的上升下降时间的劣化量对上述3个动作条件的依赖性。该输出信号的上升下降时间的劣化量的动作条件依赖性可以用表表示并输出至可靠性库6中去。上述这样的动作对于已存入于单元网络清单7中的所有种类的电路单元顺次进行下去。
图9示出的是表示本实施例的可靠性库6所具有的电路单元的输出信号的上升下降时间的劣化量的动作条件依赖性的信息，并且是用表表示时的一个电路单元的一个输出端子上的输出信号的下降时间的劣化量的动作条件依赖性的例子。如图9所示，对3个动作条件即输入信号的开关次数〔次〕、输入信号的上升时间〔nS〕和输出负载电容〔pf〕的各值表示出了输出信号的下降时间劣化量〔nS〕。另外，与第1实施例一样，也可以用函数表示图9所示的那样的信息。
单元延时劣化估算装置2，边参照表示延时劣化量和输出信号的上升下降时间的劣化量的动作条件依赖性的可靠性库6，边估算作为对象的电路单元的延时劣化量。
在此，作为一个例子，假定估算图5所示的信号通路中的反相器31的延时劣化量。单元延时劣化估算装置2首先特别指定作为对象的电路单元即反相器31和已连到其输入端子35上的前级的电路单元30，并抽出其动作条件的值。对反相器31和前级的电路单元30分别从LSI网络清单9中抽出负载电容9a、从劣化前LSI定时8中抽出输入信号上升下降时间8a以及从劣化前结果10中抽出输入信号开关次数10a。
其次，根据已抽出的动作条件的值，边参照可靠性库6，首先计算前一级的电路单元30的输出信号上升下降时间劣化量。把该劣化量加到已经抽了出来的反相器31的输入信号上升下降时间上，作为劣化后输入信号上升下降时间。然后对反相器31，根据所求得的劣化后输入信号上升下降时间和已经抽出的输出电容9a及输入信号开关次数10a，边参照可靠性库6边计算延时劣化量。
如上所述，倘采用本实施例，则由参照表示延时劣化量和输出信号上升下降时间的劣化量的动作条件依赖性的可靠性库估算电路单元的延时劣化量，故可以执行也考虑到了输出信号波形因劣化而变的现象的模拟。因此，与参照不考虑因劣化而产生的输出波形的变化，而仅仅表示延时劣化量的动作条件依赖性的可靠性库估算电路单元的延时劣化量的第1实施例比较，可以进行精度更高的模拟。
第5实施例
本发明的第5实施例的LSI的定时劣化模拟，与第4实施例相同，是一种在示于图1的构成中，可靠性库6具有关于电路单元的输出信号波形的上升下降时间的劣化程度的信息的装置，但是，本实施例的特征是以劣化前的特性值与劣化后的特性值之比表示劣化程度。
就是说，作成为以劣化后延时对劣化前延时之比表示电路单元的延时的劣化程度，以劣化后的输出信号的上升下降时间对劣化前的输出信号上升下降时间之比来表示电路单元的输出信号的上升下降时间的劣化的装置。
下边对本实施例的LSI的定时劣化模拟装置的动作进行说明。其中仅仅对与第4实施例不同之处进行说明，除此之外不予说明。
在第4实施例中，如式(1)和(4)所示，延时的劣化程度和输出信号上升下降时间的劣化程度都用差表示。在本实施例中，如下式所示，延时的劣化程度用劣化后延时t2对劣化前延时t1之比R表示；输出信号上升下降时间的劣化程度用劣化后的输出信号上升下降时间ts2对劣化前的输出信号上升下降时间ts1之比RS表示。
R＝t1/t1……(5)
RS＝ts2/ts1……(6)
可靠性库生成装置1和求出可用差表示的延时劣化程度的情况一样，求出可用此表示的延时劣化程度。就是说，和第1实施例一样，边使3个动作条件的值在适当的范围内变化，边驱动电路可靠性模拟器4，求出作为对象的电路单元的延时的劣化比对上述3个动作条件的依赖性。同样，求出作为对象的电路单元的输出信号的上升下降时间的劣化比对上述3个动作条件的依赖性。
图10示出的是本实施例的可靠性库6所具有的表示电路单元的延时劣化比的动作条件依赖性的信息，是用表表示时的一个电路单元的输入输出端子间的延时劣化比的动作条件依赖性的一个例子。如图10所示，对于3个动作条件即输入信号的开关次数〔次〕、输入信号的上升时间〔nS〕和输出负载电容〔fF〕的各值表示出了延时劣化比。对于输出信号上升下降时间的劣化比的动作依赖性也可同样地表示。另外，与第1实施例一样，还可以用函数表示示于图10的那种信息。
单元延时劣化估算装置2，边参照表示延时劣化比和输出信号的上升下降时间的劣化比的动作条件依赖性的可靠性库6，边估算作为对象的电路单元的延时劣化比。
在此，作为一个例子，假定估算图5所示的信号通路中的反相器31的延时劣化比。单元延时劣化估算装置2首先特别指定作为对象的电路单元即反相器31和已连接到其输入端子35上的前级的电路单元30，抽出其动作条件的值。然后，对反相器31和前级的电路单元30分别从LSI网络清单9中抽出输出负载电容9a、从劣化前LSI定时8中抽出输入信号上升下降时间8a以及从劣化前结果10中抽出输入信号开关次数10a。
其次，根据已抽出的动作条件的值，边参照可靠性库6，首先计算前级电路单元30的输出信号上升下降时间劣化比。给该劣化比乘上已抽出的反相器31的输入信号上升下降时间作为劣化后的输入信号上升下降时间。然后对反相器31，根据已求出的劣化后的输入信号上升下降时间和已经抽了出来的输出负载电容9a及输入信号开关次数10a，边参照可靠性库6边计算延时劣化比。
LSI定时劣化估算装置18读入LSI网络清单9和延时库13及用延时劣化比表示的单元延时劣化程度11，计算随时间而发生的劣化后的LSI中的各电路单元的延时。由于从LSI网络清单9和延时库13中求得劣化前的LSI中的延时，故给它乘上以此表示的单元延时劣化程度11，把其结果作为劣化后LSI定时14而输出。这一劣化后LSI定时14也和劣化前LSI定时8一样可用SDF之类的格式记述。
如上所述，倘采用本实施例，则由于在单元延时劣化程度11中可以用比率这么一种相对性的信息表示延时劣化程度，故即使是用互不相同的工艺参数生成比如说延时库13和可靠性库6的情况下，仍可以良好的精度进行模拟。
第6实施例
图11示出的是本发明的第6实施例的LSI的定时劣化模拟装置的构成图。本实施例的LSI的定时劣化模拟装置虽然由与第1实施例相同的结构构成，但可靠性库6还具有关于各电路单元的延时劣化程度对加在电路单元上的电源电压或温度的依赖性的信息这一点上不相同。就是说，在本实施形态中，可靠性库生成装置1，对于电路单元的信号传播延时或输出信号的上升下降时间的劣化程度，在各种各样的电源电压或温度下，根据单元网络清单7，用电路可靠性模拟器4求出对规定的动作条件的依赖性。
以下说明本实施例的LSI的定时劣化模拟装置的动作。其中，仅仅对与第1实施例不同之处进行说明，其余则不予说明。
可靠性库生成装置1，边使加到电路单元上的电源电压或温度的值在适当的范围内变化，边在各自的电源电压或温度下，和第1实施例一样，边使3个动作条件在适当的范围内变化，边求出延时劣化量的动作条件依赖性。所求得的延时劣化量的每一电源电压或每一温度的动作条件依赖性可以用函数或表来表示，并输往可靠性库6中。把这样的处理对电路单元的所有种类顺次进行下去。
图12示出的是本实施例的可靠性库6所具有的关于电路单元的延时劣化程度的信息，是用表表示的情况下的一个电路单元的一个输入输出端子间的延时劣化量的每一电源电压的动作条件依赖性的例子。
单元延时劣化估算装置2，当供给以规定的电源电压61时，就根据图12所示的那种可靠性库6所具有的信息，用内插之类的办法，生成表示该电源电压61中的延时劣化量的动作条件依赖性的表或者函数式。以下的处理和第1实施例相同。但是延时库13对上述规定的电源电压61必须预先生成。
图13示出的是本实施例的可靠性库6所具有的关于电路单元的延时劣化程度的信息，是用表表示时的一个电路单元的一个输入输出端子之间的延时劣化量的每一温度的动作条件依赖性的例子。
单元延时劣化估算装置2，当供给了规定的温度62时，就根据图13所示的那种可靠性库6所有的信息，用内插之类的办法生成表示该温度62下的延时劣化量的动作条件依赖性的表或函数式。以下的处理与第1实施例相同。但延时库13对于上述规定的温度62，需要预先生成。
如上所述，倘采用本实施例，由于也可考虑LSI的劣化对电源电压或温度的依赖性，就变得可以在动作电源电压或动作温度的范畴之内解析劣化后的LSI的动作了。
此外，在本实施例中，对于LSI的劣化，虽然走向分别考虑对电源电压的依赖性和对温度的依赖性，但也可以把两个合在一起考虑。在这种情况下，只要在可靠性库6中对每一电源电压准备好图13所示的那样的信息就行。此外，所设定的电源电压或温度，对LSI各设定一个值没有关系，对每个电路单元从各种值中设定一个也没有关系。
第7实施例
本发明的第7实施例是在对具有多个输入端子的电路单元求得一个输入端子和输出端子之间的信号传播延时的劣化时，也参照输往其他输入端子的输入信号的上升下降时间和开关次数来求得的例子。
作为电路单元，考虑图14所示的那种2输入NAND门电路。在图14中，A和B是输入端子，Y是输出端子。图14所示的2输入NAND门电路的晶体管级别的电路图在CMOS的情况下如图15所示。
在图14所示的2输入NAND门电路中，输入端子A和输出端子Y之间的信号传播延时的劣化，取决于送向输入端子B的输入信号(以下称之为“输入信号B”)的开关经历。另一方面，输入端子B和输出端子Y之间的信号传播延时的劣化取决于送向输入端子A的输入信号(以下称之为“输入信号A”)的开关经历，特别是在输出信号的下降边时，因电流主要地在图15中的已把N型MOS晶体管N1和N2串接起来的部分上流动，故信号传播延时的劣化程度将受各N型MOS晶体管N1和N2的劣化程度的影响。
因此，在本实施例中，可靠性库生成装置1将生成已考虑到对输入信号A的开关次数和输入信号B的开关次数的依赖性的可靠性库6。
图16示出的是本实施例的可靠性库6所具有的信息。在图16中，Tis是输入信号的上升下降时间，Cl是输出负载电容。此外，表(table)n(Tis，Cl)(其中n＝1-9)是作成为把输入信号A的开关次数定为示于其上方的值，同时把输入信号B的开关次数定为示于其左方的值，使输入信号的上升下降时间Tis和输出负载电容Cl适当地变化而作成的表示输入端子A和输出端子Y之间的信号传播延时的劣化程度的表。
单元延时劣化估算装置2从劣化前结果10中抽出输入信号开关次数10a。在输入信号开关次数10a中，令输入信号A的开关次数比如说为1013，输入信号B的开关次数比如说为1015，则单元延时劣化估算装置2把table 7选作表。另外，在抽出了在可靠性库6中尚未准备好的表的开关次数的情况下，可用内插等办法求出对于该开关次数的表。
如上所述，倘采用本实施例。对于具有多个输入端子的电路单元，可以也考虑到其他输入端子上的输入信号的上升下降时间和开关次数来求得一个输入端子和输出端子之间的信号传播延时的劣化程度，而且与第1实施例比，可以提供模拟的精度。
另外，在本实施例中，在可靠性库6中，信息虽然是以表的形式表示的，但也可以用函数表示。
在本实施例中，虽然是在输入端子A和B上输入信号的上升下降时间相等这一假定之下，在可靠性库6中准备了表的，但也可假定输入信号A的上升下降时间与输入信号B的上升下降时间不同来准备表。在这种情况下，需要像表(table)n(Tisa，Tisb，Cl)这样地进一步增加各表的维数。其中，Tisa是输入信号A的上升下降时间，Tisb是输入信号B的上升下降时间。
第8实施例
本发明的第8实施例是不用电路单元而代之以把关键通路之类的由多个电路单元组成的信号通路当作延时估算的单位。
图17是在本实施例中作为延时估算单位的信号通路的一个例子。图17所示的从输入端子A到输出端子Y为止的信号通路由串接的4级电路单元51、52、53和54组成。2输入NAND门电路51的一方的输入端子与输入端子A相连；反相器52的输入端子与2输入NAND门电路51的输出端子相连；3输入NAND门电路53一个输入端子与反相器52的输出端子相连；反相器54的输入端子与3输入NAND门电路53的输出端子相连，且输出端子与输出端子Y相连。
在像2输入NAND门电路51或3输入NAND门电路53那样地有多个输入端子的电路单元中，将其逻辑值固定于和所注意的信号通路50没有关系的端子X1、X2和X3上，使得信号沿着信号通路流下去。在图17所示的信号通路50中，在端子X1、X2、X3的信号上已先固定的逻辑值“1”。
在本实施例中，假定把图17所示的那种信号通路50作为具有输入端子A和输出端子B的一个电路单元来看待。除此之外与第1实施例是一样的。
就是说，单元延时劣化估算装置2，对于构成LSI的电路单元之内至少一部分电路单元，把由多个电路单元构成的信号通路作为一个单位来估算延时劣化程度；LSI定时劣化估算装置18，则根据包括由单元延时劣化估算装置2估算出来的信号通路的延时劣化程度在内的单元延时劣化程度11估算随时间而发生的劣化后的LSI中的上述通路的延时。并且，根据包括劣化后的LSI中的上述信号通路的延时在内的劣化后LSI定时14模拟LSI的劣化后的动作。但是，在用LSI定时劣化估算装置18进行的处理中，必须在LSI网络清单9中先使之具有图17所示的那样的信号通路的定义信息，使得LSI网络清单9与单元延时劣化程度11之间相互对应。
如上所述，倘采用本实施例，由于把关键通路等的由多级电路单元构成的信号通路作为延时估算单位来对待，故与对LSI的全部信号通路，以电路单元为单位估算延时的第1实施例相比，可以简单地执行。而且还可以削减全体的运算处理量。
在本实施例中，虽然假定与所关心的信号通路无关系的X1、X2、X3的信号是固定的，但也可以把该信号的实际的开关次数反映到信号通路的延时估算中去。
此外，在本实施例中，虽然信号通路50由最小单位的电路单元构成，但也可以是具有多个阶层构造。
第9实施例
像触发器或锁存器那样存储数据的电路单元，根据输入数据信号和用于取入该输入数据的时钟信号之间的相位关系或输入数据信号和时钟信号的有效期间等等，进行正常动作或误动作。因此，对于上述的相位关系或有效期间等等，事先定下不使电路单元进行误动作的极限值，并对LSI内的每一电路单元检查是否上述相位关系或有效期间已超过了极限值，这种检查用比如说逻辑模拟器进行。而把事先已定好的上述相位关系和有效期间等等极限值叫做定时校验值(timing constraints)。
作为定时校验值有建立时间、保持时间、最小脉冲宽度、恢复时间、拆卸(removable)时间以及释放时间等等。
在比如说触发器的情况下，建立时间是决定在时钟信号变为有效的多长时间之前输入数据信号必须确定下来的时间。而保持时间则是决定在时钟信号变为有效之后一直往后多长时间为止必须保持输入数据信号的时间。此外，最小脉宽是表示电路单元可进行正常动作的时钟信号的有效期间(脉宽)的最小值。
由于这样的定时校验值依赖于电路单元内的信号传播状态，故若因随时间而发生的劣化使电路单元内的晶体管特性劣化，则电路单元内的信号传播状态也将变化，所以需要与这种变化相配合地改变定时校验值。
本发明的第9实施例不仅对电路单元的延时，对电路单元的定时校验值也估算劣化程度，并根据已估算出的电路单元的定时校验值的劣化程度求出劣化后的定时校验值以检查LSI的动作定时。
图18示出了本发明的第9实施例的LSI的定时劣化模拟装置的构成的方框图。如图18所示，本实施例的LSI的定时劣化模拟装置具备有定时校验值劣化估算装置71，用于从可靠性库6A所具有的定时校验值的信息(定时校验值6b)估算定时校验值劣化程度72，劣化估算装置70由单元延时劣化估算装置2和定时校验值劣化估算装置71构成。可靠性库6A所具有的单元延时的信息(单元延时6a)具有和第1-第8实施例中的可靠性库6相同的信息。另外，延时库13A备有单元延时的信息(单元延时13a)和定时校验值的信息(定时校验值13b)，单元延时13a具有和第1-第8实施例的延时库同样的信息。
首先，对延时库13A中的定时校验值13b的生成进行说明。在这里，以触发器的建立时间的情况为例进行说明。
对于时钟信号变为有效的时刻tc，在时刻tc之前，以适当的时间间隔扫描(即使时钟-输入数据的相位差变化)输入数据信号变为有效的时刻td，把输入数据正确地取入触发器中去的时刻的界限时间差(tc-td)求出作为建立时间。
建立时间这样的定时校验值，由于受时钟信号和输入数据信号的上升时间和下降时间(在建立时间中，在时钟信号为逻辑值“1”时有效的电路单元的情况下，对时钟信号来说不要下降时间)以及电路单元的电源电压和温度的影响，故以它们为动作条件，使各动作条件在适当的范围内变化的同时求出定时校验值，作为整体，求出定时校验值的动作条件依赖性。通常延时库生成装置(没画出)驱动SPICE之类的电路模拟器(没画出，是一种与电路可靠性模拟器4不同的装置)，进行上述那种分析。
这样一来，延时库生成装置，对于触发器或锁存器等的电路单元，分别求出定时校验值的动作条件依赖性，并和电路单元的动作条件依存性的信息一起输出到延时库13A中去。
图19是延时库13A的定时校验值13b所具有的信息的一个例子，是表示劣化前的触发器的建立时间的动作条件依赖性的例子。在图19中，Tisck是时钟信号的上升时间，Tisd是输入数据信号的上升时间。在图19中，电源电压和温度是固定的。
其次，对可靠性库6A中的定时校验值6b的生成进行说明。
定时校验值的劣化程度除了时钟信号和输入数据信号的上升时间和下降时间，以及电路单元的电源电压和温度之外，还受时钟信号和输入数据信号的开关次数的影响，故以它们为动作条件，边使各动作条件在适当的范围内变化边求出定时校验值。作为整体，求出定时校验值的劣化程度的动作条件依赖性。
在这里假定以劣化后的定时校验值tt2与劣化前的定时校验值tt1之间的差Δtt即定时校验值劣化量表示定时校验值的劣化程度。
Δtt＝tt2-tt1……(7)
可靠性库生成装置1A，分别把各动作条件的值设定为某一值，并和已经读了进来的作为对象的电路单元的网络清单7的信息一起送往可靠性模拟器4，并驱动电路可靠性模拟器4。电路可靠性模拟器4求得上述电路单元的各晶体管的特性劣化程度。可靠性库生成装置1A从电路可靠性模拟器4处接受上述电路单元的各晶体管的特性劣化程度，边参照可靠性模型3边求出上述电路单元的定时校验值劣化量。
若以触发器的建立时间的劣化量为例，则对劣化前和劣化后，分别对时钟信号变为有效的时刻tc，在时刻tc之前以适当的时间间隔扫描输入数据信号变为有效的时刻td，并把输入数据正确地取入触发器中去的时刻的界限时间差(tc-td)求出作为建立时间。从劣化前的时间差与劣化后的时间差之间的差求出劣化量。
用边使各动作条件的值在适当的范围内变化边进行这样的动作的办法，求得上述电路单元的定时校验值的劣化量的动作条件依赖性，这种定时校验值劣化量的动作条件依赖性可以用函数或表表示，并输出到可靠性库6A的定时校验值6b中去。以上这样的动作对在已存放于单元网络清单7中的电路单元之内所需的电路单元顺次进行下去(需要定时校验值限于触发器或锁存器等电路单元)。
图20和图21是可靠性库6A的定时校验值6b所具有的信息的一个例子。是表示触发器的建立时间的劣化量的动作条件依赖性的信息。在图20中，Tisck是时钟信号的上升下降时间。Tisd是输入数据信号的上升下降时间。另外，tablen(Tisck，Tisd)(其中n＝1-9)是一个表，使时钟信号的开关次数变成示于其上方的值，同时使输入数据信号的开关次数变成示于其左方的值，使时钟信号的上升下降时间tisck和输入数据信号的上升下降时间适当地变化作成的、表示建立时间劣化量。另外，在图12中，(a)，(b)分别表示table1的例子和table2的例子。但是在图20和图21中，电源电压和温度是固定的。
定时校验值劣化估算装置71从可靠性库6A的定时校验值6b求出定时校验值劣化程度72。
首先，从LSI网络清单9中抽出需要求出劣化后的定时校验值的电路单元(触发器或锁存器)。然后，对已抽出的所有电路单元按以下的步骤求定时校验值的劣化量。
对已抽出的电路单元，参照含于劣化前LSI定时8中的输入信号的上升下降时间8a，顺次抽出为了求得定时校验值的劣化量所需的时钟信号或输入数据信号等的上升下降时间。此外，对于已抽出的电路单元，参照含于劣化前结果10中的输入信号的开关次数10a，顺次抽出为了求得定时校验值的劣化量所需的时钟信号或输入信号等的开关次数。
其次，参照可靠性库6A的定时校验值6b即定时校验值劣化量的动作条件依赖性，从已抽出的时钟信号或输入数据信号等的上升下降时间和开关次数求出上述电路单元的定时校验值的劣化量。在这种情况下，在用表表示定时校验值6b的时候用内插等等来求得。所求得的各电路单元的定时校验值的劣化量向定时校验值劣化程度72输出。
LSI定时劣化估算装置18A，采用给本身为劣化前的LSI中的定时校验值的延时库13A的定时校验值13b加上用差表示的定时校验值劣化程度72的办法，求得劣化后的LSI中的定时校验值，并向劣化后LSI定时14A输出。
逻辑模拟器15A由于对LSI内的触发器或锁存器可用逻辑模拟估算劣化后的时钟信号或输入数据信号的变化，故在劣化后的LSI中电路单元是否正常动作要根据劣化后LSI定时14A所含的定时校验值进行检查。
例如对触发器，假定时钟信号变为有效的时刻tc和输入数据信号变为有效的时刻td之间的时间差(tc-td)，在劣化前为3.0(nS)，在劣化后根据劣化后LSI定时14A进行逻辑模拟的结果是2.2(nS)。另外，假定作为定时校验值的建立时间，在劣化前为2.1(nS)，劣化后为2.5(nS)。这时，由于在劣化前时间差(tc-td)比建立时间长，故判断为触发器正常动作。然而在劣化之后时间差(tc-td)对于建立时间还差0.3(nS)(＝2.5-2.2)，故触发器不满足定时校验，被判断为误动作。逻辑模拟器15A把这样的判断结果输出到劣化后结果17A中去。
此外，在各实施例中，LSI的定时劣化模拟装置，虽然设定为备有可靠性库生成装置1的构成，但可靠性库生成装置1和1A在本发明中并不是非有不可的构成要素。就是说，即使是作成为参照已事先作成的可靠性库6和6A对LSI的劣化后的动作进行模拟的LSI的定时劣化模拟装置，本发明也可实现。

Claims (26)

1.一种半导体集成电路的定时劣化模拟装置，其特征在于，具备：
单元延时劣化估算装置，用于边参照表示电路单元的特性劣化程度对规定的动作条件的依赖性的可靠性库，边根据上述半导体集成电路动作时的该电路单元的上述规定的动作条件的值，估算构成作为对象的半导体集成电路的各电路单元的延时的随时间而发生的劣化程度；
半导体集成电路定时劣化估算装置，用于根据用上述单元延时劣化估算装置估算出来的各电路单元的延时劣化程度，估算随时间而发生的劣化后的上述半导体集成电路中的各电路单元的延时，且
根据用上述半导体集成电路定时劣化估算装置估算出来的劣化后的上述半导体集成电路中的各电路单元的延时，模拟上述半导体集成电路的劣化后的动作。
2.根据权利要求1所述的装置，其特征在于：具备可靠性库生成装置，用于对各电路单元用电路可靠性模拟器求出构成该电路单元的晶体管的特性劣化程度，再从所求得的各晶体管的特性劣化程度求出该电路单元的特性劣化程度对上述规定的动作条件的依赖性，以生成上述可靠性库。
3.根据权利要求1所述的装置，其特征在于：
具备对劣化前的上述半导体集成电路中的各电路单元的延时进行估算的延迟计算机，
根据用上述延迟计算机估算出来的劣化前的上述半导体集成电路中的各电路单元的延时，模拟上述半导体集成电路的劣化前的动作。
4.根据权利要求3所述的装置，其特征在于：
上述半导体集成电路定时劣化估算装置设置于上述延迟计算机内。
5.根据权利要求3所述的装置，其特征在于：
上述单元延时劣化估算装置和半导体集成电路定时劣化估算装置都设于上述延迟计算机内。
6.根据权利要求1所述的装置，其特征在于：
上述可靠性库是把输入端子和输出端子之间的信号传播延时的劣化程度用作电路单元的特性劣化程度的库。
7.根据权利要求6所述的装置，其特征在于：
上述可靠性库是把电路单元的输入信号的上升下降时间、输出负载电容和输入信号的开关次数用作规定的动作条件的库。
8.根据权利要求7所述的装置，其特征在于：
上述可靠性库是对具有多个输入端子的电路单元的一个输入端子和输出端子之间的信号传播延时的劣化程度，把送向其他输入端子上去的输入信号的开关次数和上升下降时间用作规定的动作条件的库。
9.根据权利要求7所述的装置，其特征在于：
上述可靠性库是把加到电路单元上的电源电压用作规定的动作条件的库。
10.根据权利要求7所述的装置，其特征在于：
上述可靠性库是把电路单元的温度用作规定的动作条件的库。
11.根据权利要求6所述的装置，其特征在于：
上述可靠性库是把输出信号的上升下降时间的劣化程度用作电路单元的特性劣化程度的库。
12.根据权利要求1所述的装置，其特征在于：
上述可靠性库是表示电路单元的至少包括建立时间和保持时间在内的定时校验值的对规定的动作条件的依赖性的库，
该半导体集成电路的定时劣化模拟装置具备定时校验值劣化估算装置，用于边参照上述可靠性库，边根据上述半导体集成电路的动作时的该电路单元的上述规定的动作条件的值，估算构成作为对象的半导体集成电路的电路单元的定时校验值的劣化程度，而且，
上述半导体集成电路定时劣化估算装置是根据用上述定时校验值劣化估算装置估算出来的上述电路单元的定时校验值的劣化程度，估算随时间而发生的劣化后的上述半导体集成电路中的上述电路单元的定时校验值的装置，
根据用上述半导体集成电路定时劣化估算装置估算出来的上述电路单元的定时校验值，估算在劣化后的上述半导体集成电路中上述电路单元是否正常动作。
13.根据权利要求1所述的装置，其特征在于：
上述可靠性库是以表的形式表示电路单元的特性劣化程度对规定的动作条件的依赖性的库。
14.根据权利要求1所述的装置，其特征在于：
上述可靠性库是以函数表示电路单元的特性劣化程度对规定的动作条件的依赖性的库。
15.根据权利要求1所述的装置，其特征在于：
上述可靠性库是以劣化前的特性值与劣化后的特性值之间的差表示电路单元的特性劣化程度的库，
上述单元延时劣化估算装置是用劣化前的延时与劣化后的延时之间的差表示各电路单元的延时劣化程度的装置。
16.根据权利要求1所述的装置，其特征在于：
上述可靠性库是用劣化后的特性值对劣化前的特性值之比表示电路单元的特性劣化程度的库，
上述单元延时劣化估算装置是用劣化前的延时与劣化后的延时之比表示各电路单元的延时劣化程度的装置。
17.根据权利要求1所述的装置，其特征在于：
上述单元延时劣化估算装置，是对构成上述半导体集成电路的电路单元之内至少一部分电路单元，以由多个电路单元构成的信号通路为单位，估算延时劣化程度的装置，
上述半导体集成电路定时劣化估算装置，是根据用上述单元延时劣化估算装置估算出来的信号通路的延时劣化程度，估算随时间而发生的劣化后的上述半导体集成电路中的上述信号通路的延时的装置，
该半导体集成电路的定时劣化模拟装置，是根据用上述半导体集成电路定时劣化估算装置估算出来的劣化后的上述半导体集成电路中的上述信号通路的延时，模拟上述半导体集成电路的劣化后的动作的装置。
18.一种半导体集成电路的定时劣化模拟方法，其特征在于具备下述步骤：
单元延时劣化估算步骤，用于边参照表示电路单元的特性劣化程度对规定的动作条件的依赖性的可靠性库，边根据上述半导体集成电路的动作时的该电路单元的上述规定条件的值，估算构成作为对象的半导体集成电路的各电路单元的延时随时间而发生的劣化程度；
半导体集成电路定时劣化估算步骤，用于根据在上述单元延时劣化估算步骤中估算出来的电路单元的延时劣化程度，估算随时间而发生的劣化后的上述半导体集成电路中的各电路单元的延时；
模拟步骤，用于根据在上述半导体集成电路定时劣化估算步骤中估算出来的劣化后的上述半导体集成电路中的各电路单元的延时，模拟上述半导体集成电路的劣化后的动作。
19.根据权利要求18所述的方法，其特征在于：
具备可靠性库生成步骤，用于对各电路单元，驱动电路可靠性模拟器求得构成该电路单元的晶体管的特性劣化程度，再从已求得的各晶体管的特性劣化程度求出该电路单元的特性劣化程度对上述规定的动作条件的依赖性，以生成上述可靠性库。
20.根据权利要求18所述的方法，其特征在于：
上述可靠性库是把输入端子与输出端子之间的信号传播延时的劣化程度用作电路单元的特性劣化程度的库。
21.根据权利要求20所述的方法，其特征在于：
上述可靠性库是把电路单元的输入信号的上升下降时间、输出负载电容和输入信号开关次数用作规定的动作条件的库。
22.根据权利要求21所述的方法，其特征在于：
上述可靠性库是对具有多个输入端子的电路单元的一个输入端子与输出端子之间的信号传播延时的劣化程度，把输入到其他输入端子上的输入信号的开关次数和上升下降时间用作规定的动作条件的库。
23.根据权利要求21所述的方法，其特征在于：
上述可靠性库是把加到电路单元上的电源电压用作规定的动作条件的库。
24.根据权利要求21所述的方法，其特征在于：
上述可靠性库是把电路单元的温度用作规定的动作条件的库。
25.根据权利要求20所述的方法，其特征在于：
上述可靠性库是把输出信号的上升下降时间的劣化程度用作电路单元的特性劣化程度的库。
26.根据权利要求18所述的方法，其特征在于：
上述单元延时劣化估算步骤，是对构成上述半导体集成电路的电路单元中至少一部分电路单元，以由多个电路单元构成的信号通路为单位，估算延时劣化程度的步骤；
上述半导体集成电路定时劣化估算步骤，是根据在上述单元延时劣化估算步骤中估算出来的信号通路的延时劣化程度，估算随时间而发生的劣化后的上述半导体集成电路中的上述信号通路的延时的工序；
上述模拟工序，是根据在上述半导体集成电路定时劣化估算工序中估算出来的劣化后的上述半导体集成电路中的上述信号通路的延时，模拟上述半导体集成电路的劣化后的动作的步骤。
CN97117527A 1996-08-29 1997-08-28 半导体集成电路的定时劣化模拟装置和模拟方法 Expired - Fee Related CN1130764C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP228118/96 1996-08-29
JP228118/1996 1996-08-29
JP22811896 1996-08-29

Publications (2)

Publication Number Publication Date
CN1175792A CN1175792A (zh) 1998-03-11
CN1130764C true CN1130764C (zh) 2003-12-10

Family

ID=16871498

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97117527A Expired - Fee Related CN1130764C (zh) 1996-08-29 1997-08-28 半导体集成电路的定时劣化模拟装置和模拟方法

Country Status (4)

Country Link
US (1) US5974247A (zh)
KR (1) KR100485915B1 (zh)
CN (1) CN1130764C (zh)
TW (1) TW346657B (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6278964B1 (en) * 1998-05-29 2001-08-21 Matsushita Electric Industrial Co., Ltd. Hot carrier effect simulation for integrated circuits
US6397169B1 (en) * 1998-06-30 2002-05-28 Synopsys, Inc. Adaptive cell separation and circuit changes driven by maximum capacitance rules
JP3125870B2 (ja) * 1998-07-06 2001-01-22 日本電気株式会社 遅延計算方法及び遅延値計算プログラムを記録した記録媒体
JP2000029920A (ja) * 1998-07-13 2000-01-28 Mitsubishi Electric Corp シミュレーション装置、シミュレーション方法およびシミュレーションプログラムを記録した媒体
US6240542B1 (en) * 1998-07-14 2001-05-29 Lsi Logic Corporation Poly routing for chip interconnects with minimal impact on chip performance
US6804810B1 (en) * 2000-02-21 2004-10-12 Hewlett-Packard Development Company, L.P. Resistance and capacitance estimation
US6795802B2 (en) * 2000-03-17 2004-09-21 Matsushita Electric Industrial Co., Ltd. Apparatus and method for calculating temporal deterioration margin amount of LSI, and LSI inspection method
JP4095753B2 (ja) * 2000-03-30 2008-06-04 株式会社ルネサステクノロジ コンピュータ読み取り可能な記憶媒体、および半導体装置の設計方法
US7292968B2 (en) 2000-09-29 2007-11-06 Cadence Design Systems, Inc. Hot carrier circuit reliability simulation
US7567891B1 (en) 2000-09-29 2009-07-28 Cadence Design Systems, Inc. Hot-carrier device degradation modeling and extraction methodologies
JP2004252831A (ja) * 2003-02-21 2004-09-09 Matsushita Electric Ind Co Ltd Ｌｓｉの統計的遅延シミュレーション装置及びそのシミュレーション方法
US6954916B2 (en) * 2003-06-30 2005-10-11 International Business Machines Corporation Methodology for fixing Qcrit at design timing impact
JP2005196265A (ja) * 2003-12-26 2005-07-21 Matsushita Electric Ind Co Ltd 遅延ライブラリ作成方法および遅延ライブラリ作成装置
US20070006105A1 (en) * 2005-06-30 2007-01-04 Texas Instruments Incorporated Method and system for synthesis of flip-flops
JP2007272392A (ja) * 2006-03-30 2007-10-18 Nec Electronics Corp 回路シミュレーション装置
US7216062B1 (en) * 2006-06-13 2007-05-08 Sun Microsystem, Inc. Characterizing degradation of components during reliability-evaluation studies
US7876121B2 (en) * 2007-09-14 2011-01-25 Mayo Foundation For Medical Education And Research Link analysis compliance and calibration verification for automated printed wiring board test systems
JP2009134500A (ja) * 2007-11-30 2009-06-18 Nec Electronics Corp 論理シミュレータと論理シミュレーション方法
US7979834B1 (en) * 2008-01-24 2011-07-12 Xilinx, Inc. Predicting timing degradations for data signals in an integrated circuit
CN103310028B (zh) 2012-03-07 2017-08-15 飞思卡尔半导体公司 考虑器件老化的设计集成电路的方法
US8543960B1 (en) 2012-05-31 2013-09-24 International Business Machines Corporation Power and timing optimization for an integrated circuit by voltage modification across various ranges of temperatures
US8839170B2 (en) 2012-05-31 2014-09-16 International Business Machines Corporation Power/performance optimization through temperature/voltage control
US8839165B2 (en) 2013-01-25 2014-09-16 International Business Machines Corporation Power/performance optimization through continuously variable temperature-based voltage control
US9310424B2 (en) 2013-02-25 2016-04-12 International Business Machines Corporation Monitoring aging of silicon in an integrated circuit device
US8713490B1 (en) * 2013-02-25 2014-04-29 International Business Machines Corporation Managing aging of silicon in an integrated circuit device
US9823298B2 (en) * 2015-08-12 2017-11-21 Arm Limited Critical path architect
JP7261984B2 (ja) * 2019-09-18 2023-04-21 パナソニックＩｐマネジメント株式会社 打ち抜き装置
CN113742795B (zh) * 2020-05-27 2024-07-02 台湾积体电路制造股份有限公司 对集成电路中的半导体存储器的安全级别进行认证的方法
CN114720831A (zh) * 2021-01-04 2022-07-08 长鑫存储技术有限公司 热载流子效应退化性能的评估方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04107953A (ja) * 1990-08-28 1992-04-09 Fujitsu Ltd 半導体装置の配線方法
JP2884964B2 (ja) * 1992-12-01 1999-04-19 日本電気株式会社 回路劣化シミュレーション方法
US5600578A (en) * 1993-08-02 1997-02-04 Advanced Micro Devices, Inc. Test method for predicting hot-carrier induced leakage over time in short-channel IGFETs and products designed in accordance with test results
JP2736501B2 (ja) * 1993-09-28 1998-04-02 三菱電機株式会社 Ｍｏｓ型トランジスタのホットキャリア劣化のシミュレーション方法
JPH07263564A (ja) * 1994-03-24 1995-10-13 Hitachi Ltd 大規模集積回路の設計方法
JPH0831893A (ja) * 1994-07-15 1996-02-02 Fujitsu Ltd 半導体集積回路のホットキャリア劣化寿命の検証方法
US5533197A (en) * 1994-10-21 1996-07-02 International Business Machines Corporation Method to assess electromigration and hot electron reliability for microprocessors
US5634001A (en) * 1995-06-07 1997-05-27 International Business Machines Corporation Method to calculate hot-electron test voltage differential for assessing microprocessor reliability
JPH09292436A (ja) * 1996-04-26 1997-11-11 Matsushita Electric Ind Co Ltd タイミング検証方法
US6249891B1 (en) * 1998-07-02 2001-06-19 Advantest Corp. High speed test pattern evaluation apparatus

Also Published As

Publication number Publication date
KR100485915B1 (ko) 2005-06-16
US5974247A (en) 1999-10-26
CN1175792A (zh) 1998-03-11
KR19980019143A (ko) 1998-06-05
TW346657B (en) 1998-12-01

Similar Documents

Publication Publication Date Title
CN1130764C (zh) 半导体集成电路的定时劣化模拟装置和模拟方法
CN1275178C (zh) Lsi的设计余量的设定方法
JP4061295B2 (ja) デジタル回路の統計的タイミング解析のためのシステムおよび方法
US6950998B1 (en) Place-and-route with power analysis
Shook et al. MLParest: Machine learning based parasitic estimation for custom circuit design
CN1906619A (zh) 断言产生系统及其程序、电路验证系统以及断言产生方法
CN1737598A (zh) 用于配置在线测试的自动化调试的方法和装置
US8103990B2 (en) Characterising circuit cell performance variability in response to perturbations in manufacturing process parameters
CN1089504C (zh) 时钟恢复电路
JP2000114338A (ja) 半導体装置の特性変動評価方法、特性変動評価装置および特性変動評価プログラムを記憶した記録媒体
US7921395B2 (en) Method for laying out decoupling cells and apparatus for laying out decoupling cells
CN1251326C (zh) 电路部件的验证方法及其集成电路装置的制造方法
CN117291126A (zh) 基于配置文件的soc芯片设计方法、电子设备和介质
CN1539113A (zh) 层次集成电路设计和分析系统中对子模块设计的表达
CN1169210C (zh) 电路的可试验性设计方法、电路设计装置及集成电路装置
CN1729400A (zh) 半导体试验装置
WO2020223955A1 (en) Simulation method for use in functional equivalence check
Beenker et al. Analog CAD for consumer ICs
US8713500B2 (en) Computer program and apparatus for evaluating signal propagation delays
CN1198147C (zh) 半导体测试装置及其监视装置
JP2006338253A (ja) タイミング検証方法
CN1637423A (zh) 延迟库生成方法和延迟库生成装置
JP2002304434A (ja) Ｅｍｉシミュレーション用半導体集積回路電源モデルの作成方法、装置及びプログラム
CN1525812A (zh) 安装处理模拟程序及用于同样目的的方法和系统
CN1278267C (zh) 用于实现复合电子电路的系统与方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20031210

Termination date: 20100828