JP2004252831A - Ｌｓｉの統計的遅延シミュレーション装置及びそのシミュレーション方法 - Google Patents
Ｌｓｉの統計的遅延シミュレーション装置及びそのシミュレーション方法 Download PDFInfo
- Publication number
- JP2004252831A JP2004252831A JP2003044029A JP2003044029A JP2004252831A JP 2004252831 A JP2004252831 A JP 2004252831A JP 2003044029 A JP2003044029 A JP 2003044029A JP 2003044029 A JP2003044029 A JP 2003044029A JP 2004252831 A JP2004252831 A JP 2004252831A
- Authority
- JP
- Japan
- Prior art keywords
- delay
- lsi
- statistical
- variation
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/08—Probabilistic or stochastic CAD
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【課題】ＬＳＩにおける遅延のばらつきを設計段階において推定し、その推定結果をＬＳＩの遅延シミュレーションに容易に且つ確実に反映することができるようにする。
【解決手段】統計的遅延シミュレーション装置１０は、ＬＳＩを構成する回路セルの回路動作を模擬する回路シミュレータ１１と、該回路シミュレータ１１を駆動し、且つプロセスパラメータ１０１等に基づいて各回路セルの遅延ばらつきの所定の動作条件に対する依存性が記述された統計的遅延ライブラリ１０４を生成する統計的遅延ライブラリ生成装置１２と、各回路セルの遅延量を計算して、その遅延データを含む統計的ＬＳＩ遅延情報ファイル１０７を生成する遅延計算機１３と、統計的ＬＳＩ遅延情報ファイル１０７のデータに基づいて、ＬＳＩの遅延ばらつきを含む動作をシミュレーションして統計的ＬＳＩ遅延解析結果ファイル１０８を生成する静的タイミングアナライザ１５とを備えている。
【選択図】 図１
【解決手段】統計的遅延シミュレーション装置１０は、ＬＳＩを構成する回路セルの回路動作を模擬する回路シミュレータ１１と、該回路シミュレータ１１を駆動し、且つプロセスパラメータ１０１等に基づいて各回路セルの遅延ばらつきの所定の動作条件に対する依存性が記述された統計的遅延ライブラリ１０４を生成する統計的遅延ライブラリ生成装置１２と、各回路セルの遅延量を計算して、その遅延データを含む統計的ＬＳＩ遅延情報ファイル１０７を生成する遅延計算機１３と、統計的ＬＳＩ遅延情報ファイル１０７のデータに基づいて、ＬＳＩの遅延ばらつきを含む動作をシミュレーションして統計的ＬＳＩ遅延解析結果ファイル１０８を生成する静的タイミングアナライザ１５とを備えている。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、製造上の変動要因等に起因するＬＳＩの遅延のばらつきを推定し、ＬＳＩの遅延シミュレーションに反映させる統計的遅延シミュレーション装置及びシミュレーション方法に関する。
【０００２】
【従来の技術】
製造技術の発達と共にトランジスタの微細化や集積度が急速に向上しているため、ＣＭＩＳ半導体集積回路装置（以下、ＬＳＩと略称する。）は、近年さまざまな機能を１つのチップ上に実現するに至っている。
【０００３】
ところで、通常、ＬＳＩは製造時に設計余裕、すなわち設計マージンを設けて開発される。設計マージンを考慮すべきファクタは種々あり、例えば回路を構成するトランジスタの電気的特性が製造上の原因でばらついたり、また、回路の動作環境である電圧又は温度が変化することによってもその電気的特性がばらついたりするため、設計マージンは通常的に考慮しなければならない。
【０００４】
図２２に示すように、一般にＬＳＩは、フリップフロップ２０１同士の間に、ｎ段（但し、ｎは１以上の整数である。）の回路セル２０２を含む信号パス２００に分解することができる。
【０００５】
回路セル２０２は、一般にはインバータ、ＮＡＮＤ又はＮＯＲ等の論理回路からなり、これら論理回路同士は互いに配線により接続されている。このとき、信号パス２００に含まれる一連の回路セル２０２を信号が伝搬する際に生じる遅延が、クロック信号２０３のサイクルタイム（通常、動作周波数若しくはクロック周波数の逆数、又はそれの整数倍の周期）により決定される所定の期間内に収まるように設計することが求められる。この関係を式（１）に示す。
【０００６】
ｔｃｙｃｌｅ ≧ Σｔｉ ＋Ｋ （但し、ｉ＝１，２，…，ｎの整数） …（１）
ここで、ｔｃｙｃｌｅ は設計目標特性であるサイクルタイム、Σｔｉ はフリップフロップ２０１の間に位置する回路セルｉの入出力端子間の信号伝搬遅延ｔｉ の総和、Ｋはフリップフロップ２０１のセットアップ時間及びクロック信号２０３のスキュー等の和である。
【０００７】
設計マージンは、元来、ディレイティングファクタ（ｄｅｒａｔｉｎｇ ｆａｃｔｏｒ）と呼ばれる種々の遅延の変動要因をそれぞれ係数化して表わされている。例えば、それは、以下の式（２）に示すように、標準的（典型的）な遅延値から最悪条件の遅延値を簡易的に見積もって省力設計する方法である。ここで、ｔｗｏｒｓｔ は各信号パス遅延の最悪値、ｔｔｙｐ は各信号パス遅延の標準値、Ｐは製造ばらつきによる遅延変動係数、Ｖは電源電圧幅による遅延変動係数、及びＴは温度幅による遅延変動係数である。この場合、まずＬＳＩの全信号パス遅延の標準値を求めておき、それにディレイティングファクタＰ、Ｖ及びＴをそれぞれ乗じることにより、設計マージンの最悪値を簡易的に求める。ここで、式（２）における右辺は式（１）におけるΣｔｉ に相当する。
【０００８】
図２３にディレイティングファクタの一例を示す。これらを式（２）に当てはめると、最悪（ｗｏｒｓｔ）の遅延値ｔｗｏｒｓｔ は、標準（ｔｙｐ）の遅延値ｔｔｙｐ を用いて式（３）で求められる。また、式（４）から最良（ｂｅｓｔ）の遅延値ｔｂｅｓｔについても同様に求めることができ、ｂｅｓｔ、ｗｏｒｓｔの各条件におけるＬＳＩの動作を設計時に確認することができる。
【０００９】
ｔｗｏｒｓｔ ＝ｔｔｙｐ ×Ｐ×Ｖ×Ｔ …（２）
ｔｗｏｒｓｔ ＝ｔｔｙｐ ×１．４×１．１５×１．１ …（３）
ｔｂｅｓｔ ＝ｔｔｙｐ ×０．６×０．８５×０．９ …（４）
ＬＳＩの品質と性能とは互いにトレードオフの関係にあり、ＬＳＩのマージンを過剰に設定することは安全ではあるが設計にむだが多くなり、ＬＳＩの性能（例えば動作周波数）を低下させる。
【００１０】
一方、マージンが小さ過ぎると、品質が不足して誤動作を起こすリスクが生じる。従って、過不足がない適切なマージンを評価でき、それに基づいた設計を行なえる設計環境を用意しなければ、最近のデジタルシグナルプロセッサのような性能及び品質が共に揃ったＬＳＩを効率的に開発することは困難となる。
【００１１】
また、図２３に示すｗｏｒｓｔ条件を用いるような、固定的なディレイティングファクタをすべてのＬＳＩの信号パスに適用して行なう遅延計算により設計マージンを設ける方法では、信号パスごとの最適マージンを評価して且つ設定できないことから、全体としては過剰マージンに陥り易い。
【００１２】
そこで、ディレイティングファクタを用いずにＬＳＩの遅延を統計的に計算する方法が知られている（特許文献１参照。）。これは、ＬＳＩに含まれる回路セルの遅延のばらつき、すなわち遅延の確率分布をヒストグラムで表わし、ＬＳＩ中の信号パスに沿った回路セルごとの遅延の確率分布を、求められたヒストグラム間の演算により求め、さらに、求まった信号パスの出力遅延のばらつき（確率分布）によって、設計の確からしさを評価するという方法である。この方法によると、信号パスに応じた遅延のばらつきを個別に評価できることから、ディレイティングファクタを用いる場合と比べて、設計マージンを過不足なく設計することができる。
【００１３】
【特許文献１】
米国特許第５３８３１６７号明細書
【００１４】
【発明が解決しようとする課題】
しかしながら、特許文献２に示される従来のＬＳＩの統計的遅延シミュレーション方法は、回路セルの遅延ばらつきをヒストグラムを用いて表現しているため、任意の確率分布（形状）を与えることは可能であるものの、信号パスの遅延のばらつきを、確率分布間でヒストグラムを用いた多数回の重畳積分として演算しなければならず、該演算が複雑になるという問題を有している。
【００１５】
また、回路セルの遅延のばらつきを回路セルごとに固定値としており、各回路セルのＬＳＩ中における接続状況や配置状況による変化も考慮されていないため、最終的に得られる演算結果の信頼性が低いという問題がある。
【００１６】
また、ＬＳＩの開発の初期段階では、遅延ばらつきの上下限の範囲をその概略でも把握したいという要求がある。これに対し、前記従来の方法では遅延ばらつきの上下限の範囲を簡単には把握できないという問題がある。
【００１７】
また、前記従来の方法は、遅延のばらつきを、図２３に示したように、ｔｙｐ値を中心としてｂｅｓｔ側及びｗｏｒｓｔ側が対称な分布を想定している。実際には、ｔｙｐ値を中心に非対称な場合もあり、ｂｅｓｔ側又はｗｏｒｓｔ側での変動量も異なるが、この非対称な現象は、前記のヒストグラムを用いた複雑な計算による以外に簡単に扱うことができない。
【００１８】
本発明は、前記従来の問題に鑑み、ＬＳＩにおける遅延のばらつきを設計段階において推定し、その推定結果をＬＳＩの遅延シミュレーションに容易に且つ確実に反映することができるようにすることを目的とする。
【００１９】
【課題を解決するための手段】
前記の目的を達成するため、本発明に係るＬＳＩの統計的遅延シミュレーション装置は、複数の回路セルを含むＬＳＩの統計的遅延を設計段階において解析するシミュレーション装置を対象とし、各回路セルにおける特性のばらつきの動作条件に対する依存性を表わす統計的特性ライブラリを参照しながら、各回路セルの遅延のばらつきを、ＬＳＩの動作時における回路セルごとの動作条件の値に基づいて推定するセル遅延ばらつき推定手段を備え、セル遅延ばらつき推定手段により推定されたＬＳＩの遅延のばらつきを含む動作をシミュレーションする。
【００２０】
本発明のＬＳＩの統計的遅延シミュレーション装置によると、各回路セルの遅延のばらつきを、ＬＳＩの動作時における回路セルごとの動作条件の値に基づいて推定するセル遅延ばらつき推定手段を備えているため、回路セルの遅延ばらつきが該回路セルにおける動作条件を考慮して求められ、さらに信号パス又は動作に応じた信号の流れでＬＳＩの遅延ばらつきをシミュレーションできるようになる。このため、タイミング歩留まりの予測性が高まるので、回路セルに固有の遅延ばらつきを与えて解析する従来の方法と比べ、シミュレーションの信頼性が向上し、その結果、ＬＳＩ設計における設計マージンの過不足を信号パスごとに直接に評価できるようになる。
【００２１】
本発明のＬＳＩの統計的遅延シミュレーション装置は、各回路セルは少なくとも１つのトランジスタを含み、トランジスタごとの動作特性のばらつき度合をシミュレーションにより求める回路シミュレータと、トランジスタごとに求められた動作特性のばらつき度合の動作条件に対する依存性を求めることにより統計的特性ライブラリを生成する統計的特性ライブラリ生成装置とをさらに備えていることが好ましい。
【００２２】
本発明のＬＳＩの統計的遅延シミュレーション装置は、各回路セルの遅延ばらつきを推定する遅延計算機をさらに備え、遅延計算機によって推定された各回路セルの遅延のばらつきに基づいて、ＬＳＩの動作をシミュレーションすることが好ましい。
【００２３】
この場合に、セル遅延ばらつき推定手段は、遅延計算機に設けられていることが好ましい。
【００２４】
本発明のＬＳＩの統計的遅延シミュレーション装置において、各回路セルの特性のばらつきは、回路セルごとの入力端子と出力端子との間の信号伝搬遅延のばらつきであることが好ましい。
【００２５】
この場合に、動作条件は、各回路セルにおける入力信号の立上がり又は立下がり時間であることが好ましい。
【００２６】
また、この場合に、動作条件は、各回路セルにおける出力負荷容量であることが好ましい。
【００２７】
本発明のＬＳＩの統計的遅延シミュレーション装置において、統計的特性ライブラリは、各回路セルにおける特性のばらつきの動作条件に対する依存性がデータテーブル形式で表わされていることが好ましい。
【００２８】
また、本発明のＬＳＩの統計的遅延シミュレーション装置において、統計的特性ライブラリは、各回路セルにおける特性のばらつきの動作条件に対する依存性が関数で表わされていることが好ましい。
【００２９】
また、本発明のＬＳＩの統計的遅延シミュレーション装置において、統計的特性ライブラリは、各回路セルにおける特性のばらつきを該回路セルの特定の条件における特性から推定することが好ましい。
【００３０】
また、本発明のＬＳＩの統計的遅延シミュレーション装置において、統計的特性ライブラリは、各回路セルにおける特性のばらつきが正規分布で表わされていることが好ましい。
【００３１】
この場合に、統計的特性ライブラリは、正規分布の標準偏差が各回路セルの平均特性に比例して表わされていることが好ましい。
【００３２】
さらにこの場合に、統計的特性ライブラリは、正規分布の標準偏差が各回路セルの特性に対し複数の比例関係で表わされていることが好ましい。
【００３３】
各回路セルにおける特性のばらつきが正規分布で表わされている場合に、統計的特性ライブラリは、正規分布の標準偏差が各回路セルの入力信号の立上がり又は立下がり時間と出力負荷容量とから求められていることが好ましい。
【００３４】
また、各回路セルにおける特性のばらつきが正規分布で表わされている場合に、統計的特性ライブラリは、正規分布の標準偏差が遅延の平均値で正規化されていることが好ましい。
【００３５】
本発明のＬＳＩの統計的遅延シミュレーション装置は、ＬＳＩの遅延のばらつきからタイミング歩留まりを推定するタイミング歩留まり推定手段をさらに備えていることが好ましい。
【００３６】
また、本発明のＬＳＩの統計的遅延シミュレーション装置は、ＬＳＩにおける遅延のばらつきの範囲を少なくとも２つに分割し、分割された範囲ごとに統計的遅延シミュレーションを行ない、そのシミュレーションの結果から分割された範囲ごとにタイミング歩留まりを計算し、該分割された範囲ごとのタイミング歩留まりを考慮してＬＳＩのタイミング歩留まりとすることが好ましい。
【００３７】
本発明に係るＬＳＩの統計的遅延シミュレーション方法は、複数の回路セルを含むＬＳＩの統計的遅延を設計段階において解析するシミュレーション方法を対称とし、各回路セルにおける特性のばらつきの動作条件に対する依存性を表わす統計的特性ライブラリを生成する工程と、ＬＳＩの動作時における回路セルごとの動作条件の値に基づいて特性ばらつきを推定する工程と、推定されたＬＳＩの遅延のばらつきを含む動作をシミュレーションする工程とを備えている。
【００３８】
本発明のＬＳＩの統計的遅延シミュレーション方法は、ＬＳＩの遅延ばらつきからタイミング歩留まりを推定するタイミング歩留まり推定工程をさらに備えていることが好ましい。
【００３９】
【発明の実施の形態】
（第１の実施形態）
本発明の実施形態について図面を参照しながら説明する。
【００４０】
図１は本発明の第１の実施形態に係るＬＳＩの統計的遅延シミュレーション装置の構成を示すブロック図である。
【００４１】
図１に示すように、本実施形態に係るＬＳＩの統計的遅延シミュレーション装置１０は、解析対象とするＬＳＩを構成する回路セルの回路動作をシミュレーションする回路シミュレータ１１と、該回路シミュレータ１１を駆動することにより統計的遅延ライブラリ１０４を生成する統計的遅延ライブラリ生成装置１２と、対象とするＬＳＩにおける各回路セルの遅延量を計算して、各回路セルの遅延データを含む統計的ＬＳＩ遅延情報ファイル１０７を生成する遅延計算機１３と、統計的ＬＳＩ遅延情報ファイル１０７のデータに基づいて、対象とするＬＳＩの遅延ばらつきを含む動作をシミュレーションして統計的ＬＳＩ遅延解析結果ファイル１０８を生成する静的タイミングアナライザ１５とを備えている。ここで、回路シミュレータ１１は、例えば米国Ａｖａｎｔ！ Ｃｏｒｐｏｒａｔｉｏｎ社のＳｔａｒ−Ｈｓｐｉｃｅ等を用いる。
【００４２】
統計的遅延ライブラリ生成装置１２は、製造条件を含むプロセスパラメータ１０１と、トランジスタレベルの接続情報を含むセルネットリスト１０２と、回路シミュレータ１１の起動に必要な諸条件を含むライブラリ生成条件１０３とに基づいて、各回路セルの遅延ばらつきの所定の動作条件に対する依存性が記述された統計的遅延ライブラリ１０４を生成する。
【００４３】
遅延計算機１３は、統計的遅延ライブラリ１０４と、対象とするＬＳＩを構成する各回路セルの接続情報が記述されたＬＳＩネットリスト１０５とを読み込み、該ＬＳＩを構成するすべての回路セルの遅延を計算する。
【００４４】
ここで、ＬＳＩネットリスト１０５は、ＤＳＰＦ（Ｄｅｔａｉｌｅｄ Ｓｔａｎｄａｒｄ Ｐａｒａｓｉｔｉｃ Ｆｉｌｅ、例えばＣａｄｅｎｃｅ Ｄｅｓｉｇｎ Ｓｙｓｔｅｍｓ，Ｉｎｃ．の”Ｃａｄｅｎｃｅ Ｓｔａｎｄａｒｄ Ｐａｒａｓｉｔｉｃ Ｆｏｒｍａｔ （１９９３） ＰＰ．８−２０”に記載）等の書式で記述される。なお、精度をより高めるには、ＬＳＩネットリスト１０５に、回路セル間の配線の寄生容量及び寄生抵抗等の寄生素子情報も含めて記述されていることが望ましい。
【００４５】
第１の実施形態の特徴として、遅延計算機１３は、統計的遅延ライブラリ１０４を参照しながら、対象とするＬＳＩを構成する各回路セルの遅延のばらつき度合を推定してセル遅延ばらつき度合ファイル１０６を生成するセル遅延ばらつき推定部１４を有している。
【００４６】
ＬＳＩネットリスト１０５を参照する静的タイミングアナライザ１５は、従来の静的タイミングアナライザの機能に加えて、正規分布を仮定した遅延の統計的計算機能を有している。従来の静的タイミングアナライザは、一般には統計解析機能を持たず、例えば米国Ｓｙｎｏｐｓｙｓ，Ｉｎｃ．社のＰｒｉｍｅＴｉｍｅ等が知られている。
【００４７】
以下、前記のように構成されたＬＳＩの統計的遅延シミュレーション装置の動作について図面を参照しながら説明する。
【００４８】
まず、ＬＳＩを構成する回路セルの一例と、統計的遅延ライブラリの生成に必要な情報であるプロセスパラメータ１０１、セルネットリスト１０２、及びライブラリ生成条件１０３を説明する。
【００４９】
図２は回路セルの一例であって、論理レベルのインバータを表わし、また、図３はトランジスタレベルのインバータを表わしており、すなわち、図３はＰＭＯＳトランジスタ及びＮＭＯＳトランジスタからなるＣＭＯＳ回路を表わしている。
【００５０】
図２及び図３に示すように、回路セルは、通常、入力端子ＩＮ、出力端子ＯＵＴ、電源端子ＶＤＤ及び接地端子ＧＮＤを有しており、さらには各端子をそれぞれ複数有する回路セルもある。
【００５１】
プロセスパラメータ１０１には、ＳＰＩＣＥ（Ｓｉｍｕｌａｔｉｏｎ Ｐｒｏｇｒａｍ ｗｉｔｈ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ Ｅｍｐｈａｓｉｓ）パラメータ、ばらつきを表わすパラメータ、及び製造上のパラメータ等が格納されている。なお、ＳＰＩＣＥフォーマット及びＳＰＩＣＥパラメータは、例えば米国Ａｖａｎｔ！ Ｃｏｒｐｏｒａｔｉｏｎ社発行の”Ｓｔａｒ−Ｈｓｐｉｃｅ Ｍａｎｕａｌ（Ｒｅｌｅａｓｅ ２０００．２，Ｍａｙ ２０００）”にその詳細が記載されている。
【００５２】
セルネットリスト１０２には、種々の回路セルのネットリストが格納されている。ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）のスタンダードセルライブラリに通常用意されている回路セルには、インバータの他に、ＮＡＮＤゲート、ＮＯＲゲート及びフリップフロップ等がある。また、これらの汎用の回路セル以外にも、ＬＳＩを構成するために必要な回路セルを作製し、作製した回路セルを統計的遅延ライブラリ１０４の生成対象とすることもできる。セルネットリスト１０２に格納されているネットリストは、通常、ＳＰＩＣＥフォーマットによって記述されており、各回路セルを構成するトランジスタのサイズ、接続に関する情報、並びに受動素子及び寄生素子の値等が含まれている。
【００５３】
ライブラリ生成条件１０３には、統計的遅延ライブラリ生成装置１２が回路シミュレータ１１を起動して解析するために必要な、例えば電圧条件及び温度条件、並びに回路シミュレーションジョブ投入のための条件等の各種情報が格納されている。
【００５４】
（統計的遅延ライブラリ生成工程）
以下、第１の実施形態に係る統計的遅延シミュレーション装置の動作を説明する。
【００５５】
まず、統計的遅延ライブラリ生成工程において、統計的遅延ライブラリ生成装置１２は、ライブラリの生成対象とする回路セルの種類を決め、その後、決められた回路セルのネットリストをセルネットリスト１０２から読み込むと共に、プロセスパラメータ１０１を読み込む。続いて、回路シミュレータ１１を起動して、対象とする回路セルの入出力端子間の伝搬遅延のばらつき度合の所定の動作条件に対する依存性を、トランジスタの特性ばらつきとして例えばモンテカルロ法によりシミュレーションすることによって推定する。
【００５６】
図４は統計的遅延ライブラリ生成装置１２のシミュレーション法にモンテカルロ法を用いる場合の具体的な構成例を示している。
【００５７】
図４に示すように、第１の実施形態に係る統計的遅延ライブラリ生成装置１２は、ライブラリ生成条件１０３に基づいて動作するセル動作条件制御部１２ａと、セルネットリスト１０２に基づいて動作し、遅延分布ファイル１２ｃを生成するモンテカルロ解析制御部１２ｂと、遅延分布ファイル１２ｃを参照しながら、後述する遅延の平均値μ及び標準偏差値σを計算するμ−σ計算部１２ｄとから構成されている。なお、モンテカルロ法は、周知のように、特定の確率分布に応じて発生させた乱数を入力変数に用いて、個々の乱数ごとに通常の解析を繰り返し実施して、実施後に解析結果を総合することにより、出力値の確率分布（遅延分布ファイル１２ｃ）を得られるという統計解析手法である。
【００５８】
第１の実施形態においては、所定の動作条件として、回路セルの出力負荷容量と、入力信号の立上がり又は立下がり時間とを用いる。また、伝搬遅延のばらつきを正規分布と仮定して表わすことにする。
【００５９】
図５は信号パスにおいて、正規分布を持つ入力信号ＩＮが正規分布の応答を持つインバータ５０に入力されたときに、正規分布を持つ出力信号ＯＵＴが出力される様子を模式的に示している。ここで、時間ｔの関数であるこれらの正規分布ｆ（ｔ）は、平均値をμとし、標準偏差をσとすると、一般には［数５］に示すように表わされ、さらには関数記号Ｎ（μ，σ２ ）として表わされる。また、符号５３は前段回路セル５１とインバータ５０との間における抵抗成分及び容量成分からなる第１の配線寄生素子を表わし、同様に、符号５４はインバータ５０と後段回路セル５２との間における抵抗成分及び容量成分からなる第２の配線寄生素子を表わしている。
【００６０】
【数５】
【００６１】
統計的遅延ライブラリ生成装置１２は、２つの動作条件（出力負荷容量、入力信号の立上がり又は立下がり）の値をそれぞれ所定の値に設定し、既に読み込んだ回路セルにおけるネットリスト情報とプロセスパラメータ情報と共に回路シミュレータ１１に転送する。
【００６２】
これらの情報が転送された回路シミュレータ１１は、回路セルの各トランジスタの特性ばらつき度合を、ＳＰＩＣＥパラメータ及びネットリスト中における値をそれぞれ変動させながら求める。例えば、ＣＭＯＳトランジスタの場合であれば、ゲート長、ゲート酸化膜の膜厚、又はしきい値電圧値等のパラメータをそれぞれ変動させる。
【００６３】
次に、図４に示すように、統計的遅延ライブラリ生成装置１２は、回路シミュレータ１１から回路セルにおける各トランジスタの特性ばらつきの度合を受け、μ−σ計算部１２ｄにおいて、回路セルの遅延ばらつき分布である遅延の正規分布の平均値μと標準偏差値σとを求める。
【００６４】
さらに、統計的遅延ライブラリ生成装置１２は、セル動作条件制御部１２ａにおいて、２つの動作条件の値を適当な範囲で変化させながら、また、被解析回路セルの入出力端子の組み合わせ、又は入出力信号の遷移方向（立上がり又は立下がり）の組み合わせを変えながら、上記のような平均値μと標準偏差値σとを求める動作を繰り返し実施することにより、回路セルの遅延ばらつき分布の２つの動作条件に対する依存性を求める。
【００６５】
遅延の平均値μと標準偏差値σとの動作条件依存性は、関数形式又はテーブル形式により表わされ、さらに、回路セルの出力駆動能力情報、回路セルの入力容量情報、及び論理情報等と共に統計的遅延ライブラリ１０４に出力される。ここで、回路セルの出力駆動能力情報は、例えば出力トランジスタの電流能力又は出力抵抗等で表わされる。
【００６６】
以上のような動作をセルネットリスト１０２に格納されている必要な回路セルについて順次行なうことにより、回路セルの特性ばらつきの度合の所定の動作条件に対する依存性を表わす統計的遅延ライブラリ１０４が生成される。
【００６７】
このように、第１の実施形態に係る統計的遅延ライブラリ１０４は、回路セルの特性ばらつきの度合として回路セルの入力端子と出力端子との間の信号伝搬遅延のばらつき度合を用いると共に、所定の動作条件として回路セルの入力信号の立上がり又は立下がり時間と出力負荷容量とを用いている。
【００６８】
図６及び図７はそれぞれ第１の実施形態に係る統計的遅延ライブラリ１０４が有する回路セルの遅延ばらつきとして、一回路セルの一入出力端子間における一遷移方向の遅延分布の平均値μと標準偏差σとの動作条件依存性をそれぞれテーブル化し、さらにグラフ表示した例を示している。図６及び図７に示すように、２つの動作条件、ここでは入力信号の立上り時間及び出力負荷容量の各値に対して、遅延平均値μと遅延標準偏差値σとが表わされている。
【００６９】
なお、統計的遅延ライブラリ１０４において、図６及び図７に示すような情報を関数として表わすことも可能である。関数として表わす場合には、［数６］及び［数７］に示すように、あらかじめ未知数を含む関数ｆμ 、ｆσ をそれぞれ定義しておき、定義した関数が、例えば図６及び図７のテーブル形式で表わした各動作条件と遅延平均値と遅延標準偏差値との関係にそれぞれ合致するように、カーブフィッティングによりその未知数を決定すればよい。
【００７０】
【数６】
【００７１】
【数７】
【００７２】
ただし、ｔｒｉｓｅｆａｌｌは入力信号の立上がり及び（又は）立下がり時間を表わし、Ｃｌｏａｄは出力負荷容量を表わす。
【００７３】
（セル遅延ばらつき推定工程）
次に、セル遅延ばらつき推定工程において、遅延計算機１３に組み込まれたセル遅延ばらつき推定部１４は、ＬＳＩを構成する回路セルの中から、推定対象とする回路セルを決定し、決定された回路セルについて該ＬＳＩの動作条件である出力負荷容量と入力信号の立上がり又は立下がり時間とを求める。
【００７４】
ここでは、一例として、図５に示す１つの信号パスに含まれる回路セルであるインバータ５０における入出力端子間の伝搬遅延を計算する。
【００７５】
図５に示す信号パスにおける接続情報は、配線の寄生素子情報と共にＬＳＩネットリスト１０５に記述されている。
【００７６】
まず、インバータ５０の出力端子と接続されている負荷容量を求める。この場合、第２の配線寄生素子５４の配線容量と、その後段に接続されている後段回路セル５２の入力容量との和が出力負荷容量となる。ここで、第２の配線寄生素子５４に関する情報はＬＳＩネットリスト１０５を参照し、後段回路セル５２における入力容量に関する情報は統計的遅延ライブラリ１０４を参照する。
【００７７】
次に、インバータ５０における入力端子に入力される入力信号の立上がり又は立下がり時間を、前段回路セル５１が持つ出力駆動能力、第１の配線寄生素子５３及びインバータ５０が持つ入力容量等の関係に基づいて求める。ここで、前段回路セル５１における出力駆動能力は、統計的遅延ライブラリ１０４を参照して得られる。このようにして、インバータ５０に関する出力負荷容量及び入力信号の立上がり又は立下がり時間が求まる。
【００７８】
続いて、求められたインバータ５０に関する出力負荷容量及び入力信号の立上がり又は立下がり時間を基にして、統計的遅延ライブラリ１０４を参照しながら、インバータ５０の入出力端子間の伝搬遅延のばらつきである、遅延平均μと遅延標準偏差σとの各値を計算する。ここで、統計的遅延ライブラリ１０４において、回路セルの遅延ばらつき度合の動作条件依存性が関数によって表わされている場合には、抽出した動作条件の値を関数に代入して、対象とする回路セルの遅延ばらつきを求めればよい。
【００７９】
一方、図６及び図７に示したように、統計的遅延ライブラリ１０４において、回路セルの遅延ばらつき度合の動作条件依存性がテーブル形式によって表わされている場合には、抽出した動作条件の値に応じて適当な補間を行なうことにより、対象とする回路セルの遅延ばらつき度合を求めればよい。
【００８０】
このような遅延平均値μと遅延標準偏差値σとを求める処理を、ＬＳＩを構成するすべての回路セルについて行ない、求めた結果をセル遅延ばらつき度合ファイル１０６に格納する。さらに、遅延計算機１３は、ＬＳＩを構成するすべての回路セルに対して、セル遅延ばらつき度合ファイル１０６に基づいて統計的遅延情報を統計的ＬＳＩ遅延情報ファイル１０７に出力する。
【００８１】
統計的ＬＳＩ遅延情報ファイル１０７に格納される統計的ＬＳＩ遅延情報は、従来の遅延情報の書式、例えばＳＤＦ（Ｓｔａｎｄａｒｄ Ｄｅｌａｙ Ｆｏｒｍａｔ）、一例としてＯｐｅｎ Ｖｅｒｉｌｏｇ Ｉｎｔｅｒｎａｔｉｏｎａｌ発行の”Ｓｔａｎｄａｒｄ Ｄｅｌａｙ Ｆｏｒｍａｔ Ｓｐｅｃｉｆｉｃａｔｉｏｎ Ｖｅｒｓｉｏｎ ３．０， １９９５”に記載された書式の一部を流用する。すなわち、従来のＳＤＦは、固定された特定の遅延値は記述できるものの、遅延の分布を記述することができない。
【００８２】
そこで、第１の実施形態においては、遅延の正規分布の平均値μについてはＳＤＦで記述し、標準偏差値σについてはＳＤＦファイルにおける各回路セルの平均値μとの対応が取れるように、新たな追加ファイルとして記述する方法を採る。
【００８３】
図８にインバータ（ＩＮＶ）回路セルＸ１５における出力値Ｏが、回路セルＸ１６における入力値Ｉに配線を介して接続されている場合の統計的ＬＳＩ遅延情報の記述例を示す。
【００８４】
図８に示すように、ＳＤＦファイル中のＩＯＰＡＴＨ部分には、回路セル遅延の平均値μとして、信号の立上がり及び立下がりの両方の値０．３６２及び０．４５５がそれぞれ記述される。同様に、ＩＮＴＥＲＣＯＮＮＥＣＴ部分には、配線遅延における平均値として、立上がり及び立下がりの両方の値である０．００２が記述される。
【００８５】
追加ファイルには、回路セルＸ１５の遅延標準偏差σの値を、ＳＤＦファイル中の回路セルＸ１５と対応が付くように、その遅延標準偏差値σとして、立上がり及び立下がりの両方の値０．０２９及び０．０３６がそれぞれ記述される。
【００８６】
このように、第１の実施形態においては、ＳＤＦファイルと追加ファイルとから統計的ＬＳＩ遅延情報ファイル１０７を構成する。
【００８７】
（タイミングシミュレーション工程）
次に、タイミングシミュレーション工程において、静的タイミングアナライザ１５は、ＬＳＩネットリスト１０５及び統計的ＬＳＩ遅延情報ファイル１０７を読み込む。シミュレーションの対象を、図２２に示す回路における信号パスとし、信号パスの入力側から出力側までを各回路セル２０１、２０２、…を信号が順次伝搬する。ここでは、遅延の分布を正規分布として扱うため、例えば、回路セル２０２がｎ段からなる場合に、信号パスの遅延平均μｐａｔｈは［数８］で求められ、信号パスの遅延標準偏差σｐａｔｈは［数９］で求められる。
【００８８】
このようにして、遅延ばらつきを考慮したＬＳＩの静的なタイミング解析をすべての信号パスについて実行し、実行した結果を統計的ＬＳＩ遅延解析結果ファイル１０８に出力する。
【００８９】
【数８】
【００９０】
【数９】
【００９１】
但し、ｉは、ｉ＝１，２，…，ｎであり、ｎは１以上の整数である。
【００９２】
以上説明したように、第１の実施形態によると、統計的遅延ライブラリ１０４を参照しながら、シミュレーション対象とするＬＳＩを構成する複数の回路セルの遅延ばらつき度合を、各回路セルの動作条件に応じて求める。続いて、求めた回路セルごとの遅延ばらつき度合に基づいて、ＬＳＩにおける各回路セルの遅延平均と遅延標準偏差とを正規分布を仮定した上で推定する。この推定結果を用いてＬＳＩの動作タイミングを解析するため、ＬＳＩの実動作における信号パスの遅延ばらつき現象を考慮したシミュレーションを簡易に且つ精度良く行なうことができる。従って、ＬＳＩの設計工程において、遅延ばらつきに対する過剰な仕様を避けることができると共に、設計工数を大幅に削減することができる。
【００９３】
なお、第１の実施形態においては、回路セルの具体例として、入力端子及び出力端子が共に１つのインバータを挙げたが、これに限られず、複数の入力端子又は複数の出力端子を持つ回路セルについても同様に遅延のばらつき度合を推定することができる。なお、入出力端子の少なくとも一方が複数の場合には、各入力端子と各出力端子との間のそれぞれの遅延ばらつきについて、すなわち入力端子と出力端子との組み合わせの数分の遅延ばらつきについて各ばらつき度合を推定する必要がある。
【００９４】
また、統計的ＬＳＩ遅延情報ファイル１０７において、遅延の平均値μをＳＤＦファイルに格納し、標準偏差値σを追加ファイルに格納するというように、２つのファイルに格納する例を挙げたが、これに限らず、遅延計算機１３が両データを１つのファイルに格納するようにしてもよい。
【００９５】
また、回路セルにおける出力負荷容量を、回路セルの出力側の配線における配線容量と、該配線に接続されている後段回路セルの入力容量の和としたが、これに代えて、これらの値の等価容量を用いてもよい。
【００９６】
また、回路シミュレータ１１には、Ｓｔａｒ−Ｈｓｐｉｃｅを用いる例を挙げたが、遅延のばらつきを考慮しながら回路動作のシミュレーションが可能な装置であれば良く、例えばＴＣＡＤ（Ｔｅｃｈｎｏｌｏｇｙ ＣＡＤ）のデバイスシミュレータを用いることができる。
【００９７】
また、第１の実施形態に係る統計的遅延ライブラリ生成装置１２は、回路セルのトランジスタの特性ばらつきをシミュレーションする方法にモンテカルロ法を用いたが、モンテカルロ法には限られない。
【００９８】
例えば、本実施形態のように、遅延量を正規分布として扱う場合には、［数１０］に示すように、ばらつきを与える変数Ｐｉ に対する回路セル特性ｆの感度を計算し、［数１０］と各変数Ｐｉ の標準偏差σｉ とから回路セル特性の標準偏差を［数１１］に示すようにして求める方法を用いても良い。
【００９９】
【数１０】
【０１００】
【数１１】
【０１０１】
図９に統計的遅延ライブラリ生成装置１２におけるモンテカルロ解析制御部１２ｂに代えて、［数１０］に示す感度成分を算出する感度解析制御部１２ｅを用いる一変形例を示す。この変形例は、回路セルごとに求めた感度成分を感度結果ファイル１２ｆに出力する。このようにすると、モンテカルロ法と比べて回路シミュレーション時間を大幅に短縮することができる。
【０１０２】
さらに、第１の実施形態においては、回路セルの遅延ばらつきのみを扱う構成としたが、これに限られず、配線寄生効果のばらつきについても同時に扱える構成としてもよい。
【０１０３】
具体的には、例えば、図１において配線遅延ばらつき情報を別途用意し、その配線遅延ばらつき情報を遅延計算機１３に伝える。遅延計算機１３は各配線遅延について配線遅延平均値μｗｉと配線遅延標準偏差値σｗｉとを計算し、ＳＤＦファイルにおけるＩＮＴＥＲＣＯＮＮＥＣＴ成分に配線遅延平均値μｗｉを追加して記述し、また、追加ファイルにＳＤＦファイルにおける配線との対応がつくように配線遅延標準偏差値σｗｉを追加し記述して、統計的ＬＳＩ遅延情報ファイル１０７に出力する。
【０１０４】
この場合の静的タイミングアナライザ１５は、図２２に示す信号パスの入力側から出力側に向かって、信号が各回路セル２０１、２０２を通過する際の遅延分布計算と、配線を通過する際の遅延分布計算とを交互に且つ連続して行ない、統計的ＬＳＩ遅延解析結果ファイル１０８として出力する。これにより、信号パス全体の遅延平均μｐａｔｈは［数１２］として得られ、遅延標準偏差σｐａｔｈは［数１３］として得られる。ここで、整数ｍは信号パス上の回路セル間の配線数であって、図２２の場合には、ｍ＝ｎ＋１となる。
【０１０５】
【数１２】
【０１０６】
【数１３】
【０１０７】
また、第１の実施形態においては、回路セルの動作条件として、出力容量と、入力信号の立上がり又は立下がり時間とを用いたが、動作条件はこれらに限られず、例えば、電源電圧又は温度等を含めても良い。
【０１０８】
また、図１に示した統計的遅延ライブラリ生成装置１２、遅延計算機１３及び静的タイミングアナライザ１５がそれぞれ実行する処理は、ソフトウェア（プログラム）を用いて自動化してもよい。この場合に、グラフィカルユーザインターフェース（ＧＵＩ）を備えた形態でもよい。
【０１０９】
（第２の実施形態）
以下、本発明の第２の実施形態について図面を参照しながら説明する。
【０１１０】
図１０は本発明の第２の実施形態に係るＬＳＩの統計的遅延シミュレーション装置の構成を示すブロック図である。図１０において、図１に示す構成要素と同一の構成要素には同一の符号を付すことにより説明を省略する。
【０１１１】
第２の実施形態に係る統計的遅延ライブラリ生成装置１２Ａは、回路セルの遅延ばらつきの分布を正規分布と仮定しながらも、第１の実施形態のように回路シミュレーションによって遅延平均値μと遅延標準偏差値σとを直接に抽出するのではなく、遅延平均値μとそれにより正規化された遅延標準偏差値σ’（但し、σ’＝σ／μである。）を抽出する点が第１の実施形態と異なる。
【０１１２】
統計的遅延ライブラリ生成装置１２Ａは、遅延ばらつき度合の動作条件依存性については、例えばテーブル形式を用いた場合には、図１１に示すような結果を統計的遅延ライブラリ１０４に出力する。
【０１１３】
次に、遅延計算機１３を構成するセル遅延ばらつき推定部１４は、統計的遅延ライブラリ１０４を参照しながら、遅延平均値μと正規化遅延標準偏差値σ’とを各回路セルの動作条件により計算する。
【０１１４】
ここで、本実施形態に係るセル遅延ばらつき推定部１４は、さらに、正規化遅延標準偏差値σ’と遅延平均値μとから遅延標準偏差値σを（μ×σ’）として求める。従って、これ以降の処理は第１の実施形態と同一となる。
【０１１５】
第２の実施形態が扱う正規化遅延標準偏差値σ’は、遅延平均値μが与えられたときの遅延標準偏差値σを求める比としての役割があり、この正規化遅延標準偏差値σ’を求めておけば、かりに遅延平均値μが異なる場合であっても、この比の値σ’を乗じて簡易に遅延標準偏差値σを推定することができる。
【０１１６】
すなわち、［数１４］及び［数１５］に示すように、一の製造条件Ａにおける正規化遅延標準偏差値σ’を求めておき、他の製造条件Ｂが与えられたときに、該製造条件Ｂにおける正規化遅延標準偏差値σ’の計算を省略して、該製造条件Ｂにおける遅延標準偏差値σを求めるときに、先の製造条件Ａにおける正規化遅延標準偏差値σ’を用いることができる。従って、製造条件Ａと製造条件Ｂとの間に大きな差がない場合には、製造条件Ａとは異なる他の製造条件Ｂが与えられた場合であっても取り扱いが容易となる。ここで、製造条件Ａにおける遅延平均μは、従来の方法又は装置により求められた値であってもよい。
【０１１７】
【数１４】
【０１１８】
【数１５】
【０１１９】
図１２に製造条件が異なる場合の遅延シミュレーション装置の構成例を示す。
【０１２０】
まず、製造条件Ｂにおける遅延平均μを含む遅延ライブラリ１２０を用意する。
【０１２１】
第２の実施形態に係る遅延計算機１３Ａは、新たに遅延ライブラリ１２０を読み込み、統計的遅延ライブラリ１０４は製造条件Ａにおける正規化遅延標準偏差値σ’を含む統計的遅延ライブラリ１０４を生成する。さらに、遅延計算機１３Ａは［数１４］及び［数１５］の関係式から製造条件Ｂにおける遅延平均値μを求める。
【０１２２】
このように、第２の実施形態によると、第１の実施形態と同様の効果を得られる上に、正規化遅延標準偏差値σ’は、遅延平均値μに対するばらつき分布の広がりを表わしており、正規化遅延標準偏差値σ’の大小から、各回路セルの遅延分布の差の評価や、製造条件の違いによる遅延分布の差の評価、さらにはＬＳＩにおける特にばらつきが大きい領域を特定する処理等にも用いることができるため、ＬＳＩの最適化設計に有用な情報となる。
【０１２３】
（第３の実施形態）
以下、本発明の第３の実施形態について図面を参照しながら説明する。
【０１２４】
図１３は本発明の第３の実施形態に係るＬＳＩの統計的遅延シミュレーション装置の構成を示すブロック図である。図１３において、図１に示す構成要素と同一の構成要素には同一の符号を付すことにより説明を省略する。
【０１２５】
第３の実施形態に係る統計的遅延ライブラリ生成装置１２Ｂは、回路セルの遅延ばらつきの分布を正規分布と仮定しながらも、第１の実施形態のように回路シミュレーションによって遅延平均値μと遅延標準偏差値σとを直接に抽出するのではなく、遅延平均値μを求め、求めた遅延平均値μから遅延標準偏差値σを求める点が第１の実施形態と異なる。
【０１２６】
図１４は第３の実施形態に係る統計的遅延ライブラリ生成装置１２Ｂの具体的な構成例を示している。
【０１２７】
以下、図１４を参照しながら第３の実施形態に係る統計的遅延シミュレーション装置の動作を説明する。
【０１２８】
まず、ライブラリ生成条件１０３に遅延平均値μと遅延標準偏差値σとの間の関係を関数等により定義しておく。例えば、ライブラリ生成条件１０３として、遅延平均μと遅延標準偏差σとの間の関係を表わす任意の関数ｆを［数１６］に示すように、比例係数Ｋを有する比例関係と定義する。ここで、比例係数Ｋは、図１４に示すように、ライブラリ生成条件１０３に比例係数Ｋファイル１２１として設ければよい。また、比例係数Ｋは、過去に生成した統計的遅延ライブラリ１０４の情報等を参考にして決定すればよい。
【０１２９】
【数１６】
【０１３０】
また、図１５に示すように、遅延平均値μと遅延標準偏差値σとの間には、回路セルの動作条件にも依るが、一般にはほぼ比例の関係が見られる。
【０１３１】
次に、図１４に示すように、統計的遅延ライブラリ生成装置１２Ｂは、比例係数Ｋファイル１２１を含め、ライブラリ生成条件１０３から必要な情報を読み込む。ここで、解析制御部１２ｇは、各回路セルにおける遅延平均値μを第１の実施形態と同様にして算出し、遅延平均値μファイル１２ｈに出力する。続いて、σ計算部１２ｉは、算出された遅延平均値μから［数１６］を用いて遅延標準偏差値σを算出する。以降の処理は第１の実施形態と同様である。
【０１３２】
第３の実施形態によると、遅延標準偏差値σを回路シミュレーションによって求める必要がなくなるため、シミュレーション時間を大幅に短縮できるので、統計的遅延ライブラリ１０４を短時間で生成することができる。
【０１３３】
なお、第３の実施形態においては、比例係数Ｋを１種類に設定したが、複数種類の比例係数としてもよい。例えば、図１５に示すように、比例関係の上限と下限とを設けてもよい。この場合は、例えば、ばらつきの下限の比例係数をＫｍｉｎ とし、平均的な比例係数をＫｔｙｐ とし、上限の比例係数をＫｍａｘ としてライブラリ生成条件１０３にそれぞれ設定しておき、各比例係数Ｋｍｉｎ 、Ｋｔｙｐ 、Ｋｍａｘ に対して遅延標準偏差をそれぞれ［数１７］、［数１８］及び［数１９］のように求めればよい。その後は、第１の実施形態と同様に、上限の遅延標準偏差値σｍｉｎ 、平均的な遅延標準偏差値σｔｙｐ 及び上限の遅延標準偏差値σｍａｘ を用いて処理する。
【０１３４】
【数１７】
【０１３５】
【数１８】
【０１３６】
【数１９】
【０１３７】
このように、第３の実施形態によると、第１の実施形態と同様の効果を得られる上に、遅延標準偏差値σの回路セルの動作条件による変動幅の上下限を設定できるため、各遅延標準偏差σｍｉｎ 、σｔｙｐ 及びσｍａｘ についてそれぞれ統計的遅延シミュレーションを行なえば、より簡単にＬＳＩの遅延ばらつきの変動幅の上下限を解析することができる。
【０１３８】
（第４の実施形態）
以下、本発明の第４の実施形態について図面を参照しながら説明する。
【０１３９】
図１６は本発明の第４の実施形態に係るＬＳＩの統計的遅延シミュレーション装置の構成を示すブロック図である。図１６において、図１に示す構成要素と同一の構成要素には同一の符号を付すことにより説明を省略する。
【０１４０】
図１６に示すように、第４の実施形態に係る遅延計算機１３Ｃは、遅延ライブラリ１２０を読み込む構成である。また、静的タイミングアナライザ１５に代えて動的タイミングアナライザ１６を用いている。さらに、統計的ＬＳＩ遅延解析結果ファイル１０８を参照して、タイミング歩留まり推定結果ファイル１１８を生成するタイミング歩留まり推定部１７を備えている点が第１の実施形態と異なる。
【０１４１】
第４の実施形態に係る統計的遅延ライブラリ生成装置１２Ｃは、回路セルの遅延ばらつきの分布を正規分布と仮定しながらも、その標準偏差値σのみを計算により求め、統計的遅延ライブラリ１０４に出力する。従って、本実施形態においては、遅延平均値μを統計的遅延ライブラリ１０４に出力しないようにしている。
【０１４２】
遅延計算機１３Ｃは、ＬＳＩネットリスト１０５、統計的遅延ライブラリ１０４及び遅延ライブラリ１２０を読み込む。ここで、遅延ライブラリ１２０には、遅延ばらつきを考慮しない従来の正規分布の平均値μに相当する遅延量が、統計的遅延ライブラリ１０４と同様に、各回路セル、各入出力の組合せ及び各信号遷移方向の組合せについて、出力駆動能力、入力容量及び論理情報等と共に格納されている。従って、遅延計算機１３Ｃは、回路セルの遅延ばらつきである遅延平均値μを従来の方法により生成された遅延ライブラリ１２０から読み込み、且つ第４の実施形態に係る方法により生成された遅延標準偏差σを統計的遅延ライブラリ１０４から読み込む。
【０１４３】
このようにすると、従来の、すなわち既存の、遅延ばらつきを考慮しない場合の遅延ライブラリ１２０をも活用することができる。これ以降の動作は第１の実施形態と同様である。
【０１４４】
ここで、従来の統計解析機能を持たない動的タイミングアナライザには、例えば米国Ｃａｄｅｎｃｅ社の論理シミュレータＶｅｒｉｌｏｇ等がある。
【０１４５】
図１６に示す第４の実施形態に係る動的タイミングアナライザ１６は、従来の動的タイミングアナライザの機能に加え、遅延量の分布に正規分布を仮定した統計的計算機能を有することを特徴とする。
【０１４６】
具体的には、図１６に示すように、まず、動的タイミングアナライザ１６は、ＬＳＩネットリスト１０５、入力ベクタ１１５及び統計的ＬＳＩ遅延情報ファイル１０７を読み込む。本実施形態においても、解析対象とする信号パスは、図２２に示すような回路であり、ここでの動的タイミング解析は、入力ベクタであるＬＳＩへの時系列入力信号群を与えることにより、ＬＳＩ回路の動作状態が時々刻々変化し、それに応じて信号パスが動的に変化する。その動的に変化する信号パスについて、第１の実施形態で説明した静的タイミングアナライザ１５と同様に、信号パスの遅延平均μｐａｔｈを［数８］により算出し、且つ信号パスの遅延標準偏差σｐａｔｈを［数９］により算出する。
【０１４７】
このように遅延ばらつきを考慮したＬＳＩの動的タイミング解析を信号パスのすべてについて実行し、その実行結果を統計的ＬＳＩ遅延解析結果ファイル１０８に出力する。
【０１４８】
（タイミング歩留まり推定工程）
以下、第４の実施形態に特徴的な構成要件であるタイミング歩留まり推定部１７の動作について図面を参照しながら説明する。
【０１４９】
図１７（ａ）は４種類の信号パスＡ〜Ｄの遅延ばらつきを解析した結果の一例を示す。ここで、横軸は各信号パスを流れる時刻ｔを表わし、縦軸は［数５］で示した確率（正規分布）ｆ（ｔ）を表わす。また、図１７（ｂ）は各信号パスＡ〜Ｄの遅延ばらつきに対応したタイミング歩留まりを解析した結果の一例を示しており、横軸は各信号パスを流れる時刻ｔを表わし、縦軸は［数２０］で示すタイミング歩留まりＹ（ｔ）を表わす。ここで、Ｙ（ｔ）の取り得る範囲は０〜１である。
【０１５０】
【数２０】
【０１５１】
タイミング歩留まり推定部１７は、例えば各信号パスＡ〜Ｄの遅延平均値μと標準偏差値σとが格納された統計的ＬＳＩ遅延解析結果１０８を読み込み、タイミング歩留まり推定結果ファイル１１８に出力する。
【０１５２】
タイミング歩留まり推定部１７は、［数２０］に示したように、読み込んだ情報から各信号パスＡ〜Ｄの確率分布に対して累積積分を行なうことにより、各信号パスＡ〜Ｄの各遅延量に対するタイミング歩留まりＹ（ｔ）を算出する。
【０１５３】
ここで、タイミング歩留まりとは、その値が０．５の場合には遅延によるタイミング不具合が５０％の確率で生じることを表わす。従って、例えば、信号パスＡにおけるタイミング歩留まり値を０．９とする設計目標を立てると、図１７（ａ）から、この場合の信号パスＡにおける遅延量がどの程度に収まるかを判定することができる。なお、従来の回路設計においては、タイミング歩留まりという概念はなく、遅延によるタイミング不具合が生じる場合は、信号パスにおける動作確率は０であり、不具合が生じない場合の歩留まりは１である。
【０１５４】
このように、第４の実施形態によると、第１の実施形態と同様の効果を得られる上に、各信号パスＡ〜Ｄの確率分布からタイミング歩留まりＹ（ｔ）を算出することにより、式（１）に示すサイクルタイムに対して各信号パスＡ〜Ｄの遅延量とタイミング歩留まりとが直接に評価することができるようになる。
【０１５５】
なお、タイミング歩留まり推定部１７は、第１の実施形態に係る静的タイミングアナライザ１５が出力した統計的ＬＳＩ遅延解析結果ファイル１０８の情報を用いる構成としてもよい。
【０１５６】
（第４の実施形態の一変形例）
以下、本発明の第４の実施形態の一変形例について図面を参照しながら説明する。
【０１５７】
図１８は本発明の第４の実施形態の一変形例に係るＬＳＩの統計的遅延シミュレーション装置を構成する統計的遅延ライブラリ生成装置を示すブロック図である。図１８において、図４に示す構成要素と同一の構成要素には同一の符号を付すことにより説明を省略する。
【０１５８】
図１８に示す統計的遅延ライブラリ生成装置１２Ｄは、ＬＳＩを構成する各回路セルにおける遅延ばらつき分布をいくつかの範囲に分割して扱う。
【０１５９】
本変形例は、各回路セルにおける遅延ばらつきを正規分布と仮定し、さらに、図１９に示すような平均値（ｔｙｐ）よりも小さい側（ｂｅｓｔ側）と、平均値（ｔｙｐ）よりも大きい側（ｗｏｒｓｔ側）の２つの範囲を有する非対称ばらつきを想定する。
【０１６０】
具体的には、このようにｂｅｓｔ側とｗｏｒｓｔ側とに分割した場合、遅延分布は図２０に概念的に示すように、Ｔｙｐ値を対称として右側と左側とで異なる遅延標準偏差を想定したことになる。しかしながら、実際にこのような仮想的な非対称分布のままで１つの曲線を直接的に計算することは困難であるため、本変形例においては、２つの完全な正規分布１、２を考える。
【０１６１】
従って、図１８に示すように、統計的遅延ライブラリ生成装置１２Ｄを構成するμ−σｂｅｓｔ−σｗｏｒｓｔ 計算部１２ｊは、ｂｅｓｔ側を含む曲線１とｗｏｒｓｔ側を含む曲線２の２つの条件ごとに、回路セルの遅延ばらつきである遅延の平均値及び遅延の標準偏差値σｂｅｓｔ、σｗｏｒｓｔ を計算して、統計的遅延ライブラリ１０４にそれぞれ出力する。
【０１６２】
その後は、ｂｅｓｔ側条件とｗｏｒｓｔ側条件とのそれぞれについて、タイミング歩留まり推定結果ファイル１１８まで第４の実施形態と同様に算出する。
【０１６３】
次に、ｂｅｓｔ側のｔｙｐ値までのタイミング歩留まり（０〜０．５）と、ｗｏｒｓｔ側のｔｙｐ値までのタイミング歩留まり（０．５〜１）とを合成することにより、図２１に示すようなタイミング歩留まりの曲線を得ることができる。
【０１６４】
このように、本変形例においては、第４の実施形態と同様の効果を得られる上に、解析対称である回路セルの遅延ばらつきが非対称である場合にも、タイミング歩留まりＹ（ｔ）を求めることができる。
【０１６５】
【発明の効果】
本発明に係るＬＳＩの統計的遅延シミュレーション装置によると、回路セルの遅延ばらつきが該回路セルにおける動作条件を考慮して求められ、さらに信号パス又は動作に応じた信号の流れでＬＳＩの遅延ばらつきをシミュレーションできるようになるため、タイミング歩留まりの予測性が高まる。その結果、回路セルに固有の遅延ばらつきを与えて解析する従来の方法と比べ、シミュレーションの信頼性が向上して、ＬＳＩ設計における設計マージンの過不足を信号パスごとに直接に評価できるようになる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るＬＳＩの統計的遅延シミュレーション装置を示すブロック図である。
【図２】本発明がシミュレーション対象とする回路セルの一例であるインバータを示す論理回路図である。
【図３】本発明がシミュレーション対象とする回路セルの一例であるインバータを示すトランジスタ回路図である。
【図４】本発明の第１の実施形態に係るＬＳＩの統計的遅延シミュレーション装置を構成する統計的遅延ライブラリ生成装置の一例を示すブロック図である。
【図５】本発明のシミュレーション対象であって、遅延分布を正規分布と仮定する信号パスの一例を示す模式的な回路図である。
【図６】本発明の第１の実施形態に係るＬＳＩの統計的遅延シミュレーション装置を構成する統計的遅延ライブラリ生成装置が出力する遅延平均の入力立上がり時間及び出力負荷容量依存性の一例を示すグラフである。
【図７】本発明の第１の実施形態に係るＬＳＩの統計的遅延シミュレーション装置を構成する統計的遅延ライブラリ生成装置が出力する遅延標準偏差の入力立上がり時間及び出力負荷容量依存性の一例を示すグラフである。
【図８】本発明の第１の実施形態に係る統計的ＬＳＩ遅延情報の書式を示す図である。
【図９】本発明の第１の実施形態の一変形例に係るＬＳＩの統計的遅延シミュレーション装置を構成する統計的遅延ライブラリ生成装置を示すブロック図である。
【図１０】本発明の第２の実施形態に係るＬＳＩの統計的遅延シミュレーション装置を示すブロック図である。
【図１１】本発明の第２の実施形態に係るＬＳＩの統計的遅延シミュレーション装置を構成する統計的遅延ライブラリ生成装置が出力する正規化遅延標準偏差の入力立上がり時間及び出力負荷容量依存性の一例を示すグラフである。
【図１２】本発明の第２の実施形態に係るＬＳＩの統計的遅延シミュレーション装置の他の例を示すブロック図である。
【図１３】本発明の第３の実施形態に係るＬＳＩの統計的遅延シミュレーション装置を示すブロック図である。
【図１４】本発明の第３の実施形態に係るＬＳＩの統計的遅延シミュレーション装置を構成する統計的遅延ライブラリ生成装置を示すブロック図である。
【図１５】本発明の第３の実施形態に係るＬＳＩの統計的遅延シミュレーション装置が扱う遅延平均と遅延標準偏差との比例関係を示すグラフである。
【図１６】本発明の第４の実施形態に係るＬＳＩの統計的遅延シミュレーション装置を構成する統計的遅延ライブラリ生成装置を示すブロック図である。
【図１７】（ａ）は第４の実施形態に係るＬＳＩの統計的遅延シミュレーション装置が出力する信号パス遅延の分布例を示すグラフである。
（ｂ）は（ａ）をもとにタイミング歩留まりを求めた例を示すグラフである。
【図１８】本発明の第４の実施形態の一変形例に係るＬＳＩの統計的遅延シミュレーション装置を構成する統計的遅延ライブラリ生成装置を示すブロック図である。
【図１９】本発明の第４の実施形態の一変形例に係るＬＳＩの統計的遅延シミュレーション装置が扱う非対称なディレイティングファクタの一例を示す図である。
【図２０】本発明の第４の実施形態の一変形例に係るＬＳＩの統計的遅延シミュレーション装置が扱う非対称な遅延ばらつきを仮想的に示したグラフである。
【図２１】本発明の第４の実施形態の一変形例に係るＬＳＩの統計的遅延シミュレーション装置が扱う非対称な遅延ばらつきからタイミング歩留まりを求めた例を示すグラフである。
【図２２】ＬＳＩにおける信号パスの一般的な構成を示すブロック回路図である。
【図２３】ＬＳＩにおける一般的なディレイティングファクタの一例を示す図である。
【符号の説明】
１０ 統計的遅延シミュレーション装置
１１ 回路シミュレータ
１２ 統計的遅延ライブラリ生成装置
１２ａ セル動作条件制御部
１２ｂ モンテカルロ解析制御部
１２ｃ 遅延分布ファイル
１２ｄ μ−σ計算部
１２ｅ 感度解析制御部
１２ｆ 感度結果ファイル
１２ｇ 解析制御部
１２ｈ 遅延平均値μファイル
１２ｉ σ計算部
１２ｊ μ−σｂｅｓｔ−σｗｏｒｓｔ 計算部
１２Ａ 統計的遅延ライブラリ生成装置
１２Ｂ 統計的遅延ライブラリ生成装置
１２Ｃ 統計的遅延ライブラリ生成装置
１２Ｄ 統計的遅延ライブラリ生成装置
１３ 遅延計算機
１３Ａ 遅延計算機
１３Ｃ 遅延計算機
１４ セル遅延ばらつき推定部
１５ 静的タイミングアナライザ
１６ 動的タイミングアナライザ
１７ タイミング歩留まり推定部
５０ インバータ
５１ 前段回路セル
５２ 後段回路セル
５３ 第１の配線寄生素子
５４ 第２の配線寄生素子
１０１ プロセスパラメータ
１０２ セルネットリスト
１０３ ライブラリ生成条件
１０４ 統計的遅延ライブラリ
１０５ ＬＳＩネットリスト
１０６ セル遅延ばらつき度合ファイル
１０７ 統計的ＬＳＩ遅延情報ファイル
１０８ 統計的ＬＳＩ遅延解析結果ファイル
１１５ 入力ベクタ
１１８ タイミング歩留まり推定結果ファイル
１２０ 遅延ライブラリ
１２１ 比例係数Ｋファイル
【発明の属する技術分野】
本発明は、製造上の変動要因等に起因するＬＳＩの遅延のばらつきを推定し、ＬＳＩの遅延シミュレーションに反映させる統計的遅延シミュレーション装置及びシミュレーション方法に関する。
【０００２】
【従来の技術】
製造技術の発達と共にトランジスタの微細化や集積度が急速に向上しているため、ＣＭＩＳ半導体集積回路装置（以下、ＬＳＩと略称する。）は、近年さまざまな機能を１つのチップ上に実現するに至っている。
【０００３】
ところで、通常、ＬＳＩは製造時に設計余裕、すなわち設計マージンを設けて開発される。設計マージンを考慮すべきファクタは種々あり、例えば回路を構成するトランジスタの電気的特性が製造上の原因でばらついたり、また、回路の動作環境である電圧又は温度が変化することによってもその電気的特性がばらついたりするため、設計マージンは通常的に考慮しなければならない。
【０００４】
図２２に示すように、一般にＬＳＩは、フリップフロップ２０１同士の間に、ｎ段（但し、ｎは１以上の整数である。）の回路セル２０２を含む信号パス２００に分解することができる。
【０００５】
回路セル２０２は、一般にはインバータ、ＮＡＮＤ又はＮＯＲ等の論理回路からなり、これら論理回路同士は互いに配線により接続されている。このとき、信号パス２００に含まれる一連の回路セル２０２を信号が伝搬する際に生じる遅延が、クロック信号２０３のサイクルタイム（通常、動作周波数若しくはクロック周波数の逆数、又はそれの整数倍の周期）により決定される所定の期間内に収まるように設計することが求められる。この関係を式（１）に示す。
【０００６】
ｔｃｙｃｌｅ ≧ Σｔｉ ＋Ｋ （但し、ｉ＝１，２，…，ｎの整数） …（１）
ここで、ｔｃｙｃｌｅ は設計目標特性であるサイクルタイム、Σｔｉ はフリップフロップ２０１の間に位置する回路セルｉの入出力端子間の信号伝搬遅延ｔｉ の総和、Ｋはフリップフロップ２０１のセットアップ時間及びクロック信号２０３のスキュー等の和である。
【０００７】
設計マージンは、元来、ディレイティングファクタ（ｄｅｒａｔｉｎｇ ｆａｃｔｏｒ）と呼ばれる種々の遅延の変動要因をそれぞれ係数化して表わされている。例えば、それは、以下の式（２）に示すように、標準的（典型的）な遅延値から最悪条件の遅延値を簡易的に見積もって省力設計する方法である。ここで、ｔｗｏｒｓｔ は各信号パス遅延の最悪値、ｔｔｙｐ は各信号パス遅延の標準値、Ｐは製造ばらつきによる遅延変動係数、Ｖは電源電圧幅による遅延変動係数、及びＴは温度幅による遅延変動係数である。この場合、まずＬＳＩの全信号パス遅延の標準値を求めておき、それにディレイティングファクタＰ、Ｖ及びＴをそれぞれ乗じることにより、設計マージンの最悪値を簡易的に求める。ここで、式（２）における右辺は式（１）におけるΣｔｉ に相当する。
【０００８】
図２３にディレイティングファクタの一例を示す。これらを式（２）に当てはめると、最悪（ｗｏｒｓｔ）の遅延値ｔｗｏｒｓｔ は、標準（ｔｙｐ）の遅延値ｔｔｙｐ を用いて式（３）で求められる。また、式（４）から最良（ｂｅｓｔ）の遅延値ｔｂｅｓｔについても同様に求めることができ、ｂｅｓｔ、ｗｏｒｓｔの各条件におけるＬＳＩの動作を設計時に確認することができる。
【０００９】
ｔｗｏｒｓｔ ＝ｔｔｙｐ ×Ｐ×Ｖ×Ｔ …（２）
ｔｗｏｒｓｔ ＝ｔｔｙｐ ×１．４×１．１５×１．１ …（３）
ｔｂｅｓｔ ＝ｔｔｙｐ ×０．６×０．８５×０．９ …（４）
ＬＳＩの品質と性能とは互いにトレードオフの関係にあり、ＬＳＩのマージンを過剰に設定することは安全ではあるが設計にむだが多くなり、ＬＳＩの性能（例えば動作周波数）を低下させる。
【００１０】
一方、マージンが小さ過ぎると、品質が不足して誤動作を起こすリスクが生じる。従って、過不足がない適切なマージンを評価でき、それに基づいた設計を行なえる設計環境を用意しなければ、最近のデジタルシグナルプロセッサのような性能及び品質が共に揃ったＬＳＩを効率的に開発することは困難となる。
【００１１】
また、図２３に示すｗｏｒｓｔ条件を用いるような、固定的なディレイティングファクタをすべてのＬＳＩの信号パスに適用して行なう遅延計算により設計マージンを設ける方法では、信号パスごとの最適マージンを評価して且つ設定できないことから、全体としては過剰マージンに陥り易い。
【００１２】
そこで、ディレイティングファクタを用いずにＬＳＩの遅延を統計的に計算する方法が知られている（特許文献１参照。）。これは、ＬＳＩに含まれる回路セルの遅延のばらつき、すなわち遅延の確率分布をヒストグラムで表わし、ＬＳＩ中の信号パスに沿った回路セルごとの遅延の確率分布を、求められたヒストグラム間の演算により求め、さらに、求まった信号パスの出力遅延のばらつき（確率分布）によって、設計の確からしさを評価するという方法である。この方法によると、信号パスに応じた遅延のばらつきを個別に評価できることから、ディレイティングファクタを用いる場合と比べて、設計マージンを過不足なく設計することができる。
【００１３】
【特許文献１】
米国特許第５３８３１６７号明細書
【００１４】
【発明が解決しようとする課題】
しかしながら、特許文献２に示される従来のＬＳＩの統計的遅延シミュレーション方法は、回路セルの遅延ばらつきをヒストグラムを用いて表現しているため、任意の確率分布（形状）を与えることは可能であるものの、信号パスの遅延のばらつきを、確率分布間でヒストグラムを用いた多数回の重畳積分として演算しなければならず、該演算が複雑になるという問題を有している。
【００１５】
また、回路セルの遅延のばらつきを回路セルごとに固定値としており、各回路セルのＬＳＩ中における接続状況や配置状況による変化も考慮されていないため、最終的に得られる演算結果の信頼性が低いという問題がある。
【００１６】
また、ＬＳＩの開発の初期段階では、遅延ばらつきの上下限の範囲をその概略でも把握したいという要求がある。これに対し、前記従来の方法では遅延ばらつきの上下限の範囲を簡単には把握できないという問題がある。
【００１７】
また、前記従来の方法は、遅延のばらつきを、図２３に示したように、ｔｙｐ値を中心としてｂｅｓｔ側及びｗｏｒｓｔ側が対称な分布を想定している。実際には、ｔｙｐ値を中心に非対称な場合もあり、ｂｅｓｔ側又はｗｏｒｓｔ側での変動量も異なるが、この非対称な現象は、前記のヒストグラムを用いた複雑な計算による以外に簡単に扱うことができない。
【００１８】
本発明は、前記従来の問題に鑑み、ＬＳＩにおける遅延のばらつきを設計段階において推定し、その推定結果をＬＳＩの遅延シミュレーションに容易に且つ確実に反映することができるようにすることを目的とする。
【００１９】
【課題を解決するための手段】
前記の目的を達成するため、本発明に係るＬＳＩの統計的遅延シミュレーション装置は、複数の回路セルを含むＬＳＩの統計的遅延を設計段階において解析するシミュレーション装置を対象とし、各回路セルにおける特性のばらつきの動作条件に対する依存性を表わす統計的特性ライブラリを参照しながら、各回路セルの遅延のばらつきを、ＬＳＩの動作時における回路セルごとの動作条件の値に基づいて推定するセル遅延ばらつき推定手段を備え、セル遅延ばらつき推定手段により推定されたＬＳＩの遅延のばらつきを含む動作をシミュレーションする。
【００２０】
本発明のＬＳＩの統計的遅延シミュレーション装置によると、各回路セルの遅延のばらつきを、ＬＳＩの動作時における回路セルごとの動作条件の値に基づいて推定するセル遅延ばらつき推定手段を備えているため、回路セルの遅延ばらつきが該回路セルにおける動作条件を考慮して求められ、さらに信号パス又は動作に応じた信号の流れでＬＳＩの遅延ばらつきをシミュレーションできるようになる。このため、タイミング歩留まりの予測性が高まるので、回路セルに固有の遅延ばらつきを与えて解析する従来の方法と比べ、シミュレーションの信頼性が向上し、その結果、ＬＳＩ設計における設計マージンの過不足を信号パスごとに直接に評価できるようになる。
【００２１】
本発明のＬＳＩの統計的遅延シミュレーション装置は、各回路セルは少なくとも１つのトランジスタを含み、トランジスタごとの動作特性のばらつき度合をシミュレーションにより求める回路シミュレータと、トランジスタごとに求められた動作特性のばらつき度合の動作条件に対する依存性を求めることにより統計的特性ライブラリを生成する統計的特性ライブラリ生成装置とをさらに備えていることが好ましい。
【００２２】
本発明のＬＳＩの統計的遅延シミュレーション装置は、各回路セルの遅延ばらつきを推定する遅延計算機をさらに備え、遅延計算機によって推定された各回路セルの遅延のばらつきに基づいて、ＬＳＩの動作をシミュレーションすることが好ましい。
【００２３】
この場合に、セル遅延ばらつき推定手段は、遅延計算機に設けられていることが好ましい。
【００２４】
本発明のＬＳＩの統計的遅延シミュレーション装置において、各回路セルの特性のばらつきは、回路セルごとの入力端子と出力端子との間の信号伝搬遅延のばらつきであることが好ましい。
【００２５】
この場合に、動作条件は、各回路セルにおける入力信号の立上がり又は立下がり時間であることが好ましい。
【００２６】
また、この場合に、動作条件は、各回路セルにおける出力負荷容量であることが好ましい。
【００２７】
本発明のＬＳＩの統計的遅延シミュレーション装置において、統計的特性ライブラリは、各回路セルにおける特性のばらつきの動作条件に対する依存性がデータテーブル形式で表わされていることが好ましい。
【００２８】
また、本発明のＬＳＩの統計的遅延シミュレーション装置において、統計的特性ライブラリは、各回路セルにおける特性のばらつきの動作条件に対する依存性が関数で表わされていることが好ましい。
【００２９】
また、本発明のＬＳＩの統計的遅延シミュレーション装置において、統計的特性ライブラリは、各回路セルにおける特性のばらつきを該回路セルの特定の条件における特性から推定することが好ましい。
【００３０】
また、本発明のＬＳＩの統計的遅延シミュレーション装置において、統計的特性ライブラリは、各回路セルにおける特性のばらつきが正規分布で表わされていることが好ましい。
【００３１】
この場合に、統計的特性ライブラリは、正規分布の標準偏差が各回路セルの平均特性に比例して表わされていることが好ましい。
【００３２】
さらにこの場合に、統計的特性ライブラリは、正規分布の標準偏差が各回路セルの特性に対し複数の比例関係で表わされていることが好ましい。
【００３３】
各回路セルにおける特性のばらつきが正規分布で表わされている場合に、統計的特性ライブラリは、正規分布の標準偏差が各回路セルの入力信号の立上がり又は立下がり時間と出力負荷容量とから求められていることが好ましい。
【００３４】
また、各回路セルにおける特性のばらつきが正規分布で表わされている場合に、統計的特性ライブラリは、正規分布の標準偏差が遅延の平均値で正規化されていることが好ましい。
【００３５】
本発明のＬＳＩの統計的遅延シミュレーション装置は、ＬＳＩの遅延のばらつきからタイミング歩留まりを推定するタイミング歩留まり推定手段をさらに備えていることが好ましい。
【００３６】
また、本発明のＬＳＩの統計的遅延シミュレーション装置は、ＬＳＩにおける遅延のばらつきの範囲を少なくとも２つに分割し、分割された範囲ごとに統計的遅延シミュレーションを行ない、そのシミュレーションの結果から分割された範囲ごとにタイミング歩留まりを計算し、該分割された範囲ごとのタイミング歩留まりを考慮してＬＳＩのタイミング歩留まりとすることが好ましい。
【００３７】
本発明に係るＬＳＩの統計的遅延シミュレーション方法は、複数の回路セルを含むＬＳＩの統計的遅延を設計段階において解析するシミュレーション方法を対称とし、各回路セルにおける特性のばらつきの動作条件に対する依存性を表わす統計的特性ライブラリを生成する工程と、ＬＳＩの動作時における回路セルごとの動作条件の値に基づいて特性ばらつきを推定する工程と、推定されたＬＳＩの遅延のばらつきを含む動作をシミュレーションする工程とを備えている。
【００３８】
本発明のＬＳＩの統計的遅延シミュレーション方法は、ＬＳＩの遅延ばらつきからタイミング歩留まりを推定するタイミング歩留まり推定工程をさらに備えていることが好ましい。
【００３９】
【発明の実施の形態】
（第１の実施形態）
本発明の実施形態について図面を参照しながら説明する。
【００４０】
図１は本発明の第１の実施形態に係るＬＳＩの統計的遅延シミュレーション装置の構成を示すブロック図である。
【００４１】
図１に示すように、本実施形態に係るＬＳＩの統計的遅延シミュレーション装置１０は、解析対象とするＬＳＩを構成する回路セルの回路動作をシミュレーションする回路シミュレータ１１と、該回路シミュレータ１１を駆動することにより統計的遅延ライブラリ１０４を生成する統計的遅延ライブラリ生成装置１２と、対象とするＬＳＩにおける各回路セルの遅延量を計算して、各回路セルの遅延データを含む統計的ＬＳＩ遅延情報ファイル１０７を生成する遅延計算機１３と、統計的ＬＳＩ遅延情報ファイル１０７のデータに基づいて、対象とするＬＳＩの遅延ばらつきを含む動作をシミュレーションして統計的ＬＳＩ遅延解析結果ファイル１０８を生成する静的タイミングアナライザ１５とを備えている。ここで、回路シミュレータ１１は、例えば米国Ａｖａｎｔ！ Ｃｏｒｐｏｒａｔｉｏｎ社のＳｔａｒ−Ｈｓｐｉｃｅ等を用いる。
【００４２】
統計的遅延ライブラリ生成装置１２は、製造条件を含むプロセスパラメータ１０１と、トランジスタレベルの接続情報を含むセルネットリスト１０２と、回路シミュレータ１１の起動に必要な諸条件を含むライブラリ生成条件１０３とに基づいて、各回路セルの遅延ばらつきの所定の動作条件に対する依存性が記述された統計的遅延ライブラリ１０４を生成する。
【００４３】
遅延計算機１３は、統計的遅延ライブラリ１０４と、対象とするＬＳＩを構成する各回路セルの接続情報が記述されたＬＳＩネットリスト１０５とを読み込み、該ＬＳＩを構成するすべての回路セルの遅延を計算する。
【００４４】
ここで、ＬＳＩネットリスト１０５は、ＤＳＰＦ（Ｄｅｔａｉｌｅｄ Ｓｔａｎｄａｒｄ Ｐａｒａｓｉｔｉｃ Ｆｉｌｅ、例えばＣａｄｅｎｃｅ Ｄｅｓｉｇｎ Ｓｙｓｔｅｍｓ，Ｉｎｃ．の”Ｃａｄｅｎｃｅ Ｓｔａｎｄａｒｄ Ｐａｒａｓｉｔｉｃ Ｆｏｒｍａｔ （１９９３） ＰＰ．８−２０”に記載）等の書式で記述される。なお、精度をより高めるには、ＬＳＩネットリスト１０５に、回路セル間の配線の寄生容量及び寄生抵抗等の寄生素子情報も含めて記述されていることが望ましい。
【００４５】
第１の実施形態の特徴として、遅延計算機１３は、統計的遅延ライブラリ１０４を参照しながら、対象とするＬＳＩを構成する各回路セルの遅延のばらつき度合を推定してセル遅延ばらつき度合ファイル１０６を生成するセル遅延ばらつき推定部１４を有している。
【００４６】
ＬＳＩネットリスト１０５を参照する静的タイミングアナライザ１５は、従来の静的タイミングアナライザの機能に加えて、正規分布を仮定した遅延の統計的計算機能を有している。従来の静的タイミングアナライザは、一般には統計解析機能を持たず、例えば米国Ｓｙｎｏｐｓｙｓ，Ｉｎｃ．社のＰｒｉｍｅＴｉｍｅ等が知られている。
【００４７】
以下、前記のように構成されたＬＳＩの統計的遅延シミュレーション装置の動作について図面を参照しながら説明する。
【００４８】
まず、ＬＳＩを構成する回路セルの一例と、統計的遅延ライブラリの生成に必要な情報であるプロセスパラメータ１０１、セルネットリスト１０２、及びライブラリ生成条件１０３を説明する。
【００４９】
図２は回路セルの一例であって、論理レベルのインバータを表わし、また、図３はトランジスタレベルのインバータを表わしており、すなわち、図３はＰＭＯＳトランジスタ及びＮＭＯＳトランジスタからなるＣＭＯＳ回路を表わしている。
【００５０】
図２及び図３に示すように、回路セルは、通常、入力端子ＩＮ、出力端子ＯＵＴ、電源端子ＶＤＤ及び接地端子ＧＮＤを有しており、さらには各端子をそれぞれ複数有する回路セルもある。
【００５１】
プロセスパラメータ１０１には、ＳＰＩＣＥ（Ｓｉｍｕｌａｔｉｏｎ Ｐｒｏｇｒａｍ ｗｉｔｈ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ Ｅｍｐｈａｓｉｓ）パラメータ、ばらつきを表わすパラメータ、及び製造上のパラメータ等が格納されている。なお、ＳＰＩＣＥフォーマット及びＳＰＩＣＥパラメータは、例えば米国Ａｖａｎｔ！ Ｃｏｒｐｏｒａｔｉｏｎ社発行の”Ｓｔａｒ−Ｈｓｐｉｃｅ Ｍａｎｕａｌ（Ｒｅｌｅａｓｅ ２０００．２，Ｍａｙ ２０００）”にその詳細が記載されている。
【００５２】
セルネットリスト１０２には、種々の回路セルのネットリストが格納されている。ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）のスタンダードセルライブラリに通常用意されている回路セルには、インバータの他に、ＮＡＮＤゲート、ＮＯＲゲート及びフリップフロップ等がある。また、これらの汎用の回路セル以外にも、ＬＳＩを構成するために必要な回路セルを作製し、作製した回路セルを統計的遅延ライブラリ１０４の生成対象とすることもできる。セルネットリスト１０２に格納されているネットリストは、通常、ＳＰＩＣＥフォーマットによって記述されており、各回路セルを構成するトランジスタのサイズ、接続に関する情報、並びに受動素子及び寄生素子の値等が含まれている。
【００５３】
ライブラリ生成条件１０３には、統計的遅延ライブラリ生成装置１２が回路シミュレータ１１を起動して解析するために必要な、例えば電圧条件及び温度条件、並びに回路シミュレーションジョブ投入のための条件等の各種情報が格納されている。
【００５４】
（統計的遅延ライブラリ生成工程）
以下、第１の実施形態に係る統計的遅延シミュレーション装置の動作を説明する。
【００５５】
まず、統計的遅延ライブラリ生成工程において、統計的遅延ライブラリ生成装置１２は、ライブラリの生成対象とする回路セルの種類を決め、その後、決められた回路セルのネットリストをセルネットリスト１０２から読み込むと共に、プロセスパラメータ１０１を読み込む。続いて、回路シミュレータ１１を起動して、対象とする回路セルの入出力端子間の伝搬遅延のばらつき度合の所定の動作条件に対する依存性を、トランジスタの特性ばらつきとして例えばモンテカルロ法によりシミュレーションすることによって推定する。
【００５６】
図４は統計的遅延ライブラリ生成装置１２のシミュレーション法にモンテカルロ法を用いる場合の具体的な構成例を示している。
【００５７】
図４に示すように、第１の実施形態に係る統計的遅延ライブラリ生成装置１２は、ライブラリ生成条件１０３に基づいて動作するセル動作条件制御部１２ａと、セルネットリスト１０２に基づいて動作し、遅延分布ファイル１２ｃを生成するモンテカルロ解析制御部１２ｂと、遅延分布ファイル１２ｃを参照しながら、後述する遅延の平均値μ及び標準偏差値σを計算するμ−σ計算部１２ｄとから構成されている。なお、モンテカルロ法は、周知のように、特定の確率分布に応じて発生させた乱数を入力変数に用いて、個々の乱数ごとに通常の解析を繰り返し実施して、実施後に解析結果を総合することにより、出力値の確率分布（遅延分布ファイル１２ｃ）を得られるという統計解析手法である。
【００５８】
第１の実施形態においては、所定の動作条件として、回路セルの出力負荷容量と、入力信号の立上がり又は立下がり時間とを用いる。また、伝搬遅延のばらつきを正規分布と仮定して表わすことにする。
【００５９】
図５は信号パスにおいて、正規分布を持つ入力信号ＩＮが正規分布の応答を持つインバータ５０に入力されたときに、正規分布を持つ出力信号ＯＵＴが出力される様子を模式的に示している。ここで、時間ｔの関数であるこれらの正規分布ｆ（ｔ）は、平均値をμとし、標準偏差をσとすると、一般には［数５］に示すように表わされ、さらには関数記号Ｎ（μ，σ２ ）として表わされる。また、符号５３は前段回路セル５１とインバータ５０との間における抵抗成分及び容量成分からなる第１の配線寄生素子を表わし、同様に、符号５４はインバータ５０と後段回路セル５２との間における抵抗成分及び容量成分からなる第２の配線寄生素子を表わしている。
【００６０】
【数５】
統計的遅延ライブラリ生成装置１２は、２つの動作条件（出力負荷容量、入力信号の立上がり又は立下がり）の値をそれぞれ所定の値に設定し、既に読み込んだ回路セルにおけるネットリスト情報とプロセスパラメータ情報と共に回路シミュレータ１１に転送する。
【００６２】
これらの情報が転送された回路シミュレータ１１は、回路セルの各トランジスタの特性ばらつき度合を、ＳＰＩＣＥパラメータ及びネットリスト中における値をそれぞれ変動させながら求める。例えば、ＣＭＯＳトランジスタの場合であれば、ゲート長、ゲート酸化膜の膜厚、又はしきい値電圧値等のパラメータをそれぞれ変動させる。
【００６３】
次に、図４に示すように、統計的遅延ライブラリ生成装置１２は、回路シミュレータ１１から回路セルにおける各トランジスタの特性ばらつきの度合を受け、μ−σ計算部１２ｄにおいて、回路セルの遅延ばらつき分布である遅延の正規分布の平均値μと標準偏差値σとを求める。
【００６４】
さらに、統計的遅延ライブラリ生成装置１２は、セル動作条件制御部１２ａにおいて、２つの動作条件の値を適当な範囲で変化させながら、また、被解析回路セルの入出力端子の組み合わせ、又は入出力信号の遷移方向（立上がり又は立下がり）の組み合わせを変えながら、上記のような平均値μと標準偏差値σとを求める動作を繰り返し実施することにより、回路セルの遅延ばらつき分布の２つの動作条件に対する依存性を求める。
【００６５】
遅延の平均値μと標準偏差値σとの動作条件依存性は、関数形式又はテーブル形式により表わされ、さらに、回路セルの出力駆動能力情報、回路セルの入力容量情報、及び論理情報等と共に統計的遅延ライブラリ１０４に出力される。ここで、回路セルの出力駆動能力情報は、例えば出力トランジスタの電流能力又は出力抵抗等で表わされる。
【００６６】
以上のような動作をセルネットリスト１０２に格納されている必要な回路セルについて順次行なうことにより、回路セルの特性ばらつきの度合の所定の動作条件に対する依存性を表わす統計的遅延ライブラリ１０４が生成される。
【００６７】
このように、第１の実施形態に係る統計的遅延ライブラリ１０４は、回路セルの特性ばらつきの度合として回路セルの入力端子と出力端子との間の信号伝搬遅延のばらつき度合を用いると共に、所定の動作条件として回路セルの入力信号の立上がり又は立下がり時間と出力負荷容量とを用いている。
【００６８】
図６及び図７はそれぞれ第１の実施形態に係る統計的遅延ライブラリ１０４が有する回路セルの遅延ばらつきとして、一回路セルの一入出力端子間における一遷移方向の遅延分布の平均値μと標準偏差σとの動作条件依存性をそれぞれテーブル化し、さらにグラフ表示した例を示している。図６及び図７に示すように、２つの動作条件、ここでは入力信号の立上り時間及び出力負荷容量の各値に対して、遅延平均値μと遅延標準偏差値σとが表わされている。
【００６９】
なお、統計的遅延ライブラリ１０４において、図６及び図７に示すような情報を関数として表わすことも可能である。関数として表わす場合には、［数６］及び［数７］に示すように、あらかじめ未知数を含む関数ｆμ 、ｆσ をそれぞれ定義しておき、定義した関数が、例えば図６及び図７のテーブル形式で表わした各動作条件と遅延平均値と遅延標準偏差値との関係にそれぞれ合致するように、カーブフィッティングによりその未知数を決定すればよい。
【００７０】
【数６】
【数７】
ただし、ｔｒｉｓｅｆａｌｌは入力信号の立上がり及び（又は）立下がり時間を表わし、Ｃｌｏａｄは出力負荷容量を表わす。
【００７３】
（セル遅延ばらつき推定工程）
次に、セル遅延ばらつき推定工程において、遅延計算機１３に組み込まれたセル遅延ばらつき推定部１４は、ＬＳＩを構成する回路セルの中から、推定対象とする回路セルを決定し、決定された回路セルについて該ＬＳＩの動作条件である出力負荷容量と入力信号の立上がり又は立下がり時間とを求める。
【００７４】
ここでは、一例として、図５に示す１つの信号パスに含まれる回路セルであるインバータ５０における入出力端子間の伝搬遅延を計算する。
【００７５】
図５に示す信号パスにおける接続情報は、配線の寄生素子情報と共にＬＳＩネットリスト１０５に記述されている。
【００７６】
まず、インバータ５０の出力端子と接続されている負荷容量を求める。この場合、第２の配線寄生素子５４の配線容量と、その後段に接続されている後段回路セル５２の入力容量との和が出力負荷容量となる。ここで、第２の配線寄生素子５４に関する情報はＬＳＩネットリスト１０５を参照し、後段回路セル５２における入力容量に関する情報は統計的遅延ライブラリ１０４を参照する。
【００７７】
次に、インバータ５０における入力端子に入力される入力信号の立上がり又は立下がり時間を、前段回路セル５１が持つ出力駆動能力、第１の配線寄生素子５３及びインバータ５０が持つ入力容量等の関係に基づいて求める。ここで、前段回路セル５１における出力駆動能力は、統計的遅延ライブラリ１０４を参照して得られる。このようにして、インバータ５０に関する出力負荷容量及び入力信号の立上がり又は立下がり時間が求まる。
【００７８】
続いて、求められたインバータ５０に関する出力負荷容量及び入力信号の立上がり又は立下がり時間を基にして、統計的遅延ライブラリ１０４を参照しながら、インバータ５０の入出力端子間の伝搬遅延のばらつきである、遅延平均μと遅延標準偏差σとの各値を計算する。ここで、統計的遅延ライブラリ１０４において、回路セルの遅延ばらつき度合の動作条件依存性が関数によって表わされている場合には、抽出した動作条件の値を関数に代入して、対象とする回路セルの遅延ばらつきを求めればよい。
【００７９】
一方、図６及び図７に示したように、統計的遅延ライブラリ１０４において、回路セルの遅延ばらつき度合の動作条件依存性がテーブル形式によって表わされている場合には、抽出した動作条件の値に応じて適当な補間を行なうことにより、対象とする回路セルの遅延ばらつき度合を求めればよい。
【００８０】
このような遅延平均値μと遅延標準偏差値σとを求める処理を、ＬＳＩを構成するすべての回路セルについて行ない、求めた結果をセル遅延ばらつき度合ファイル１０６に格納する。さらに、遅延計算機１３は、ＬＳＩを構成するすべての回路セルに対して、セル遅延ばらつき度合ファイル１０６に基づいて統計的遅延情報を統計的ＬＳＩ遅延情報ファイル１０７に出力する。
【００８１】
統計的ＬＳＩ遅延情報ファイル１０７に格納される統計的ＬＳＩ遅延情報は、従来の遅延情報の書式、例えばＳＤＦ（Ｓｔａｎｄａｒｄ Ｄｅｌａｙ Ｆｏｒｍａｔ）、一例としてＯｐｅｎ Ｖｅｒｉｌｏｇ Ｉｎｔｅｒｎａｔｉｏｎａｌ発行の”Ｓｔａｎｄａｒｄ Ｄｅｌａｙ Ｆｏｒｍａｔ Ｓｐｅｃｉｆｉｃａｔｉｏｎ Ｖｅｒｓｉｏｎ ３．０， １９９５”に記載された書式の一部を流用する。すなわち、従来のＳＤＦは、固定された特定の遅延値は記述できるものの、遅延の分布を記述することができない。
【００８２】
そこで、第１の実施形態においては、遅延の正規分布の平均値μについてはＳＤＦで記述し、標準偏差値σについてはＳＤＦファイルにおける各回路セルの平均値μとの対応が取れるように、新たな追加ファイルとして記述する方法を採る。
【００８３】
図８にインバータ（ＩＮＶ）回路セルＸ１５における出力値Ｏが、回路セルＸ１６における入力値Ｉに配線を介して接続されている場合の統計的ＬＳＩ遅延情報の記述例を示す。
【００８４】
図８に示すように、ＳＤＦファイル中のＩＯＰＡＴＨ部分には、回路セル遅延の平均値μとして、信号の立上がり及び立下がりの両方の値０．３６２及び０．４５５がそれぞれ記述される。同様に、ＩＮＴＥＲＣＯＮＮＥＣＴ部分には、配線遅延における平均値として、立上がり及び立下がりの両方の値である０．００２が記述される。
【００８５】
追加ファイルには、回路セルＸ１５の遅延標準偏差σの値を、ＳＤＦファイル中の回路セルＸ１５と対応が付くように、その遅延標準偏差値σとして、立上がり及び立下がりの両方の値０．０２９及び０．０３６がそれぞれ記述される。
【００８６】
このように、第１の実施形態においては、ＳＤＦファイルと追加ファイルとから統計的ＬＳＩ遅延情報ファイル１０７を構成する。
【００８７】
（タイミングシミュレーション工程）
次に、タイミングシミュレーション工程において、静的タイミングアナライザ１５は、ＬＳＩネットリスト１０５及び統計的ＬＳＩ遅延情報ファイル１０７を読み込む。シミュレーションの対象を、図２２に示す回路における信号パスとし、信号パスの入力側から出力側までを各回路セル２０１、２０２、…を信号が順次伝搬する。ここでは、遅延の分布を正規分布として扱うため、例えば、回路セル２０２がｎ段からなる場合に、信号パスの遅延平均μｐａｔｈは［数８］で求められ、信号パスの遅延標準偏差σｐａｔｈは［数９］で求められる。
【００８８】
このようにして、遅延ばらつきを考慮したＬＳＩの静的なタイミング解析をすべての信号パスについて実行し、実行した結果を統計的ＬＳＩ遅延解析結果ファイル１０８に出力する。
【００８９】
【数８】
【数９】
但し、ｉは、ｉ＝１，２，…，ｎであり、ｎは１以上の整数である。
【００９２】
以上説明したように、第１の実施形態によると、統計的遅延ライブラリ１０４を参照しながら、シミュレーション対象とするＬＳＩを構成する複数の回路セルの遅延ばらつき度合を、各回路セルの動作条件に応じて求める。続いて、求めた回路セルごとの遅延ばらつき度合に基づいて、ＬＳＩにおける各回路セルの遅延平均と遅延標準偏差とを正規分布を仮定した上で推定する。この推定結果を用いてＬＳＩの動作タイミングを解析するため、ＬＳＩの実動作における信号パスの遅延ばらつき現象を考慮したシミュレーションを簡易に且つ精度良く行なうことができる。従って、ＬＳＩの設計工程において、遅延ばらつきに対する過剰な仕様を避けることができると共に、設計工数を大幅に削減することができる。
【００９３】
なお、第１の実施形態においては、回路セルの具体例として、入力端子及び出力端子が共に１つのインバータを挙げたが、これに限られず、複数の入力端子又は複数の出力端子を持つ回路セルについても同様に遅延のばらつき度合を推定することができる。なお、入出力端子の少なくとも一方が複数の場合には、各入力端子と各出力端子との間のそれぞれの遅延ばらつきについて、すなわち入力端子と出力端子との組み合わせの数分の遅延ばらつきについて各ばらつき度合を推定する必要がある。
【００９４】
また、統計的ＬＳＩ遅延情報ファイル１０７において、遅延の平均値μをＳＤＦファイルに格納し、標準偏差値σを追加ファイルに格納するというように、２つのファイルに格納する例を挙げたが、これに限らず、遅延計算機１３が両データを１つのファイルに格納するようにしてもよい。
【００９５】
また、回路セルにおける出力負荷容量を、回路セルの出力側の配線における配線容量と、該配線に接続されている後段回路セルの入力容量の和としたが、これに代えて、これらの値の等価容量を用いてもよい。
【００９６】
また、回路シミュレータ１１には、Ｓｔａｒ−Ｈｓｐｉｃｅを用いる例を挙げたが、遅延のばらつきを考慮しながら回路動作のシミュレーションが可能な装置であれば良く、例えばＴＣＡＤ（Ｔｅｃｈｎｏｌｏｇｙ ＣＡＤ）のデバイスシミュレータを用いることができる。
【００９７】
また、第１の実施形態に係る統計的遅延ライブラリ生成装置１２は、回路セルのトランジスタの特性ばらつきをシミュレーションする方法にモンテカルロ法を用いたが、モンテカルロ法には限られない。
【００９８】
例えば、本実施形態のように、遅延量を正規分布として扱う場合には、［数１０］に示すように、ばらつきを与える変数Ｐｉ に対する回路セル特性ｆの感度を計算し、［数１０］と各変数Ｐｉ の標準偏差σｉ とから回路セル特性の標準偏差を［数１１］に示すようにして求める方法を用いても良い。
【００９９】
【数１０】
【数１１】
図９に統計的遅延ライブラリ生成装置１２におけるモンテカルロ解析制御部１２ｂに代えて、［数１０］に示す感度成分を算出する感度解析制御部１２ｅを用いる一変形例を示す。この変形例は、回路セルごとに求めた感度成分を感度結果ファイル１２ｆに出力する。このようにすると、モンテカルロ法と比べて回路シミュレーション時間を大幅に短縮することができる。
【０１０２】
さらに、第１の実施形態においては、回路セルの遅延ばらつきのみを扱う構成としたが、これに限られず、配線寄生効果のばらつきについても同時に扱える構成としてもよい。
【０１０３】
具体的には、例えば、図１において配線遅延ばらつき情報を別途用意し、その配線遅延ばらつき情報を遅延計算機１３に伝える。遅延計算機１３は各配線遅延について配線遅延平均値μｗｉと配線遅延標準偏差値σｗｉとを計算し、ＳＤＦファイルにおけるＩＮＴＥＲＣＯＮＮＥＣＴ成分に配線遅延平均値μｗｉを追加して記述し、また、追加ファイルにＳＤＦファイルにおける配線との対応がつくように配線遅延標準偏差値σｗｉを追加し記述して、統計的ＬＳＩ遅延情報ファイル１０７に出力する。
【０１０４】
この場合の静的タイミングアナライザ１５は、図２２に示す信号パスの入力側から出力側に向かって、信号が各回路セル２０１、２０２を通過する際の遅延分布計算と、配線を通過する際の遅延分布計算とを交互に且つ連続して行ない、統計的ＬＳＩ遅延解析結果ファイル１０８として出力する。これにより、信号パス全体の遅延平均μｐａｔｈは［数１２］として得られ、遅延標準偏差σｐａｔｈは［数１３］として得られる。ここで、整数ｍは信号パス上の回路セル間の配線数であって、図２２の場合には、ｍ＝ｎ＋１となる。
【０１０５】
【数１２】
【数１３】
また、第１の実施形態においては、回路セルの動作条件として、出力容量と、入力信号の立上がり又は立下がり時間とを用いたが、動作条件はこれらに限られず、例えば、電源電圧又は温度等を含めても良い。
【０１０８】
また、図１に示した統計的遅延ライブラリ生成装置１２、遅延計算機１３及び静的タイミングアナライザ１５がそれぞれ実行する処理は、ソフトウェア（プログラム）を用いて自動化してもよい。この場合に、グラフィカルユーザインターフェース（ＧＵＩ）を備えた形態でもよい。
【０１０９】
（第２の実施形態）
以下、本発明の第２の実施形態について図面を参照しながら説明する。
【０１１０】
図１０は本発明の第２の実施形態に係るＬＳＩの統計的遅延シミュレーション装置の構成を示すブロック図である。図１０において、図１に示す構成要素と同一の構成要素には同一の符号を付すことにより説明を省略する。
【０１１１】
第２の実施形態に係る統計的遅延ライブラリ生成装置１２Ａは、回路セルの遅延ばらつきの分布を正規分布と仮定しながらも、第１の実施形態のように回路シミュレーションによって遅延平均値μと遅延標準偏差値σとを直接に抽出するのではなく、遅延平均値μとそれにより正規化された遅延標準偏差値σ’（但し、σ’＝σ／μである。）を抽出する点が第１の実施形態と異なる。
【０１１２】
統計的遅延ライブラリ生成装置１２Ａは、遅延ばらつき度合の動作条件依存性については、例えばテーブル形式を用いた場合には、図１１に示すような結果を統計的遅延ライブラリ１０４に出力する。
【０１１３】
次に、遅延計算機１３を構成するセル遅延ばらつき推定部１４は、統計的遅延ライブラリ１０４を参照しながら、遅延平均値μと正規化遅延標準偏差値σ’とを各回路セルの動作条件により計算する。
【０１１４】
ここで、本実施形態に係るセル遅延ばらつき推定部１４は、さらに、正規化遅延標準偏差値σ’と遅延平均値μとから遅延標準偏差値σを（μ×σ’）として求める。従って、これ以降の処理は第１の実施形態と同一となる。
【０１１５】
第２の実施形態が扱う正規化遅延標準偏差値σ’は、遅延平均値μが与えられたときの遅延標準偏差値σを求める比としての役割があり、この正規化遅延標準偏差値σ’を求めておけば、かりに遅延平均値μが異なる場合であっても、この比の値σ’を乗じて簡易に遅延標準偏差値σを推定することができる。
【０１１６】
すなわち、［数１４］及び［数１５］に示すように、一の製造条件Ａにおける正規化遅延標準偏差値σ’を求めておき、他の製造条件Ｂが与えられたときに、該製造条件Ｂにおける正規化遅延標準偏差値σ’の計算を省略して、該製造条件Ｂにおける遅延標準偏差値σを求めるときに、先の製造条件Ａにおける正規化遅延標準偏差値σ’を用いることができる。従って、製造条件Ａと製造条件Ｂとの間に大きな差がない場合には、製造条件Ａとは異なる他の製造条件Ｂが与えられた場合であっても取り扱いが容易となる。ここで、製造条件Ａにおける遅延平均μは、従来の方法又は装置により求められた値であってもよい。
【０１１７】
【数１４】
【数１５】
図１２に製造条件が異なる場合の遅延シミュレーション装置の構成例を示す。
【０１２０】
まず、製造条件Ｂにおける遅延平均μを含む遅延ライブラリ１２０を用意する。
【０１２１】
第２の実施形態に係る遅延計算機１３Ａは、新たに遅延ライブラリ１２０を読み込み、統計的遅延ライブラリ１０４は製造条件Ａにおける正規化遅延標準偏差値σ’を含む統計的遅延ライブラリ１０４を生成する。さらに、遅延計算機１３Ａは［数１４］及び［数１５］の関係式から製造条件Ｂにおける遅延平均値μを求める。
【０１２２】
このように、第２の実施形態によると、第１の実施形態と同様の効果を得られる上に、正規化遅延標準偏差値σ’は、遅延平均値μに対するばらつき分布の広がりを表わしており、正規化遅延標準偏差値σ’の大小から、各回路セルの遅延分布の差の評価や、製造条件の違いによる遅延分布の差の評価、さらにはＬＳＩにおける特にばらつきが大きい領域を特定する処理等にも用いることができるため、ＬＳＩの最適化設計に有用な情報となる。
【０１２３】
（第３の実施形態）
以下、本発明の第３の実施形態について図面を参照しながら説明する。
【０１２４】
図１３は本発明の第３の実施形態に係るＬＳＩの統計的遅延シミュレーション装置の構成を示すブロック図である。図１３において、図１に示す構成要素と同一の構成要素には同一の符号を付すことにより説明を省略する。
【０１２５】
第３の実施形態に係る統計的遅延ライブラリ生成装置１２Ｂは、回路セルの遅延ばらつきの分布を正規分布と仮定しながらも、第１の実施形態のように回路シミュレーションによって遅延平均値μと遅延標準偏差値σとを直接に抽出するのではなく、遅延平均値μを求め、求めた遅延平均値μから遅延標準偏差値σを求める点が第１の実施形態と異なる。
【０１２６】
図１４は第３の実施形態に係る統計的遅延ライブラリ生成装置１２Ｂの具体的な構成例を示している。
【０１２７】
以下、図１４を参照しながら第３の実施形態に係る統計的遅延シミュレーション装置の動作を説明する。
【０１２８】
まず、ライブラリ生成条件１０３に遅延平均値μと遅延標準偏差値σとの間の関係を関数等により定義しておく。例えば、ライブラリ生成条件１０３として、遅延平均μと遅延標準偏差σとの間の関係を表わす任意の関数ｆを［数１６］に示すように、比例係数Ｋを有する比例関係と定義する。ここで、比例係数Ｋは、図１４に示すように、ライブラリ生成条件１０３に比例係数Ｋファイル１２１として設ければよい。また、比例係数Ｋは、過去に生成した統計的遅延ライブラリ１０４の情報等を参考にして決定すればよい。
【０１２９】
【数１６】
また、図１５に示すように、遅延平均値μと遅延標準偏差値σとの間には、回路セルの動作条件にも依るが、一般にはほぼ比例の関係が見られる。
【０１３１】
次に、図１４に示すように、統計的遅延ライブラリ生成装置１２Ｂは、比例係数Ｋファイル１２１を含め、ライブラリ生成条件１０３から必要な情報を読み込む。ここで、解析制御部１２ｇは、各回路セルにおける遅延平均値μを第１の実施形態と同様にして算出し、遅延平均値μファイル１２ｈに出力する。続いて、σ計算部１２ｉは、算出された遅延平均値μから［数１６］を用いて遅延標準偏差値σを算出する。以降の処理は第１の実施形態と同様である。
【０１３２】
第３の実施形態によると、遅延標準偏差値σを回路シミュレーションによって求める必要がなくなるため、シミュレーション時間を大幅に短縮できるので、統計的遅延ライブラリ１０４を短時間で生成することができる。
【０１３３】
なお、第３の実施形態においては、比例係数Ｋを１種類に設定したが、複数種類の比例係数としてもよい。例えば、図１５に示すように、比例関係の上限と下限とを設けてもよい。この場合は、例えば、ばらつきの下限の比例係数をＫｍｉｎ とし、平均的な比例係数をＫｔｙｐ とし、上限の比例係数をＫｍａｘ としてライブラリ生成条件１０３にそれぞれ設定しておき、各比例係数Ｋｍｉｎ 、Ｋｔｙｐ 、Ｋｍａｘ に対して遅延標準偏差をそれぞれ［数１７］、［数１８］及び［数１９］のように求めればよい。その後は、第１の実施形態と同様に、上限の遅延標準偏差値σｍｉｎ 、平均的な遅延標準偏差値σｔｙｐ 及び上限の遅延標準偏差値σｍａｘ を用いて処理する。
【０１３４】
【数１７】
【数１８】
【数１９】
このように、第３の実施形態によると、第１の実施形態と同様の効果を得られる上に、遅延標準偏差値σの回路セルの動作条件による変動幅の上下限を設定できるため、各遅延標準偏差σｍｉｎ 、σｔｙｐ 及びσｍａｘ についてそれぞれ統計的遅延シミュレーションを行なえば、より簡単にＬＳＩの遅延ばらつきの変動幅の上下限を解析することができる。
【０１３８】
（第４の実施形態）
以下、本発明の第４の実施形態について図面を参照しながら説明する。
【０１３９】
図１６は本発明の第４の実施形態に係るＬＳＩの統計的遅延シミュレーション装置の構成を示すブロック図である。図１６において、図１に示す構成要素と同一の構成要素には同一の符号を付すことにより説明を省略する。
【０１４０】
図１６に示すように、第４の実施形態に係る遅延計算機１３Ｃは、遅延ライブラリ１２０を読み込む構成である。また、静的タイミングアナライザ１５に代えて動的タイミングアナライザ１６を用いている。さらに、統計的ＬＳＩ遅延解析結果ファイル１０８を参照して、タイミング歩留まり推定結果ファイル１１８を生成するタイミング歩留まり推定部１７を備えている点が第１の実施形態と異なる。
【０１４１】
第４の実施形態に係る統計的遅延ライブラリ生成装置１２Ｃは、回路セルの遅延ばらつきの分布を正規分布と仮定しながらも、その標準偏差値σのみを計算により求め、統計的遅延ライブラリ１０４に出力する。従って、本実施形態においては、遅延平均値μを統計的遅延ライブラリ１０４に出力しないようにしている。
【０１４２】
遅延計算機１３Ｃは、ＬＳＩネットリスト１０５、統計的遅延ライブラリ１０４及び遅延ライブラリ１２０を読み込む。ここで、遅延ライブラリ１２０には、遅延ばらつきを考慮しない従来の正規分布の平均値μに相当する遅延量が、統計的遅延ライブラリ１０４と同様に、各回路セル、各入出力の組合せ及び各信号遷移方向の組合せについて、出力駆動能力、入力容量及び論理情報等と共に格納されている。従って、遅延計算機１３Ｃは、回路セルの遅延ばらつきである遅延平均値μを従来の方法により生成された遅延ライブラリ１２０から読み込み、且つ第４の実施形態に係る方法により生成された遅延標準偏差σを統計的遅延ライブラリ１０４から読み込む。
【０１４３】
このようにすると、従来の、すなわち既存の、遅延ばらつきを考慮しない場合の遅延ライブラリ１２０をも活用することができる。これ以降の動作は第１の実施形態と同様である。
【０１４４】
ここで、従来の統計解析機能を持たない動的タイミングアナライザには、例えば米国Ｃａｄｅｎｃｅ社の論理シミュレータＶｅｒｉｌｏｇ等がある。
【０１４５】
図１６に示す第４の実施形態に係る動的タイミングアナライザ１６は、従来の動的タイミングアナライザの機能に加え、遅延量の分布に正規分布を仮定した統計的計算機能を有することを特徴とする。
【０１４６】
具体的には、図１６に示すように、まず、動的タイミングアナライザ１６は、ＬＳＩネットリスト１０５、入力ベクタ１１５及び統計的ＬＳＩ遅延情報ファイル１０７を読み込む。本実施形態においても、解析対象とする信号パスは、図２２に示すような回路であり、ここでの動的タイミング解析は、入力ベクタであるＬＳＩへの時系列入力信号群を与えることにより、ＬＳＩ回路の動作状態が時々刻々変化し、それに応じて信号パスが動的に変化する。その動的に変化する信号パスについて、第１の実施形態で説明した静的タイミングアナライザ１５と同様に、信号パスの遅延平均μｐａｔｈを［数８］により算出し、且つ信号パスの遅延標準偏差σｐａｔｈを［数９］により算出する。
【０１４７】
このように遅延ばらつきを考慮したＬＳＩの動的タイミング解析を信号パスのすべてについて実行し、その実行結果を統計的ＬＳＩ遅延解析結果ファイル１０８に出力する。
【０１４８】
（タイミング歩留まり推定工程）
以下、第４の実施形態に特徴的な構成要件であるタイミング歩留まり推定部１７の動作について図面を参照しながら説明する。
【０１４９】
図１７（ａ）は４種類の信号パスＡ〜Ｄの遅延ばらつきを解析した結果の一例を示す。ここで、横軸は各信号パスを流れる時刻ｔを表わし、縦軸は［数５］で示した確率（正規分布）ｆ（ｔ）を表わす。また、図１７（ｂ）は各信号パスＡ〜Ｄの遅延ばらつきに対応したタイミング歩留まりを解析した結果の一例を示しており、横軸は各信号パスを流れる時刻ｔを表わし、縦軸は［数２０］で示すタイミング歩留まりＹ（ｔ）を表わす。ここで、Ｙ（ｔ）の取り得る範囲は０〜１である。
【０１５０】
【数２０】
タイミング歩留まり推定部１７は、例えば各信号パスＡ〜Ｄの遅延平均値μと標準偏差値σとが格納された統計的ＬＳＩ遅延解析結果１０８を読み込み、タイミング歩留まり推定結果ファイル１１８に出力する。
【０１５２】
タイミング歩留まり推定部１７は、［数２０］に示したように、読み込んだ情報から各信号パスＡ〜Ｄの確率分布に対して累積積分を行なうことにより、各信号パスＡ〜Ｄの各遅延量に対するタイミング歩留まりＹ（ｔ）を算出する。
【０１５３】
ここで、タイミング歩留まりとは、その値が０．５の場合には遅延によるタイミング不具合が５０％の確率で生じることを表わす。従って、例えば、信号パスＡにおけるタイミング歩留まり値を０．９とする設計目標を立てると、図１７（ａ）から、この場合の信号パスＡにおける遅延量がどの程度に収まるかを判定することができる。なお、従来の回路設計においては、タイミング歩留まりという概念はなく、遅延によるタイミング不具合が生じる場合は、信号パスにおける動作確率は０であり、不具合が生じない場合の歩留まりは１である。
【０１５４】
このように、第４の実施形態によると、第１の実施形態と同様の効果を得られる上に、各信号パスＡ〜Ｄの確率分布からタイミング歩留まりＹ（ｔ）を算出することにより、式（１）に示すサイクルタイムに対して各信号パスＡ〜Ｄの遅延量とタイミング歩留まりとが直接に評価することができるようになる。
【０１５５】
なお、タイミング歩留まり推定部１７は、第１の実施形態に係る静的タイミングアナライザ１５が出力した統計的ＬＳＩ遅延解析結果ファイル１０８の情報を用いる構成としてもよい。
【０１５６】
（第４の実施形態の一変形例）
以下、本発明の第４の実施形態の一変形例について図面を参照しながら説明する。
【０１５７】
図１８は本発明の第４の実施形態の一変形例に係るＬＳＩの統計的遅延シミュレーション装置を構成する統計的遅延ライブラリ生成装置を示すブロック図である。図１８において、図４に示す構成要素と同一の構成要素には同一の符号を付すことにより説明を省略する。
【０１５８】
図１８に示す統計的遅延ライブラリ生成装置１２Ｄは、ＬＳＩを構成する各回路セルにおける遅延ばらつき分布をいくつかの範囲に分割して扱う。
【０１５９】
本変形例は、各回路セルにおける遅延ばらつきを正規分布と仮定し、さらに、図１９に示すような平均値（ｔｙｐ）よりも小さい側（ｂｅｓｔ側）と、平均値（ｔｙｐ）よりも大きい側（ｗｏｒｓｔ側）の２つの範囲を有する非対称ばらつきを想定する。
【０１６０】
具体的には、このようにｂｅｓｔ側とｗｏｒｓｔ側とに分割した場合、遅延分布は図２０に概念的に示すように、Ｔｙｐ値を対称として右側と左側とで異なる遅延標準偏差を想定したことになる。しかしながら、実際にこのような仮想的な非対称分布のままで１つの曲線を直接的に計算することは困難であるため、本変形例においては、２つの完全な正規分布１、２を考える。
【０１６１】
従って、図１８に示すように、統計的遅延ライブラリ生成装置１２Ｄを構成するμ−σｂｅｓｔ−σｗｏｒｓｔ 計算部１２ｊは、ｂｅｓｔ側を含む曲線１とｗｏｒｓｔ側を含む曲線２の２つの条件ごとに、回路セルの遅延ばらつきである遅延の平均値及び遅延の標準偏差値σｂｅｓｔ、σｗｏｒｓｔ を計算して、統計的遅延ライブラリ１０４にそれぞれ出力する。
【０１６２】
その後は、ｂｅｓｔ側条件とｗｏｒｓｔ側条件とのそれぞれについて、タイミング歩留まり推定結果ファイル１１８まで第４の実施形態と同様に算出する。
【０１６３】
次に、ｂｅｓｔ側のｔｙｐ値までのタイミング歩留まり（０〜０．５）と、ｗｏｒｓｔ側のｔｙｐ値までのタイミング歩留まり（０．５〜１）とを合成することにより、図２１に示すようなタイミング歩留まりの曲線を得ることができる。
【０１６４】
このように、本変形例においては、第４の実施形態と同様の効果を得られる上に、解析対称である回路セルの遅延ばらつきが非対称である場合にも、タイミング歩留まりＹ（ｔ）を求めることができる。
【０１６５】
【発明の効果】
本発明に係るＬＳＩの統計的遅延シミュレーション装置によると、回路セルの遅延ばらつきが該回路セルにおける動作条件を考慮して求められ、さらに信号パス又は動作に応じた信号の流れでＬＳＩの遅延ばらつきをシミュレーションできるようになるため、タイミング歩留まりの予測性が高まる。その結果、回路セルに固有の遅延ばらつきを与えて解析する従来の方法と比べ、シミュレーションの信頼性が向上して、ＬＳＩ設計における設計マージンの過不足を信号パスごとに直接に評価できるようになる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るＬＳＩの統計的遅延シミュレーション装置を示すブロック図である。
【図２】本発明がシミュレーション対象とする回路セルの一例であるインバータを示す論理回路図である。
【図３】本発明がシミュレーション対象とする回路セルの一例であるインバータを示すトランジスタ回路図である。
【図４】本発明の第１の実施形態に係るＬＳＩの統計的遅延シミュレーション装置を構成する統計的遅延ライブラリ生成装置の一例を示すブロック図である。
【図５】本発明のシミュレーション対象であって、遅延分布を正規分布と仮定する信号パスの一例を示す模式的な回路図である。
【図６】本発明の第１の実施形態に係るＬＳＩの統計的遅延シミュレーション装置を構成する統計的遅延ライブラリ生成装置が出力する遅延平均の入力立上がり時間及び出力負荷容量依存性の一例を示すグラフである。
【図７】本発明の第１の実施形態に係るＬＳＩの統計的遅延シミュレーション装置を構成する統計的遅延ライブラリ生成装置が出力する遅延標準偏差の入力立上がり時間及び出力負荷容量依存性の一例を示すグラフである。
【図８】本発明の第１の実施形態に係る統計的ＬＳＩ遅延情報の書式を示す図である。
【図９】本発明の第１の実施形態の一変形例に係るＬＳＩの統計的遅延シミュレーション装置を構成する統計的遅延ライブラリ生成装置を示すブロック図である。
【図１０】本発明の第２の実施形態に係るＬＳＩの統計的遅延シミュレーション装置を示すブロック図である。
【図１１】本発明の第２の実施形態に係るＬＳＩの統計的遅延シミュレーション装置を構成する統計的遅延ライブラリ生成装置が出力する正規化遅延標準偏差の入力立上がり時間及び出力負荷容量依存性の一例を示すグラフである。
【図１２】本発明の第２の実施形態に係るＬＳＩの統計的遅延シミュレーション装置の他の例を示すブロック図である。
【図１３】本発明の第３の実施形態に係るＬＳＩの統計的遅延シミュレーション装置を示すブロック図である。
【図１４】本発明の第３の実施形態に係るＬＳＩの統計的遅延シミュレーション装置を構成する統計的遅延ライブラリ生成装置を示すブロック図である。
【図１５】本発明の第３の実施形態に係るＬＳＩの統計的遅延シミュレーション装置が扱う遅延平均と遅延標準偏差との比例関係を示すグラフである。
【図１６】本発明の第４の実施形態に係るＬＳＩの統計的遅延シミュレーション装置を構成する統計的遅延ライブラリ生成装置を示すブロック図である。
【図１７】（ａ）は第４の実施形態に係るＬＳＩの統計的遅延シミュレーション装置が出力する信号パス遅延の分布例を示すグラフである。
（ｂ）は（ａ）をもとにタイミング歩留まりを求めた例を示すグラフである。
【図１８】本発明の第４の実施形態の一変形例に係るＬＳＩの統計的遅延シミュレーション装置を構成する統計的遅延ライブラリ生成装置を示すブロック図である。
【図１９】本発明の第４の実施形態の一変形例に係るＬＳＩの統計的遅延シミュレーション装置が扱う非対称なディレイティングファクタの一例を示す図である。
【図２０】本発明の第４の実施形態の一変形例に係るＬＳＩの統計的遅延シミュレーション装置が扱う非対称な遅延ばらつきを仮想的に示したグラフである。
【図２１】本発明の第４の実施形態の一変形例に係るＬＳＩの統計的遅延シミュレーション装置が扱う非対称な遅延ばらつきからタイミング歩留まりを求めた例を示すグラフである。
【図２２】ＬＳＩにおける信号パスの一般的な構成を示すブロック回路図である。
【図２３】ＬＳＩにおける一般的なディレイティングファクタの一例を示す図である。
【符号の説明】
１０ 統計的遅延シミュレーション装置
１１ 回路シミュレータ
１２ 統計的遅延ライブラリ生成装置
１２ａ セル動作条件制御部
１２ｂ モンテカルロ解析制御部
１２ｃ 遅延分布ファイル
１２ｄ μ−σ計算部
１２ｅ 感度解析制御部
１２ｆ 感度結果ファイル
１２ｇ 解析制御部
１２ｈ 遅延平均値μファイル
１２ｉ σ計算部
１２ｊ μ−σｂｅｓｔ−σｗｏｒｓｔ 計算部
１２Ａ 統計的遅延ライブラリ生成装置
１２Ｂ 統計的遅延ライブラリ生成装置
１２Ｃ 統計的遅延ライブラリ生成装置
１２Ｄ 統計的遅延ライブラリ生成装置
１３ 遅延計算機
１３Ａ 遅延計算機
１３Ｃ 遅延計算機
１４ セル遅延ばらつき推定部
１５ 静的タイミングアナライザ
１６ 動的タイミングアナライザ
１７ タイミング歩留まり推定部
５０ インバータ
５１ 前段回路セル
５２ 後段回路セル
５３ 第１の配線寄生素子
５４ 第２の配線寄生素子
１０１ プロセスパラメータ
１０２ セルネットリスト
１０３ ライブラリ生成条件
１０４ 統計的遅延ライブラリ
１０５ ＬＳＩネットリスト
１０６ セル遅延ばらつき度合ファイル
１０７ 統計的ＬＳＩ遅延情報ファイル
１０８ 統計的ＬＳＩ遅延解析結果ファイル
１１５ 入力ベクタ
１１８ タイミング歩留まり推定結果ファイル
１２０ 遅延ライブラリ
１２１ 比例係数Ｋファイル
Claims (19)
- 複数の回路セルを含むＬＳＩの統計的遅延を設計段階において解析するシミュレーション装置であって、
前記各回路セルにおける特性のばらつきの動作条件に対する依存性を表わす統計的特性ライブラリを参照しながら、前記各回路セルの遅延のばらつきを、前記ＬＳＩの動作時における前記回路セルごとの前記動作条件の値に基づいて推定するセル遅延ばらつき推定手段を備え、
前記セル遅延ばらつき推定手段により推定された前記ＬＳＩの遅延のばらつきを含む動作をシミュレーションすることを特徴とするＬＳＩの統計的遅延シミュレーション装置。 - 前記各回路セルは少なくとも１つのトランジスタを含み、
前記トランジスタごとの動作特性のばらつき度合をシミュレーションにより求める回路シミュレータと、
前記トランジスタごとに求められた動作特性のばらつき度合の前記動作条件に対する依存性を求めることにより前記統計的特性ライブラリを生成する統計的特性ライブラリ生成装置とをさらに備えていることを特徴とする請求項１に記載のＬＳＩの統計的遅延シミュレーション装置。 - 前記各回路セルの遅延ばらつきを推定する遅延計算機をさらに備え、
前記遅延計算機によって推定された前記各回路セルの遅延のばらつきに基づいて、前記ＬＳＩの動作をシミュレーションすることを特徴とする請求項１に記載のＬＳＩの統計的遅延シミュレーション装置。 - 前記セル遅延ばらつき推定手段は、前記遅延計算機に設けられていることを特徴とする請求項３に記載のＬＳＩの統計的遅延シミュレーション装置。
- 前記各回路セルの特性のばらつきは、回路セルごとの入力端子と出力端子との間の信号伝搬遅延のばらつきであることを特徴とする請求項１に記載のＬＳＩの統計的遅延シミュレーション装置。
- 前記動作条件は、前記各回路セルにおける入力信号の立上がり又は立下がり時間であることを特徴とする請求項５に記載のＬＳＩの統計的遅延シミュレーション装置。
- 前記動作条件は、前記各回路セルにおける出力負荷容量であることを特徴とする請求項５に記載のＬＳＩの統計的遅延シミュレーション装置。
- 前記統計的特性ライブラリは、前記各回路セルにおける特性のばらつきの動作条件に対する依存性がデータテーブル形式で表わされていることを特徴とする請求項１に記載のＬＳＩの統計的遅延シミュレーション装置。
- 前記統計的特性ライブラリは、前記各回路セルにおける特性のばらつきの動作条件に対する依存性が関数で表わされていることを特徴とする請求項１に記載のＬＳＩの統計的遅延シミュレーション装置。
- 前記統計的特性ライブラリは、前記各回路セルにおける特性のばらつきを該回路セルの特定の条件における特性から推定することを特徴とする請求項１に記載のＬＳＩの統計的遅延シミュレーション装置。
- 前記統計的特性ライブラリは、前記各回路セルにおける特性のばらつきが正規分布で表わされていることを特徴とする請求項１に記載のＬＳＩの統計的遅延シミュレーション装置。
- 前記統計的特性ライブラリは、前記正規分布の標準偏差が前記各回路セルの平均特性に比例して表わされていることを特徴とする請求項１１に記載のＬＳＩの統計的遅延シミュレーション装置。
- 前記統計的特性ライブラリは、前記正規分布の標準偏差が前記各回路セルの特性に対し複数の比例関係で表わされていることを特徴とする請求項１２に記載のＬＳＩの統計的遅延シミュレーション装置。
- 前記統計的特性ライブラリは、前記正規分布の標準偏差が前記各回路セルの入力信号の立上がり又は立下がり時間と出力負荷容量とから求められていることを特徴とする請求項１１に記載のＬＳＩの統計的遅延シミュレーション装置。
- 前記統計的特性ライブラリは、前記正規分布の標準偏差が遅延の平均値で正規化されていることを特徴とする請求項１１に記載のＬＳＩの統計的遅延シミュレーション装置。
- 前記ＬＳＩの遅延のばらつきからタイミング歩留まりを推定するタイミング歩留まり推定手段をさらに備えていることを特徴とする請求項１に記載のＬＳＩの統計的遅延シミュレーション装置。
- 前記ＬＳＩにおける遅延のばらつきの範囲を少なくとも２つに分割し、分割された範囲ごとに統計的遅延シミュレーションを行ない、そのシミュレーションの結果から前記分割された範囲ごとにタイミング歩留まりを計算し、該分割された範囲ごとのタイミング歩留まりを考慮して前記ＬＳＩのタイミング歩留まりとすることを特徴とする請求項１に記載のＬＳＩの統計的遅延シミュレーション装置。
- 複数の回路セルを含むＬＳＩの統計的遅延を設計段階において解析するシミュレーション方法であって、
前記各回路セルにおける特性のばらつきの動作条件に対する依存性を表わす統計的特性ライブラリを生成する工程と、
前記ＬＳＩの動作時における前記回路セルごとの前記動作条件の値に基づいて特性ばらつきを推定する工程と、
推定された前記ＬＳＩの遅延のばらつきを含む動作をシミュレーションする工程とを備えていることを特徴とするＬＳＩの統計的遅延シミュレーション方法。 - 前記ＬＳＩの遅延ばらつきからタイミング歩留まりを推定するタイミング歩留まり推定工程をさらに備えていることを特徴とする請求項１８に記載のＬＳＩの統計的遅延シミュレーション方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003044029A JP2004252831A (ja) | 2003-02-21 | 2003-02-21 | Ｌｓｉの統計的遅延シミュレーション装置及びそのシミュレーション方法 |
| US10/756,471 US7239997B2 (en) | 2003-02-21 | 2004-01-14 | Apparatus for statistical LSI delay simulation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003044029A JP2004252831A (ja) | 2003-02-21 | 2003-02-21 | Ｌｓｉの統計的遅延シミュレーション装置及びそのシミュレーション方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004252831A true JP2004252831A (ja) | 2004-09-09 |
Family
ID=32866470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003044029A Pending JP2004252831A (ja) | 2003-02-21 | 2003-02-21 | Ｌｓｉの統計的遅延シミュレーション装置及びそのシミュレーション方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7239997B2 (ja) |
| JP (1) | JP2004252831A (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007172497A (ja) * | 2005-12-26 | 2007-07-05 | Fujitsu Ltd | 集積回路レイアウト装置、その方法及びプログラム |
| JP2007233550A (ja) * | 2006-02-28 | 2007-09-13 | Fujitsu Ltd | 遅延解析プログラム、該プログラムを記録した記録媒体、遅延解析方法、および遅延解析装置 |
| US7320118B2 (en) | 2005-09-26 | 2008-01-15 | Fujitsu Limited | Delay analysis device, delay analysis method, and computer product |
| JP2008016748A (ja) * | 2006-07-10 | 2008-01-24 | Fujitsu Ltd | Ｌｓｉの取得率予測方法 |
| JP2008015747A (ja) * | 2006-07-05 | 2008-01-24 | Fujitsu Ltd | 統計的タイミング解析の悲観的誤差を評価する方法 |
| JP2008112406A (ja) * | 2006-10-31 | 2008-05-15 | Matsushita Electric Ind Co Ltd | セルライブラリの生成方法、これを用いたタイミング解析方法、セルライブラリの生成装置およびタイミング解析装置 |
| JP2008123306A (ja) * | 2006-11-14 | 2008-05-29 | Nec Electronics Corp | 電気特性測定回路、遅延ライブラリ作成装置、遅延ライブラリの作成方法、及び半導体集積回路の設計方法 |
| US7562266B2 (en) | 2005-11-16 | 2009-07-14 | Fujitsu Microelectronics Limited | Method and device for verifying timing in a semiconductor integrated circuit |
| JP2010512645A (ja) * | 2006-12-06 | 2010-04-22 | クゥアルコム・インコーポレイテッド | プロセスばらつき耐性メモリ設計 |
| JP2010170372A (ja) * | 2009-01-23 | 2010-08-05 | Nec Corp | 半導体集積回路の回路遅延検証装置、方法およびプログラム |
| JP2010530559A (ja) * | 2007-04-27 | 2010-09-09 | インターナショナル・ビジネス・マシーンズ・コーポレーション | プロセス・カバレッジ評価によるｉｃチップの機能性速度でのテスト法 |
| JP2011008410A (ja) * | 2009-06-24 | 2011-01-13 | Renesas Electronics Corp | 回路設計支援装置、回路設計支援装置の制御方法及び回路設計支援プログラム |
| US7944446B2 (en) | 2007-02-13 | 2011-05-17 | Fujitsu Limited | Device and method for displaying delay analysis results, and computer product |
| US8225254B2 (en) | 2008-08-07 | 2012-07-17 | Fujitsu Limited | Delay period analyzing apparatus, delay period analyzing method, and delay period analyzing program |
| US8281267B2 (en) | 2009-08-17 | 2012-10-02 | Fujitsu Limited | Circuit design support apparatus, circuit design support method, and circuit design support program |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7552040B2 (en) * | 2003-02-13 | 2009-06-23 | International Business Machines Corporation | Method and system for modeling logical circuit blocks including transistor gate capacitance loading effects |
| US7735048B1 (en) * | 2003-11-24 | 2010-06-08 | Cadence Design Systems, Inc. | Achieving fast parasitic closure in a radio frequency integrated circuit synthesis flow |
| US20050177356A1 (en) * | 2004-02-10 | 2005-08-11 | Matsushita Electric Industrial Co., Ltd. | Circuit simulation method and circuit simulation apparatus |
| JP2005352787A (ja) * | 2004-06-10 | 2005-12-22 | Matsushita Electric Ind Co Ltd | タイミング解析方法およびタイミング解析装置 |
| US20050288918A1 (en) * | 2004-06-24 | 2005-12-29 | Chen Thomas W | System and method to facilitate simulation |
| US7487475B1 (en) * | 2004-10-15 | 2009-02-03 | Cadence Design Systems, Inc. | Systems, methods, and apparatus to perform statistical static timing analysis |
| US7237212B2 (en) * | 2004-10-22 | 2007-06-26 | Synopsys, Inc. | Method and apparatus for reducing timing pessimism during static timing analysis |
| US7401307B2 (en) * | 2004-11-03 | 2008-07-15 | International Business Machines Corporation | Slack sensitivity to parameter variation based timing analysis |
| US7328416B1 (en) * | 2005-01-24 | 2008-02-05 | Sun Microsystems, Inc. | Method and system for timing modeling for custom circuit blocks |
| EP1866760A4 (en) * | 2005-03-18 | 2009-08-05 | Celik Mustafa | STATISTICAL DELAY AND NOISE CALCULATION, TAKING INTO ACCOUNT CELL AND CONNECTION FLUCTUATIONS |
| JP2006268479A (ja) * | 2005-03-24 | 2006-10-05 | Fujitsu Ltd | 設計支援装置、設計支援方法、設計支援プログラム、および記録媒体 |
| JP4619172B2 (ja) * | 2005-03-29 | 2011-01-26 | 富士通セミコンダクター株式会社 | タイミング解析方法、タイミング解析プログラム、およびタイミング解析装置 |
| US7308381B2 (en) * | 2005-08-31 | 2007-12-11 | Matsushita Electric Industrial Co., Ltd. | Timing verification method for semiconductor integrated circuit |
| US20070136705A1 (en) * | 2005-12-09 | 2007-06-14 | Fujitsu Limited | Timing analysis method and device |
| JP2007183932A (ja) * | 2005-12-09 | 2007-07-19 | Fujitsu Ltd | タイミング解析方法及びタイミング解析装置 |
| US8768657B2 (en) * | 2006-01-12 | 2014-07-01 | Jentek Sensors, Inc. | Remaining life prediction for individual components from sparse data |
| US7689953B1 (en) * | 2006-01-18 | 2010-03-30 | Globalfoundries Inc. | Method and apparatus for determining cell-based timing elements from a transistor-level design |
| US7506293B2 (en) * | 2006-03-22 | 2009-03-17 | Synopsys, Inc. | Characterizing sequential cells using interdependent setup and hold times, and utilizing the sequential cell characterizations in static timing analysis |
| JP2007257342A (ja) * | 2006-03-23 | 2007-10-04 | Matsushita Electric Ind Co Ltd | 半導体集積回路の設計装置及び設計方法 |
| JP4629607B2 (ja) * | 2006-03-31 | 2011-02-09 | 富士通セミコンダクター株式会社 | 半導体集積回路のタイミング検証方法及びタイミング検証装置 |
| US8275584B2 (en) * | 2006-12-12 | 2012-09-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Unified model for process variations in integrated circuits |
| US8185369B2 (en) * | 2007-01-08 | 2012-05-22 | Infineon Technologies Ag | Method and apparatus for characterizing properties of electronic devices depending on device parameters |
| US20080183443A1 (en) * | 2007-01-31 | 2008-07-31 | David Goren | Statistical simulation of on chip interconnects |
| EP2006784A1 (en) * | 2007-06-22 | 2008-12-24 | Interuniversitair Microelektronica Centrum vzw | Methods for characterization of electronic circuits under process variability effects |
| JP2009021378A (ja) * | 2007-07-11 | 2009-01-29 | Nec Electronics Corp | 半導体集積回路の生産方法、設計方法及び設計システム |
| US7647569B2 (en) * | 2007-08-01 | 2010-01-12 | Micron Technology, Inc. | Systems, methods, and computer-readable media for adjusting layout database hierarchies for more efficient database processing and storage |
| US8094686B2 (en) * | 2008-04-10 | 2012-01-10 | Agere Systems, Inc. | Method and apparatus for simulating packet delay variation of a multi-switch network |
| US8375343B1 (en) * | 2008-04-11 | 2013-02-12 | Cadence Design Systems, Inc. | Methods and apparatus for waveform based variational static timing analysis |
| US7886246B2 (en) * | 2008-04-16 | 2011-02-08 | International Business Machines Corporation | Methods for identifying failing timing requirements in a digital design |
| JP5304088B2 (ja) * | 2008-07-31 | 2013-10-02 | 富士通株式会社 | 遅延時間分布を解析する解析方法および解析装置 |
| US20110054806A1 (en) * | 2009-06-05 | 2011-03-03 | Jentek Sensors, Inc. | Component Adaptive Life Management |
| US8478576B1 (en) | 2010-03-04 | 2013-07-02 | Donald Kevin Cameron | Including variability in simulation of logic circuits |
| US8176461B1 (en) * | 2010-05-10 | 2012-05-08 | Xilinx, Inc. | Design-specific performance specification based on a yield for programmable integrated circuits |
| US8515724B2 (en) | 2010-06-22 | 2013-08-20 | International Business Machines Corporation | Technology computer-aided design (TCAD)-based virtual fabrication |
| US8516424B2 (en) * | 2011-09-27 | 2013-08-20 | Lsi Corporation | Timing signoff system and method that takes static and dynamic voltage drop into account |
| US8762904B2 (en) * | 2012-03-28 | 2014-06-24 | Synopsys, Inc. | Optimizing logic synthesis for environmental insensitivity |
| KR102328044B1 (ko) | 2014-10-21 | 2021-11-17 | 삼성전자주식회사 | 시뮬레이터의 작동 방법과 이를 수행할 수 있는 장치 |
| US10222850B2 (en) * | 2016-10-06 | 2019-03-05 | International Business Machines Corporation | Voltage and frequency balancing at nominal point |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5383167A (en) | 1991-10-16 | 1995-01-17 | Nextwave Design Automation | Method and apparatus for histogram based digital circuit simulator |
| JP3207989B2 (ja) * | 1993-12-21 | 2001-09-10 | 三菱電機株式会社 | 遅延時間計算装置 |
| JPH10124563A (ja) * | 1996-08-27 | 1998-05-15 | Matsushita Electric Ind Co Ltd | 論理回路の遅延計算方法、その遅延計算装置及び遅延ライブラリの遅延データ計算方法 |
| TW346657B (en) * | 1996-08-29 | 1998-12-01 | Matsushita Electron Co Ltd | Simulation device for time degradation of LSI and simulation method thereof |
| JPH113366A (ja) * | 1997-06-13 | 1999-01-06 | Fujitsu Ltd | 遅延時間算出方法、遅延時間算出装置、テーブル作成方法及び記憶媒体 |
| US6278964B1 (en) * | 1998-05-29 | 2001-08-21 | Matsushita Electric Industrial Co., Ltd. | Hot carrier effect simulation for integrated circuits |
| US7010475B2 (en) * | 1999-05-03 | 2006-03-07 | Koninklijke Philips Electronics N.V. | Derating factor determination for integrated circuit logic design tools |
| JP2000357183A (ja) * | 1999-06-16 | 2000-12-26 | Matsushita Electric Ind Co Ltd | 遅延ライブラリ表現方法、遅延ライブラリ生成方法、および遅延ライブラリを用いた遅延計算方法 |
| JP2001101258A (ja) * | 1999-10-04 | 2001-04-13 | Hitachi Ltd | 配線部における有効負荷容量算出方法及び電子回路の遅延時間算出方法 |
| JP2001147948A (ja) * | 1999-11-19 | 2001-05-29 | Matsushita Electric Ind Co Ltd | セルの遅延時間計算方法及び半導体集積回路のレイアウト最適化方法 |
| JP2001306647A (ja) * | 2000-04-21 | 2001-11-02 | Matsushita Electric Ind Co Ltd | タイミング検証方法 |
| JP3988015B2 (ja) * | 2000-06-06 | 2007-10-10 | 日本電気株式会社 | 半導体装置の設計方法 |
| JP2002163324A (ja) * | 2000-11-28 | 2002-06-07 | Hitachi Ltd | 遅延時間計算方法及びそれを用いた半導体集積回路の設計方法 |
| JP2003196341A (ja) * | 2001-12-25 | 2003-07-11 | Nec Electronics Corp | 半導体装置の設計方法 |
| WO2003060776A1 (fr) * | 2002-01-11 | 2003-07-24 | Fujitsu Limited | Procede et systeme de calcul du temps de retard d'un circuit integre a semi-conducteurs |
| US20040215437A1 (en) * | 2003-04-22 | 2004-10-28 | Chinsong Sul | System and method for improved accuracy of standard cell timing models |
| JP2005352787A (ja) * | 2004-06-10 | 2005-12-22 | Matsushita Electric Ind Co Ltd | タイミング解析方法およびタイミング解析装置 |
-
2003
- 2003-02-21 JP JP2003044029A patent/JP2004252831A/ja active Pending
-
2004
- 2004-01-14 US US10/756,471 patent/US7239997B2/en not_active Expired - Fee Related
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7320118B2 (en) | 2005-09-26 | 2008-01-15 | Fujitsu Limited | Delay analysis device, delay analysis method, and computer product |
| US7562266B2 (en) | 2005-11-16 | 2009-07-14 | Fujitsu Microelectronics Limited | Method and device for verifying timing in a semiconductor integrated circuit |
| US7424694B2 (en) | 2005-12-26 | 2008-09-09 | Fujitsu Limited | Integrated circuit layout device, method thereof and program thereof |
| JP2007172497A (ja) * | 2005-12-26 | 2007-07-05 | Fujitsu Ltd | 集積回路レイアウト装置、その方法及びプログラム |
| JP2007233550A (ja) * | 2006-02-28 | 2007-09-13 | Fujitsu Ltd | 遅延解析プログラム、該プログラムを記録した記録媒体、遅延解析方法、および遅延解析装置 |
| JP4734141B2 (ja) * | 2006-02-28 | 2011-07-27 | 富士通株式会社 | 遅延解析プログラム、該プログラムを記録した記録媒体、遅延解析方法、および遅延解析装置 |
| US7516432B2 (en) | 2006-02-28 | 2009-04-07 | Fujitsu Limited | Circuit delay analyzing method, circuit delay analyzing apparatus, and computer product |
| JP2008015747A (ja) * | 2006-07-05 | 2008-01-24 | Fujitsu Ltd | 統計的タイミング解析の悲観的誤差を評価する方法 |
| JP2008016748A (ja) * | 2006-07-10 | 2008-01-24 | Fujitsu Ltd | Ｌｓｉの取得率予測方法 |
| JP2008112406A (ja) * | 2006-10-31 | 2008-05-15 | Matsushita Electric Ind Co Ltd | セルライブラリの生成方法、これを用いたタイミング解析方法、セルライブラリの生成装置およびタイミング解析装置 |
| JP2008123306A (ja) * | 2006-11-14 | 2008-05-29 | Nec Electronics Corp | 電気特性測定回路、遅延ライブラリ作成装置、遅延ライブラリの作成方法、及び半導体集積回路の設計方法 |
| JP2010512645A (ja) * | 2006-12-06 | 2010-04-22 | クゥアルコム・インコーポレイテッド | プロセスばらつき耐性メモリ設計 |
| US7944446B2 (en) | 2007-02-13 | 2011-05-17 | Fujitsu Limited | Device and method for displaying delay analysis results, and computer product |
| JP2010530559A (ja) * | 2007-04-27 | 2010-09-09 | インターナショナル・ビジネス・マシーンズ・コーポレーション | プロセス・カバレッジ評価によるｉｃチップの機能性速度でのテスト法 |
| US8225254B2 (en) | 2008-08-07 | 2012-07-17 | Fujitsu Limited | Delay period analyzing apparatus, delay period analyzing method, and delay period analyzing program |
| JP2010170372A (ja) * | 2009-01-23 | 2010-08-05 | Nec Corp | 半導体集積回路の回路遅延検証装置、方法およびプログラム |
| JP2011008410A (ja) * | 2009-06-24 | 2011-01-13 | Renesas Electronics Corp | 回路設計支援装置、回路設計支援装置の制御方法及び回路設計支援プログラム |
| US8281267B2 (en) | 2009-08-17 | 2012-10-02 | Fujitsu Limited | Circuit design support apparatus, circuit design support method, and circuit design support program |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040167756A1 (en) | 2004-08-26 |
| US7239997B2 (en) | 2007-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004252831A (ja) | Ｌｓｉの統計的遅延シミュレーション装置及びそのシミュレーション方法 | |
| US10222852B2 (en) | Voltage and frequency balancing at nominal point | |
| JP4061295B2 (ja) | デジタル回路の統計的タイミング解析のためのシステムおよび方法 | |
| US5974247A (en) | Apparatus and method of LSI timing degradation simulation | |
| US8656331B1 (en) | Timing margins for on-chip variations from sensitivity data | |
| US20050276135A1 (en) | Timing analysis method and apparatus | |
| JP2005011892A (ja) | Ｌｓｉの設計マージンの設定方法 | |
| US8627263B2 (en) | Gate configuration determination and selection from standard cell library | |
| JP2007026449A (ja) | 検証問題の困難度を評価する方法、論理装置及びシステム | |
| US20070094626A1 (en) | Methods for measurement and prediction of hold-time and exceeding hold time limits due to cells with tied input pins | |
| US20150356229A1 (en) | Physical cell electromigration data generation | |
| US8707234B1 (en) | Circuit noise extraction using forced input noise waveform | |
| US20060059446A1 (en) | Sensitivity based statistical timing analysis | |
| US8150638B1 (en) | Predicting parasitic capacitance in schematic circuit simulations using sub-circuit modeling | |
| CN109753675B (zh) | 逻辑门假信号建模的方法 | |
| JP2996214B2 (ja) | 半導体集積回路の信頼性検証装置及び検証方法並びに検証プログラムを格納した記憶媒体 | |
| JP2010170180A (ja) | 回路検証装置およびプログラム | |
| JP2006215987A (ja) | 電圧降下量計算方法及び電圧降下量計算装置、回路検証方法及び回路検証装置、並びに回路設計方法及び回路設計装置 | |
| US7185298B2 (en) | Method of parasitic extraction from a previously calculated capacitance solution | |
| US8458633B2 (en) | Semiconductor integrated circuit design apparatus and method for analyzing a delay in a semiconductor integrated circuit | |
| JP3243434B2 (ja) | Ｌｓｉのタイミング劣化シミュレーション装置およびシミュレーション方法 | |
| US7552410B1 (en) | Estimating LUT power usage | |
| JP4066399B2 (ja) | 集積回路におけるホットキャリア効果のシミュレーション方法 | |
| Khvatov et al. | Method for Determining the Optimal Composition of a Reduced Standard Cell Library for FPGA | |
| Ohlinger et al. | The Involution Tool for Accurate Digital Timingand Power Analysis |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050804 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080602 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080617 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081028 |