JP2003196341A

JP2003196341A - 半導体装置の設計方法

Info

Publication number: JP2003196341A
Application number: JP2001392414A
Authority: JP
Inventors: Junichi Goto; 順一後藤
Original assignee: NEC Electronics Corp
Current assignee: NEC Electronics Corp
Priority date: 2001-12-25
Filing date: 2001-12-25
Publication date: 2003-07-11
Also published as: US20030121014A1; US7051314B2; TW589551B; TW200301862A

Abstract

(57)【要約】【課題】遅延変動分の大きさや位置依存性を更に詳細
に考慮して、構成部品の遅延値のバラツキを可能な限り
低減しつつ論理合成することができる半導体装置の設計
方法を提供する。【解決手段】本半導体装置の設計方法は、半導体チッ
プの論理回路内の構成部品２１〜２３の種類毎及び／又
は信号経路２１１、２１２毎に算出した遅延値をライブ
ラリ１０に格納した設計支援装置を用い、ウエハ面に複
数の半導体チップを配列した構造を論理シミュレーショ
ンする。この設計方法では、各半導体チップが形成され
るウエハ面の単位露光領域内で露光処理時の物理的要因
によって生じる遅延値の露光依存変動分をライブラリ１
０に加え、該露光依存変動分と遅延値とに基づいて、各
半導体チップにおける論理回路内の信号経路２５、２１
１、２１２の伝搬遅延時間を夫々算出する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の設計
方法に関し、更に詳しくは、設計支援装置を用いて半導
体装置の論理回路を設計する半導体装置の設計方法に関
する。

【０００２】

【従来の技術】半導体装置（以下、ＬＳＩとも呼ぶ）を
設計開発する際には、設計支援装置によってレイアウト
データを作成しつつ各処理を実行する。ＬＳＩのレイア
ウト設計では、論理回路内の論理ゲート等の構成部品の
概略配置を決定するフロアプラン処理、構成部品を実際
に配置する配置処理、及び、結線すべき構成部品間の配
線経路を決定する配線処理等が行われる。

【０００３】ところで、上記構成部品である論理ゲート
等の信号経路の遅延値は、複雑なＬＳＩ製造工程におけ
る様々な要因によって半導体チップ毎にバラツキを生じ
る。そこで、構成部品内の信号経路の遅延値を格納する
遅延値ライブラリに、構成部品の遅延のバラツキとし
て、最良値ＭＩＮ、通常値ＴＹＰ、及び最悪値ＭＡＸを
格納し、半導体チップ毎のバラツキの発生に対処しつつ
設計する。しかし実際には、構成部品の信号経路の遅延
値は、１つの半導体チップ内でも夫々にバラツキがあ
る。

【０００４】構成部品の遅延値のバラツキには、構成部
品が搭載されるウエハ面内での位置に依存して、このウ
エハ面内にわたって比較的なだらかに変化する遅延成分
（以下、ウエハ面内位置依存変動分と呼ぶ）が含まれ
る。ウエハ面内位置依存変動分は、ＬＳＩ製造時のウエ
ハ面内の熱分布、或いはＬＳＩ製造時のガウス雑音等に
起因して生じる。この成分には、構成部品の搭載位置と
は相関をもたないランダムに変化する遅延成分（以下、
ランダム変動分と呼ぶ）も含まれる。

【０００５】ウエハ面内位置依存変動分とランダム変動
分との重ね合わせが、実際のバラツキとして発現する。
これに関しては、1999年２月発行の「アイ・イー・アイ
・シー・イー・トランザクションズ・オン・ファンダメ
ンタルズ、ボリューム・イー・８２・エー・ナンバー・
２」(IEIECE Transactions on Fundamentals、Vol.E82-
A、No.2)の３４８頁から３５５頁に記載の「ケー・オカ
ダ」(K.Okada)等による「レイアウト・ディペンデント
・マッチング・アナリシス・オブ・シーモス・サーキッ
ツ」(LayOUT Dependent Matching Analysis of CMOS Ci
rcuits)に記載されている。

【０００６】また、ウエハ面内位置依存変動分及びラン
ダム変動分の各分散又は標準偏差を用いたライブラリ構
成が、特願2000-169315号に記載されている。このライ
ブラリは、半導体チップ内における個別のバラツキに対
処した設計を行うため、図９に示すように、遅延値ライ
ブラリ２０に、論理合成を行うための基本ゲート等から
成る構成部品を格納すると共に、旧来の平均遅延に加え
て、ウエハ面内位置依存変動分及びランダム変動分の、
平均からどの程度の広がりを持つかを示す分散（又は標
準偏差）値を格納している。

【０００７】

【発明が解決しようとする課題】特願2000-169315号で
は、遅延バラツキをウエハ面内位置依存変動分とランダ
ム変動分とにのみ分離しているが、ここでウエハ面内位
置依存変動分には、更にマスク露光工程に起因する成分
が含まれると考えられる。マスク露光工程は、ステッパ
露光装置によってマスク（又はレチクル）に描画されて
いる回路パターンを、ウエハ面上のフォトレジストに感
光・転写させる工程であり、マスクサイズを単位とした
１回の露光を繰り返し行うことで、ウエハ全面に同じ回
路パターンを多数個転写する。この繰返しの露光は、一
般的には、露光繰返しに単位である各領域（以下、単位
露光領域と呼ぶ）の縦及び横のサイズを周期として、２
次元的に並べる手法で行われる。

【０００８】各回の露光はほぼ共通の物理的要因を持つ
と考えられるため、各単位露光領域内に形成される回路
パターン形成の特徴も同様にほぼ共通となる。その結
果、測定される構成部品のしきい値やオン電流等のデバ
イスパラメータのバラツキ、ひいては遅延時間のバラツ
キが露光依存変動分になると考えられる。このような物
理的要因の１つとして、露光装置のレンズ収差がある。
このレンズ収差により、レンズの半径方向に沿って感光
・転写の解像度が低下する現象が生じるが、この現象に
よって、単位露光領域の中心から等しい距離に形成され
る回路パターンには、転写された各半導体チップ毎に同
様の形状バラツキが発生すると考えられる。

【０００９】図１０は、デバイスパラメータの測定用ウ
エハを或る直径位置で切断した際の、直径(横軸)方向の
距離に対応した遅延値の分布を示すグラフである。横軸
はウエハの直径方向の距離を、縦軸はトランジスタ等の
構成部品のしきい値等の電流特性を夫々デバイスパラメ
ータとして示している。グラフ中、実線は遅延値の分布
値をプロットし、破線は遅延値に含まれるウエハ面内位
置依存変動分の値をプロットしたものである。実線と破
線との差分が露光依存変動分となる。なおここでは、簡
単のためランダム変動分は除外されたものとして考慮し
ない。

【００１０】上記分布において、もし測定用ウエハの単
位露光領域における特定位置にのみデバイスパラメータ
の測定用チップが搭載されているとすると、過小評価と
過大評価とを生じ得る。例えば、図１０の点Ａで示す位
置は、最良値（遅延値としては最小値）になるので、実
際のＬＳＩ設計でそれ以外の位置に搭載される論理ゲー
トの遅延値から見れば過小評価となる。逆に、点Ｂに示
すような位置のみに搭載されるのであれば、過大評価と
なる。或いは、単位露光領域に複数の測定用チップが搭
載されているとしても、特願2000-169315号の手法によ
れば、単位露光領域内のどの位置に露光依存変動分のど
のような値が存在するかという情報をライブラリに持た
ないので、より優れた設計を行うことは難しい。

【００１１】本発明は、上記に鑑み、遅延変動分の大き
さや位置依存性を更に詳細に考慮して、構成部品の遅延
値のバラツキを可能な限り低減しつつ論理合成すること
ができる半導体装置の設計方法を提供することを目的と
する。

【００１２】

【課題を解決するための手段】上記目的を達成するため
に、本発明に係る半導体装置の設計方法は、半導体チッ
プの論理回路内の構成部品の種類毎及び／又は信号経路
毎に算出した遅延値をライブラリに格納した設計支援装
置を用い、ウエハ面に複数の半導体チップを配列した構
造を論理シミュレーションする半導体装置の設計方法に
おいて、各半導体チップが形成されるウエハ面の単位露
光領域内で露光処理時の物理的要因によって生じる遅延
値の露光依存変動分を前記ライブラリに加え、該露光依
存変動分と前記遅延値とに基づいて、各半導体チップに
おける論理回路内の信号経路の伝搬遅延時間を夫々算出
することを特徴とする。

【００１３】本発明に係る半導体装置の設計方法では、
露光領域内で露光処理時の物理的要因で生じる遅延値の
露光依存変動分を考慮して、各半導体チップにおける論
理回路内の信号経路の伝搬遅延時間を夫々計算すること
ができる。これにより、半導体チップの特性値が持ち得
る遅延値のバラツキに関して、各変動分の大きさや位置
依存性を充分に考慮した最適な論理シミュレーションを
行うことができる。

【００１４】本発明の好ましい半導体装置の設計方法で
は、前記露光依存変動分に加えて、ウエハ面内の位置座
標と一定の相関を有するウエハ面内位置依存変動分と、
ウエハ面内の位置座標と相関なく生じるランダム変動分
とを更に前記ライブラリに加える。この場合、ウエハ面
内位置依存変動分とランダム変動分と露光依存変動分と
を全て考慮した最適な論理シミュレーションが実現す
る。

【００１５】例えば、前記物理的要因として、露光処理
で使用される露光装置のレンズ収差、又は露光処理で使
用するマスクパターンに施された光学的近接効果補正処
理の不完全性を挙げることができる。

【００１６】前記露光依存変動分は、露光処理時の単位
露光領域内の位置座標と一定の相関を有し、該位置座標
の関数として前記ライブラリに格納されることが好まし
い。また、前記位置座標との一定の相関が、前記単位露
光領域の中心からの距離に依存し、前記露光依存変動分
が、前記中心からの距離の関数として前記ライブラリに
格納されることも好ましい態様である。

【００１７】更に、前記ライブラリを作成する工程で
は、各構成部品の信号経路毎に遅延値を算出するための
測定用チップを単位露光領域内に複数搭載したデバイス
パラメータ測定用ウエハを複数用意し、各測定用チップ
の同じ位置毎に測定した各デバイスパラメータ群夫々の
平均値を求め、各平均値を夫々、各測定用チップの同じ
位置毎の露光依存変動分とすることができる。これによ
り、適正な露光依存変動分を容易に得ることができる。

【００１８】また、前記露光依存変動分が標準偏差であ
ることも好ましい態様である。

【００１９】本発明に係るプログラムは、前記半導体装
置の設計方法をコンピュータに実行させるためのプログ
ラムであって、前記コンピュータとしての設計支援装置
による読取りが可能に、前記伝搬遅延時間の計算処理用
として作成される。

【００２０】

【発明の実施の形態】以下、図面を参照し、本発明に係
る実施形態例に基づいて本発明を更に詳細に説明する。
図１は、本発明に係る一実施形態例の設計方法を示すフ
ローチャートである。本設計方法は、大きくは論理合成
工程５２及び自動レイアウト工程５５の２つから構成さ
れると捉えることができる。論理合成工程５２における
入力の１つは、機能記述５１からの入力であり、この機
能記述５１は、Verilog-HDL等のハードウエア記述言語
を用いて論理回路の所望の機能を記述したファイルであ
る。他の入力はライブラリ１０、１０Ａからの入力であ
り、このライブラリ１０、１０Ａの内容は後述する。

【００２１】論理合成工程５２では、機能記述５１に記
述された機能を実現する論理回路を、ライブラリ１０、
１０Ａに格納された種々の論理ゲートから適切なものを
選択し、組み合わせることによって合成する。その際、
単に論理を合成するだけでなく、合成した論理回路の各
信号経路における遅延時間が該当するタイミング制約を
満足するように最適化も行う。この最適化により、仕様
を満足する動作速度、或いは、更なる高速化を実現す
る。この最適化に必要な論理ゲートの遅延情報がライブ
ラリ１０、１０Ａに格納される。ネットリスト５３は、
論理合成の結果であり、合成された論理回路における論
理ゲート相互間の接続関係を表したファイルである。

【００２２】自動レイアウト工程５５の入力の１つは、
ネットリスト５３から供給され、他の入力は、半導体チ
ップ内の大まかな配置情報が格納されたフロアプラン５
４から供給される。自動レイアウト工程５５では、ネッ
トリスト５３及びフロアプラン５４から給送される情報
に基づいてレイアウトデータ５６を生成するが、この工
程においてもライブラリ１０、１０Ａを参照する。特に
配線負荷による遅延は、論理合成５２では確定できず、
レイアウトによって確定されるため、自動レイアウト工
程５５では、レイアウトによって確定するための遅延計
算を行う。

【００２３】図２は本設計方法における設計支援装置の
ライブラリ１０に格納した内容を示す図、図３は図２の
ライブラリ１０に格納されるＬＳＩの論理回路情報の一
例を模式的に示す図である。ここでライブラリ１０は、
図３に示す２入力１出力の２入力NANDゲートから成る論
理ゲート（構成部品）２１の情報を格納しているものと
して説明するが、実際にはそれが提供する全ての論理ゲ
ート等の構成部品に関する同様の情報を格納している。

【００２４】各構成部品の遅延特性は、種類毎、信号経
路毎、及び各信号経路の入力信号の遷移状態毎にライブ
ラリ１０に格納されている。ライブラリ１０では、図３
の論理ゲート２１の場合を想定し、行１１及び行１２に
夫々、入力される信号がHIGHからLOWに遷移する場合及
びLOWからHIGHに遷移する場合の遅延情報が夫々格納さ
れている。

【００２５】まず、IN0の行１１のH→Lの行１２に注目
する。行１１及び１２と平均遅延の列１３との交差部分
には、論理ゲート２１の入力IN0がHIGHからLOWに遷移す
る際の遅延時間として0.2nsecが格納されている。この
値は、前述したランダム変動分、ウエハ面内位置依存変
動分、及び露光依存変動分に起因してばらつく遅延時間
の平均値を示し、遅延時間の核となる遅延値（平均遅
延）である。

【００２６】ここでは平均遅延として一通りのみを示し
たが、実際にはウエハ間やロット間にわたるバラツキ
（変動分）も考慮することが望ましい。その場合、これ
らのバラツキによるバラツキ範囲を、いわゆるＭＩＮ
(最良値)、ＴＹＰ(標準値)、及びＭＡＸ(最悪値)と呼ば
れるケースに分けて捉え、各ケース毎の平均遅延を定め
る。各ケースにおける平均遅延（遅延値）は夫々、全バ
ラツキにおける最良値(最小値)、標準値、及び最悪値
(最大値)である。これに応じて、後述する３つの遅延変
動分（１４、１５、１６）の標準偏差もケース毎に格納
することが可能になる。或いは、全ケースを通じて３成
分或いは２成分が共通の標準偏差を有するのであればそ
のように格納することも可能である。

【００２７】平均遅延の列１３には、３つの遅延変動分
（遅延バラツキ成分）によってばらつく遅延の平均値が
格納される。つまり、この平均遅延に遅延変動分を足し
合わせることにより、実際の遅延値が得られる。ライブ
ラリ１０のσrnd列１４には、遅延値のランダム変動分
の標準偏差が格納される。また、行１１、１２とσrnd
列１４との交差部分には、ランダム変動分の標準偏差と
して0.01nsecが格納されている。

【００２８】次に、σwafer列１５に注目する。σwafer
列１５は、遅延値のウエハ面内位置依存変動分の標準偏
差が、文字通りウエハ面内の位置によって変化すること
に対応させるために、複数の列に分割されている。具体
的には、製造される各半導体チップのウエハ面内での位
置を、半導体チップ単位とした座標、いわゆる半導体チ
ップ座標で表し、各半導体チップ位置でのウエハ面内位
置依存変動分の標準偏差が格納されている。ここで、σ
rndやσwaferにおける「σ」は標準偏差を示す。

【００２９】σwafer列１５におけるIN0の行１１のH→L
の行には、ウエハ面内の半導体チップ座標(0,0)での0.0
5nsec、座標(0,1)での0.05nsec、座標(0,2)での0.07nse
cが夫々格納されている。前述した特願2000-169315号に
は、本実施形態例のようにウエハ面内位置依存変動分を
ＬＳＩの位置に応じて扱う処理は何ら記載されていな
い。現在のＬＳＩ設計技術では、ウエハ面内のどの位置
に半導体チップが形成されるかという点を一般的に考慮
されていないが、ウエハ面内の位置に依って半導体チッ
プの歩留まりに偏りが生じることは事実である。従っ
て、本実施形態例では、ウエハ面内の位置に応じてウエ
ハ面内位置依存変動分を扱うことにより、高歩留まりが
期待できる半導体チップ位置を想定したＬＳＩ設計が可
能になる。

【００３０】次に、σshot列１６に注目する。このσsh
ot列１６もσwafer列１５と同様に、複数の列に分割さ
れている。これは、単位露光領域内における遅延値の露
光依存変動分の変化を扱うためである。このσshot列１
６には、製造される各半導体チップの単位露光領域内で
の半導体チップ座標毎に、露光依存変動分の標準偏差が
格納されている。つまり、単位露光領域内における半導
体チップの位置を、半導体チップを単位とした座標値で
表し、各半導体チップ位置での標準偏差が格納される。
半導体チップ単位の座標は(0,0)、(0,1)・・・で示され
る。

【００３１】σshot列１６におけるIN0の行１１のH→L
の行には、単位露光領域内の半導体チップ座標(0,0)で
の露光依存変動分として0.1nsec、座標(0,1)での露光依
存変動分として0.12nsec、座標(0,2)での露光依存変動
分として0.14nsecが夫々格納される。ただし、これは単
位露光領域内に複数の半導体チップを形成する、いわゆ
る多面付け露光の場合であり、単位露光領域に半導体チ
ップが１つしか含まれない場合、つまり単位露光領域が
半導体チップと同一である場合に関しては後述する。

【００３２】一般的には、ウエハ面内の位置と同様に、
単位露光領域内のどの位置に半導体チップが形成される
かということは考慮されないが、本実施形態例によれ
ば、単位露光領域内の半導体チップ位置を想定した高歩
留まりが期待できるＬＳＩ設計が可能になる。ここでは
（ｘ座標，ｙ座標）の形式で表記するが、σwafer列１
５では、ウエハ面内における半導体チップ位置が特定で
きるのであれば単純な番号付け等であっても良い。ま
た、σshot列１６では、単位露光領域内における半導体
チップ位置が特定できるのであれば単純な番号付け等で
あっても良い。いずれにしても、上記ウエハ面内におけ
る座標或いは番号付けとは別のものであり、単位露光領
域内における座標或いは番号付けである。

【００３３】例えば、平均遅延の列１３に格納される0.
2nsecに、上記３つの変動分である、σrnd列１４におけ
るランダム変動分の標準偏差と、σwafer列１５におけ
るウエハ面内位置依存変動分の標準偏差と、σshot列１
６における露光依存変動分の標準偏差とを足し合わせる
ことによって、論理ゲート２１の入力IN0がHIGHからLOW
に遷移する際のトータルの遅延時間を求めることができ
る。同様の遅延計算を、図３の信号経路２５を形成する
３つの論理ゲート２１〜２３に対して夫々実施すること
により、各信号経路毎の遅延時間を得ることができる。
各論理ゲート２１〜２４で該当する信号経路及び入力信
号遷移に対する平均遅延、σrnd、σwafer、σshotを夫
々、Tave1、Tave2、Tave3、σr1、σr2、σr3、σW1、
σW2、σW3、σs1、σs2、σs3とする。当然これらの値
はライブラリ１０、１０Ａを参照して得られる。

【００３４】ここで、論理ゲート２１の遅延時間を考え
る。論理ゲート２１は、入力IN0から出力OUTに至る第1
信号経路２１１と、入力IN1から出力OUTに至る第２信号
経路２１２とを有している。第1信号経路２１１の遅延
情報は、ライブラリ１０におけるIN0の行１１に格納さ
れ、第２信号経路２１２の遅延情報は、IN1の行１２に
格納されている。遅延時間の核である平均遅延Tave1
に、ランダム変動分σr1、ウエハ面内位置依存成分σW
1、及び露光依存変動分σs1を足し合わせるのである
が、厳密な意味でのこれらの値は不明であり、あくまで
もバラツキの大きさの程度を示す値としてそれらの標準
偏差がライブラリ１０に格納される。

【００３５】論理ゲート２１の遅延時間としては、歩留
まりに応じて決定する係数α及びβを導入し、次式 Tave1+α・σW1+β・σs1 で計算する。ランダム変動分σr1の計算は後述する。同
様の式を、論理ゲート２２、２３についても計算し、そ
の計算値を更に足し合わせると、信号経路２５の遅延時
間を評価する次式 (Tave1＋Tave2＋Tave3)+α(σW1+σW2+σW3)+β(σs1+
σs2+σs3) が得られる。

【００３６】各論理ゲートのランダム変動分は、ＬＳＩ
製造工程時のガウス雑音に起因して生じる成分であり、
独立事象の正規分布であると考えられる。そのような正
規分布を足し合わせた分布の分散は、各分散の和で表さ
れるという統計的な性質がある。従って、 (σr1・σr1+σr2・σr2+σr3・σr3)^1/2 をランダム変動分の寄与分とし、更に歩留まりに応じて
決定すべき係数γを導入する。

【００３７】以上から信号経路２５の遅延時間を評価す
る式として、次式 (Tave1+Tave2+ Tave3)+α(σW1+σW2+σW3)+β(σs1+σs2+σs3)+γ(σr1・σ r1+σr2・σr2+σr3・σr3)^1/2……（１）が得られる。ここで、例えばα=β=γ=３とすると、こ
れは各バラツキを正規分布と想定した場合のいわゆる３
σに相当する。

【００３８】図４に、図３における２入力NORゲートか
ら成る論理ゲート（構成部品）２２の各遅延特性を格納
したライブラリ１０Ａを示す。ライブラリ１０に格納さ
れた論理ゲート２１の各遅延特性と、ライブラリ１０Ａ
に格納された論理ゲート２２の各遅延特性を用いて、信
号経路２５の遅延計算を行う。

【００３９】図３に示す信号経路２５の始点Ａ、中間ノ
ードＱ１及びＱ２は夫々、論理ゲート２１の入力IN0、
論理ゲート２２の入力IN0、２入力NANDゲートから成る
論理ゲート２３の入力IN0に接続される。また、始点Ａ
がHIGHからLOWに遷移する場合を想定し、信号経路２５
以外のノードは、信号経路２５が活性化するような論理
値に固定されているものとする。従って、信号経路２５
の各ノードＡ、Ｑ１、Ｑ２、Ｘは夫々次のように遷移す
る。Ａ：Ｈ→Ｌ、Ｑ１：Ｌ→Ｈ、Ｑ２：Ｈ→Ｌ、Ｘ：Ｌ→Ｈ

【００４０】また、ウエハ面内位置依存変動分及び露光
依存変動分は夫々、半導体チップ座標(0,0)の標準偏差
とする。ここでα=β=γ=３とする。以上の条件によ
り、Tave1、Tave2、Tave3、σr1、σr2、σr3、σW1、
σW2、σW3、σs1、σs2、σs3の各値は、ライブラリ１
０及び図９を参照すると次のようになる。 Tave1＝0.2、Tave2＝0.24、Tave3＝0.24 σW1＝0.05、σW2＝0.07、σW3＝0.06 σs1＝0.1、σs2＝0.12、σs3＝0.12 σr1＝0.01、σr2＝0.01、σr3＝0.01

【００４１】これらの値を信号経路２５の遅延時間を評
価する前記式（１）に代入すると、遅延時間は、 (0.2+0.24+0.24)+3(0.05+0.07+0.06)+3(0.1+0.12+0.12)
+3(0.01・0.01+0.01・0.01+0.01・0.01)^1/2=2.292(nse
c) のように求まる。

【００４２】次に、単位露光領域に半導体チップが１つ
しか含まれない場合、すなわち単位露光領域が半導体チ
ップそのものである場合の露光依存変動分の扱いについ
て説明する。この場合には、ライブラリ１０のσshotに
示すような半導体チップ座標では表すことができないた
め、ミクロン等の長さ単位の座標で表す。ただし、適当
な間隔で選んだ位置を代表点とし、これら代表点におけ
る露光依存変動分の値、或いは代表点近傍での標準偏差
をライブラリ１０に格納する。これは、いわゆる２次元
でのサンプリングに相当する。

【００４３】この場合、１つの半導体チップ内で露光依
存変動分が変化するのであるから、論理合成の段階か
ら、論理ゲート等の構成部品が半導体チップ内のどこに
配置されるかを考慮する必要が生じる。最近では、フロ
アプランナと論理合成ツールとが統合化された設計環境
が実用的になってきており、大まかな半導体チップ上の
位置情報を取り込んでの論理合成が可能になってきてい
る。

【００４４】位置情報がわかれば、ライブラリ１０、１
０Ａから、位置情報の位置に対応する露光依存変動分の
値、或いは近傍での標準偏差を参照することができる。
従って、単位露光領域が半導体チップと同じ場合であっ
ても、露光依存変動分の位置よる変化を考慮した設計が
可能となる。ただし、標準偏差ではなく、各位置での露
光依存変動分の値そのものを利用する場合には、上記の
遅延時間の評価式におけるσs1等に代えて、その値を用
いる。ここで、歩留まりに応じて決定する係数βは１で
ある。

【００４５】例えば、露光処理時の代表的な物理的要因
であるレンズ収差が、露光依存変動分を生ずる支配的な
原因となる場合には、露光依存変動分は単位露光領域内
の位置座標を一定の相関を有する。この一定の相関は、
単位露光領域の中心からの距離に依存し、露光依存変動
分を、上記中心からの距離の関数としてモデル化し、ラ
イブラリ１０、１０Ａに格納することができる。この場
合には、図２に示したσshot列１６の半導体チップ座標
に代えて、単位露光領域中心からの距離を用いる。

【００４６】上記長さ単位の座標の場合と同様に、適当
な間隔で距離の代表値を選択し、この代表値における露
光依存変動分の値、或いは代表値近傍における標準偏差
を、ライブラリ１０のσshot列１６に格納する。値その
ものを用いる場合には、遅延時間の評価式の利用方法
も、上記長さ単位の座標の場合と同様のものとなる。

【００４７】ところで、図１に示した自動レイアウト工
程５５では、論理ゲート等の各構成部品の配置とそれら
を接続する配線とを決定する。つまり、各構成部品にと
っての負荷容量を決定する。負荷容量は、着目している
構成部品の出力に接続される配線の容量と、その配線の
先に接続される他の構成部品の入力容量の総和である。
微細化に伴って、遅延時間に対する配線容量の影響がよ
り支配的になってきている。

【００４８】従って、自動レイアウト工程５５では、負
荷容量による遅延時間を適切に決定することが望まし
い。そのためには、図５に示すように、単位負荷容量
（図５ではｐＦ）当たりの平均遅延、σrnd、σwafer及
びσshotを併せてライブラリ１０に格納すればよい。先
に示した遅延時間は構成部品自身の内部遅延時間であ
り、この遅延時間に、負荷容量による遅延時間増分を加
算することによって、対象とする構成部品の最終的な遅
延時間を評価することができる。負荷容量による遅延時
間増分は、先の内部遅延時間のそれと同様の計算によっ
て求めることができる。

【００４９】図１の論理合成５２においても、遅延時間
の負荷容量特性が参照される。この論理合成工程５２で
は、各構成部品を接続する配線は確定しないが、前述の
ように、近年ではフロアプランと論理合成とが統合化さ
れつつあり、論理合成の段階でも概略配線長等の情報が
利用されるようになってきている。或いは、少なくとも
被駆動の構成部品が確定するので、その入力負荷による
遅延時間増分を考慮する必要がある。いずれにしても、
論理合成工程５２でも遅延時間の負荷容量特性を参照す
る理由が生ずる。

【００５０】次に、ウエハ面内位置依存変動分とランダ
ム変動分との分離方法を説明する。ＬＳＩ製造工程時の
ガウス雑音に起因して生じるランダムバラツキは、ラン
ダムバラツキを含む複数のデータ間で相関が無いという
特徴があり、これを利用することで分離が可能である。

【００５１】本設計方法における、ウエハ面内位置依存
変動分とランダム変動分との分離は、設計上は同一であ
る複数枚（例えば１０枚）のデバイスパラメータの測定
用ウエハを用いる。図６に測定用ウエハ６１〜６１０を
示す。測定用ウエハ６１〜６１０の夫々は、設計上は同
一であるデバイスパラメータの測定用チップを複数個ず
つ搭載している。一般には、これら測定用チップは、測
定用ウエハ面内に２次元アレイ状に配置される。測定用
チップの搭載個数が多いほど、ウエハ面内位置依存変動
分を、位置に関する高い解像度で表すことができる。

【００５２】まず、測定用ウエハ６１〜６１０夫々にお
ける同一位置（点Ａ）に搭載される測定用チップを測定
し、該測定によるデバイスパラメータ値をPA1、PA2・・
・、PA10とする。これらの値は、各ウエハ６１、６２、
……、６１０の点Ａにおけるウエハ面内位置依存変動分
とランダム変動分との足し合わせである。更に、パラメ
ータ値PA1〜PA10の平均値PA0を計算し、この結果を、点
Ａにおけるウエハ面内位置依存変動分の値とする。

【００５３】また、測定用ウエハ上の他の全ての点に搭
載される測定用チップのデバイスパラメータ値に対して
も同様の処理を行うことにより、測定用ウエハ上の全点
におけるウエハ面内位置依存変動分の値を得ることがで
きる。ウエハ面内位置依存変動分は、PA1、PA2、……、
PA10に関して似通った値になり、ランダム変動分は、各
パラメータ間で相関がないものとなる。

【００５４】更に、得られたウエハ面内位置依存変動分
を、測定用ウエハ６１の全点におけるデバイスパラメー
タから同じ位置毎に減算することにより、測定用ウエハ
６１のランダム変動分が得られる。例えば、点Ａであれ
ば、PA1−PA0を計算する。この処理を、測定用ウエハ６
１の全デバイスパラメータに対して実施することによ
り、測定用ウエハ６１のランダム変動分が得られる。同
様の処理を測定用ウエハ６２から測定用ウエハ６１０に
対して実施し、各測定用ウエハのランダム変動分を得
る。

【００５５】PA1、PA2、……、PA10を足し合わせること
により、それらに含まれ、且つ似通った値となるウエハ
面内位置依存変動分は、強め合うことになる。一方、ラ
ンダム変動分は、足し合わせによって弱め合うことにな
る。従って、PA1、PA2、……、PA10の平均値PA0を計算
することにより、強め合った成分であるウエハ面内位置
依存変動分が得られる。このとき、ウエハの枚数が多い
ほど、分離精度も高くなる。なぜなら、「データ間で相
関がない」と扱えるのは、ある程度十分な個数が存在す
る場合である。言い換えると、少ない個数ではランダム
性が現れないからである。

【００５６】上記のような平均操作を、ウエハ面内の全
ての位置に搭載される測定用チップのパラメータに対し
て実施することにより、全点におけるウエハ面内位置依
存変動分を得ることができる。すなわち、ウエハ６１、
６２、……、６１０に共通のウエハ面内位置依存変動分
が得られる。

【００５７】上記方法で得られたウエハ面内位置依存変
動分を、ウエハ６１の全点のデバイスパラメータから、
同一の位置毎に減算することにより、ランダム変動分が
得られる。例えば、点Ａについては、PA1−PA0となる。
同様の処理を、ウエハ６１上の全点のデバイスパラメー
タに対して実施すれば、ウエハ６１のランダム変動分が
得られる。更に、ウエハ６２、……、６１０に対して
も、同様操作によってランダム変動分を得ることができ
る。

【００５８】ウエハ６１、６２、……、６１０夫々のラ
ンダム変動分の分散又は標準偏差を求め、更にそれらの
平均を求めることによって、最終的なランダム変動分の
分散又は標準偏差とする。或いは、ウエハ６１、６２、
……、６１０のランダム変動分を一括して分散又は標準
偏差を求めても、実用上は問題ないと考えられる。

【００５９】上記処理では、データを足し合わせるとラ
ンダム変動分は弱め合うという性質を利用して、ランダ
ム変動分を除去している。これはいわゆる平滑化という
処理であるが、上記性質を利用した他の平滑化の方法と
しては、移動平均やその拡張であるフィルタリング、或
いは異動中央値を用いることも可能である。

【００６０】次に、露光依存変動分の分離方法について
説明する。図７は、測定用ウエハ７０の面上の状態を模
式的に示す図である。測定用ウエハ７０の面上における
全て（ここでは１００個を想定）の単位露光領域７１、
７２、……、７１００からデバイスパラメータを測定す
る。つまり、デバイスパラメータの測定用ウエハ７０面
上の全ての単位露光領域７１、７２、……、７９９、７
１００でデバイスパラメータを測定する。

【００６１】単位露光領域７１、７２、……、７９９、
７１００には夫々、複数個ずつの構成部品を含む測定用
チップが搭載されている。各単位露光領域の同じ位置
（点Ｘ）に搭載される各構成部品から測定されるデバイ
スパラメータ群PX1、PX2、……、ＰＸ999、PX100を対象
として、これらの平均値PX0を計算する。同様に、各単
位露光領域の同じ位置（点Ｙ）に搭載される格納構成部
品から測定されるデバイスパラメータPY1、PY2、……、
ＰY999、PY100を対象として、これらの平均値PY0を計算
する。他の位置に搭載された構成部品に対しても同様に
平均値の計算を行う。これらの平均値PX0、PY0・・・
を、各測定用チップにおける同じ点Ｘ、Ｙ・・・におけ
る露光依存変動分とする。

【００６２】露光依存変動分を生じさせる露光工程の物
理的要因は、各回の露光でほぼ共通と考えられるため、
各単位露光領域内に形成される半導体回路パターン形成
の特徴も、同様にほぼ共通となる。その結果として測定
されるデバイスパラメータのバラツキもほぼ共通と考え
られる。従って、上記のように平均値を求めることによ
り、その共通性が強調されるため、平均値PX0を点Ｘに
おける露光依存変動分の値とし、平均値PY0を点Ｙにお
ける露光依存変動分の値とすることができる。単位露光
領域内の全点のデバイスパラメータに対して同様の処理
を行うことで、単位露光領域内の全点における露光依存
変動分の値PX0、ＰＹ０、・・・が得られる。

【００６３】図８は、論理回路の信号経路の遅延計算に
必要な量を説明するための図である。本設計方法におけ
る遅延値の計算方法では、個々の信号経路で、論理回路
を構成する論理ゲート等の構成部品８１、８２、……、
８ｎのウエハ面内位置依存変動分の標準偏差（σW1、σ
W2、……、σWn）の和を計算し、同様に、ランダム変動
分の分散VR1、VR2、……、VRnの和の平方根を計算す
る。更に、同様に、露光依存変動分の標準偏差σM1、σ
M2、……、σMnの和を計算する。

【００６４】本実施形態例におけるライブラリ１０、１
０Ａは、設計支援装置（コンピュータ）が読取り可能な
記録媒体に記録されると共に、ライブラリ１０、１０Ａ
を使用して論理回路の論理回路合成を行う論理合成処理
をコンピュータに実行させるためのプログラム（論理合
成ソフトウエア）も記録媒体に記録される。

【００６５】以上、本発明をその好適な実施形態例に基
づいて説明したが、本発明に係る半導体装置の設計方法
は、上記実施形態例の構成にのみ限定されるものではな
く、上記実施形態例の構成から種々の修正及び変更を施
した半導体装置の設計方法も、本発明の範囲に含まれ
る。

【００６６】

【発明の効果】以上説明したように、本発明に係る半導
体装置の設計方法によると、遅延変動分の大きさや位置
依存性を更に詳細に考慮して、構成部品の遅延値のバラ
ツキを可能な限り低減しつつ論理合成することができ
る。

【図面の簡単な説明】

【図１】本発明に係る一実施形態例の設計方法を示すフ
ローチャートである。

【図２】本実施形態例の設計方法におけるライブラリの
遅延特性の記憶内容を示す図である。

【図３】論理回路の信号経路の遅延計算を説明するため
の図である。

【図４】図３の遅延計算例に必要な２入力NORから成る
論理ゲートの遅延情報を格納したライブラリを示す図で
ある。

【図５】ライブラリに遅延時間の負荷容量特性を追加す
る方法を説明する図である。

【図６】ウエハ面内位置依存変動分とランダム変動分を
分離する方法を説明するための図である。

【図７】露光依存変動分を分離する方法を説明するため
の図である。

【図８】論理回路の信号経路の遅延計算に必要な量を説
明するための図である。

【図９】ウエハ面内位置依存変動分とランダム変動分報
を格納した本発明の基礎となるライブラリを示す図であ
る。

【図１０】ウエハ面内位置依存変動分と露光依存変動分
との関係を説明するための図である。

【符号の説明】

１０、１０Ａ：ライブラリ２１〜２４：論理ゲート（構成部品）２５：信号経路５１：機能記述５２：論理合成工程５３：ネットリスト５４：フロアプラン５５：自動レイアウト工程５６：レイアウトデータ６１〜６１０：測定用ウエハ７０：測定用ウエハ７１〜７１００：単位露光領域８１〜８ｎ：構成部品２１１：第1信号経路２１２：第２信号経路

Claims

【特許請求の範囲】

【請求項１】半導体チップの論理回路内の構成部品の
種類毎及び／又は信号経路毎に算出した遅延値をライブ
ラリに格納した設計支援装置を用い、ウエハ面に複数の
半導体チップを配列した構造を論理シミュレーションす
る半導体装置の設計方法において、各半導体チップが形成されるウエハ面の単位露光領域内
で露光処理時の物理的要因によって生じる遅延値の露光
依存変動分を前記ライブラリに加え、該露光依存変動分
と前記遅延値とに基づいて、各半導体チップにおける論
理回路内の信号経路の伝搬遅延時間を夫々算出すること
を特徴とする半導体装置の設計方法。
【請求項２】前記露光依存変動分に加えて、ウエハ面
内の位置座標と一定の相関を有するウエハ面内位置依存
変動分と、ウエハ面内の位置座標と相関なく生じるラン
ダム変動分とを更に前記ライブラリに加えることを特徴
とする、請求項１に記載の半導体装置の設計方法。
【請求項３】前記物理的要因が、露光処理で使用され
る露光装置のレンズ収差、又は露光処理で使用するマス
クパターンに施された光学的近接効果補正処理の不完全
性であることを特徴とする、請求項１又は２に記載の半
導体装置の設計方法。
【請求項４】前記露光依存変動分が、露光処理時の単
位露光領域内の位置座標と一定の相関を有し、該位置座
標の関数として前記ライブラリに格納されることを特徴
とする、請求項１〜３の何れかに記載の半導体装置の設
計方法。
【請求項５】前記位置座標との一定の相関が、前記単
位露光領域の中心からの距離に依存し、前記露光依存変
動分が、前記中心からの距離の関数として前記ライブラ
リに格納されることを特徴とする、請求項４に記載の半
導体装置の設計方法。
【請求項６】前記ライブラリを作成する工程では、各
構成部品の信号経路毎に遅延値を算出するための測定用
チップを単位露光領域内に複数搭載したデバイスパラメ
ータ測定用ウエハを複数用意し、各測定用チップの同じ
位置毎に測定した各デバイスパラメータ群夫々の平均値
を求め、各平均値を夫々、各測定用チップの同じ位置毎
の露光依存変動分とすることを特徴とする、請求項１〜
５の何れかに記載の半導体装置の設計方法。
【請求項７】前記露光依存変動分が標準偏差であるこ
とを特徴とする、請求項１〜６の内の何れか１項に記載
の半導体装置の設計方法。
【請求項８】請求項１〜７の何れかに記載の半導体装
置の設計方法をコンピュータに実行させるためのプログ
ラムであって、前記コンピュータとしての設計支援装置
による読取りが可能に、前記伝搬遅延時間の計算処理用
として作成されるプログラム。