JP4675249B2

JP4675249B2 - 位置依存変動量計算方法並びに回路解析方法

Info

Publication number: JP4675249B2
Application number: JP2006029729A
Authority: JP
Inventors: 正和田中
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2006-02-07
Filing date: 2006-02-07
Publication date: 2011-04-20
Anticipated expiration: 2026-02-07
Also published as: JP2007213134A; US7779373B2; US20070186196A1

Description

本発明は、半導体集積回路の回路設計に関し、特に、製造プロセスの情報等に基づいて回路特性をシミュレーションする技術に関するものである。

近年では、半導体集積回路の回路設計において、製造プロセスの微細化によって、プロセスばらつきが回路特性に与える影響が増大している。

従来、回路特性をシミュレーションする技術として、半導体集積回路を構成するトランジスタの形状パラメータ等をモンテカルロシミュレーションによって意図的にばらつかせることにより、半導体集積回路の回路特性を見積もる技術が知られている。

また、例えば特許文献１において、半導体集積回路のタイミング解析の際に、半導体集積回路を構成する論理セルの遅延ばらつきと、論理セル間の遅延ばらつきとの相関関係を考慮しつつ、半導体集積回路の遅延ばらつきを高速に見積もることにより、回路特性をシミュレーションする技術がある。
特開２００２−２７９０１２号公報

しかしながら、本発明者がプロセスばらつきの回路特性への影響を検討したところ、半導体集積回路に含まれる素子や配線などの形状や特性は、それら素子などの位置に依存して変動するものの、前記従来の技術や前記特許文献１記載の技術を用いた回路特性のシミュレーションでは、そのような半導体集積回路の素子などの配置位置に応じて回路特性を見積もっていなかった。

また、モンテカルロシミュレーションにおいて、複数のパラメータを意図的にばらつかせる場合には膨大な計算処理時間が必要であった。

本発明は、前記の課題に着目してなされたものであり、その目的は、半導体集積回路のレイアウト位置情報を用いて素子などの位置に依存した変動量を算出して、この変動量を用いた回路特性のシミュレーションを可能にすると共に、計算処理時間を従来よりも増大することなく、効率的にシミュレーションを行うことにある。

前記の目的を達成するために、本発明では、複数の要素によって構成される半導体集積回路において、前記半導体集積回路のレイアウト位置情報を参照して、半導体集積回路内の要素の配置位置に依存して変動する特性パラメータ又は形状パラメータを見積もることによって回路特性のシミュレーションを行う方法を採用する。

具体的に、請求項１記載の位置依存変動量計算方法は、設計対象の半導体集積回路を構成する各要素の特性パラメータ又は形状パラメータをコンピュータを用いて見積もるに際し、前記半導体集積回路の各要素のウェハ又はチップ上でのレイアウト位置情報を前記コンピュータに入力するステップと、複数の特性ばらつきのそれぞれに対応した複数の計算式によって、計算対象の要素のそれぞれについて、複数の位置トポロジをコンピュータにより計算する位置トポロジ計算ステップと、前記複数の位置トポロジのそれぞれに基づいて、前記要素の複数の位置依存変動量をコンピュータにより計算する位置トポロジ依存変動量計算ステップとを備え、前記要素の特性パラメータ又は形状パラメータを見積もることを特徴とする。

請求項２記載の発明は、前記請求項１記載の位置依存変動量計算方法において、前記各要素は、配線、素子、又は部分回路であることを特徴とする。

請求項３記載の発明は、前記請求項１記載の位置依存変動量計算方法において、前記各要素の配置位置は、所定の座標系の座標によって表されることを特徴とする。

請求項４記載の発明は、前記請求項３記載の位置依存変動量計算方法において、前記所定の座標系の原点及び座標軸の方向は、乱数に基づいて決定されることを特徴とする。

請求項５記載の発明は、前記請求項１記載の位置依存変動量計算方法において、前記位置依存変動量の計算位置は、所定の座標系の座標によって表されることを特徴とする。

請求項６記載の発明は、前記請求項１記載の位置依存変動量計算方法であって、前記位置トポロジ計算ステップでは、計算式を予め設定して位置トポロジを計算することを特徴とする。

請求項７記載の発明は、前記請求項１記載の位置依存変動量計算方法であって、前記位置トポロジ計算ステップでは、設計対象とする半導体集積回路の回路特性のワーストケースとなる位置トポロジ計算式を用いて位置トポロジを計算することを特徴とする。

請求項８記載の発明は、前記請求項１記載の位置依存変動量計算方法であって、前記位置トポロジ計算ステップでは、位置トポロジを計算する計算式の係数を乱数として扱って位置トポロジを計算することを特徴とする。

請求項９記載の発明は、前記請求項１記載の位置依存変動量計算方法であって、前記位置トポロジ計算ステップでは、半導体集積回路の製造プロセスの情報に基づいて設定した位置トポロジ計算式を用いて位置トポロジを計算することを特徴とする。

請求項１０記載の発明は、請求項９記載の位置依存変動量計算方法において、前記位置トポロジ計算式は、製造プロセスにおけるイオン注入方向、及び露光方向、及び研磨方向、及び洗浄方向、及び堆積方向の何れか１つの方向によって決定されることを特徴とする。

請求項１１記載の発明は、前記請求項１記載の位置依存変動量計算方法において、前記位置依存変動量は、前記各要素の配置位置に依存して変動する位置トポロジに基づいて計算され、前記位置トポロジは、半導体集積回路の部分レイアウトごとに周期性を持つことを特徴とする。

請求項１２記載の発明は、前記請求項１１記載の位置依存変動量計算方法において、前記部分レイアウトの周期性は、直交座標系の座標軸方向に繰り返されることを特徴とする。

請求項１３記載の発明は、前記請求項１１記載の位置依存変動量計算方法において、前記部分レイアウトの周期性は、極座標系の回転方向に繰り返されることを特徴とする。

請求項１４記載の発明は、前記請求項１１記載の位置依存変動量計算方法において、前記部分レイアウトの形状や周期性の周期条件は、製造プロセスの情報に基づいて決定されることを特徴とする。

請求項１５記載の発明は、前記請求項１４記載の位置依存変動量計算方法において、前記部分レイアウトの形状や周期性の周期条件は、製造プロセスにおけるイオン注入領域、及び露光領域、及び研磨領域、及び洗浄領域、及び堆積領域の何れか１つの領域によって決定されることを特徴とする。

請求項１６記載の発明は、前記請求項１４記載の位置依存変動量計算方法において前記製造プロセスの情報は、製造プロセスにおける所定の工程の回転角度であることを特徴とする。

請求項１７記載の発明は、前記請求項１６記載の位置依存変動量計算方法において、前記所定の工程の回転角度は、製造プロセスにおけるイオン注入工程、及び露光工程、及び研磨工程、及び洗浄工程、及び堆積工程の何れか１つの工程での回転角度であることを特徴とする。

請求項１８記載の発明は、前記請求項１記載の位置依存変動量計算方法において、前記位置依存変動量は、プロセスばらつきによる前記各要素の特性パラメータや形状パラメータの変動量であることを特徴とする。

請求項１９記載の発明は、前記請求項１記載の位置依存変動量計算方法において、前記位置依存変動量は、プロセスばらつきの分布関数の平均値であることを特徴とする。

請求項２０記載の発明は、前記請求項１記載の位置依存変動量計算方法において、前記各要素は、配線、素子、又は部分回路であり、前記位置依存変動量は、前記素子又は配線の形状パラメータ、並びに、素子の閾値電圧及び酸化膜厚及び抵抗値及び容量値の特性パラメータの何れか１つのパラメータの変動量であることを特徴とする。

請求項２１記載の発明は、前記請求項１記載の位置依存変動量計算方法において、前記位置依存変動量は、前記各要素の配置位置に依存して変動する位置トポロジに基づいて計算されることを特徴とする。

請求項２２記載の発明は、前記請求項２１記載の位置依存変動量計算方法において、前記位置依存変動量は、予め設定した所定の位置依存変動量計算式によって計算されることを特徴とする。

請求項２３記載の回路解析方法は、設計対象の半導体集積回路の回路特性を解析する回路解析方法であって、前記半導体集積回路の各要素のウェハ又はチップ上でのレイアウト位置情報を前記コンピュータに入力するステップと、複数の特性ばらつきのそれぞれに対応した複数の計算式によって、計算対象の要素のそれぞれについて、複数の位置トポロジをコンピュータにより計算する位置トポロジ計算ステップと、前記複数の位置トポロジのそれぞれに基づいて、前記要素の複数の位置依存変動量をコンピュータにより計算する位置トポロジ依存変動量計算ステップとを備え、位置トポロジ依存変動量計算ステップにより計算された位置依存変動量を用いて前記半導体集積回路のシミュレーションを行うことを特徴とする。

請求項２４記載の発明は、前記請求項２３記載の回路解析方法において、前記位置依存変動量は、予め所定の値が算出されていることを特徴とする。

請求項２５記載の発明は、前記請求項２３記載の回路解析方法において、前記位置依存変動量は、設計対象の半導体集積回路の回路特性のワーストケースとなる位置依存変動量であることを特徴とする。

請求項２６記載の発明は、前記請求項２３記載の回路解析方法において、前記位置依存変動量は、所定の分布関数で表されることを特徴とする。

請求項２７記載の発明は、前記請求項２３記載の回路解析方法において、乱数を用いて前記半導体集積回路のシミュレーションを行うことを特徴とする。

請求項２８記載の発明は、前記請求項２３記載の回路解析方法において、前記各要素の配置位置に依存して変動する位置依存変動量と、前記各要素の配置位置に依存しない分布情報とを用いて前記半導体集積回路のシミュレーションを行うことを特徴とする。

請求項２９記載の発明は、前記請求項１記載の位置依存変動量計算方法を用いて、設計対象の半導体集積回路の特性を解析する回路解析方法であって、前記位置依存変動量計算方法で計算した前記半導体集積回路の各要素の位置依存変動量を用いて、前記半導体集積回路のシミュレーションを行うことを特徴とする。

請求項３０記載の発明は、前記請求項２９記載の回路解析方法において、乱数を用いて前記半導体集積回路のシミュレーションを行うことを特徴とする。

以上により、請求項１〜３０記載の位置依存変動量計算方法、並びに回路解析方法によれば、レイアウト位置情報に基づいて半導体集積回路内の各要素の配置位置に依存して変動する特性パラメータや形状パラメータを確実に見積もることができると共に、ランダムなばらつきを持たせることなく回路特性をシミュレーションすることが可能となる。

以上説明したように、請求項１〜３０記載の位置依存変動量計算方法並びに回路解析方法によれば、半導体集積回路のレイアウト位置情報に基づいた回路特性のシミュレーションを行うことが可能となる。

また、意図的にランダムなばらつきを持たせることが不要であるので、計算処理時間を従来よりも抑制しながら効率的に回路シミュレーションを行うことが可能となる。

以下、本発明の実施形態の位置依存変動量計算方法並びに回路解析方法を図面に基づいて説明する。

＜位置依存変動量計算方法＞
（第１の実施形態）
図１は、本発明の実施形態の半導体集積回路内の各要素のレイアウト位置情報を示した図である。

同図において、１０１は半導体集積回路のレイアウトであり、前記半導体集積回路を構成する各要素のウェハ又はチップ上でのレイアウト位置情報を示しており、前記要素として３つのトランジスタ１０、１１、１２が配置されている。前記各トランジスタ１０〜１２の配置位置を直交座標系の位置座標で表すと、前記トランジスタ１０の位置座標（ｘ１０、ｙ１０）は（０、０）、前記トランジスタ１１の位置座標（ｘ１１、ｙ１１）は（０、４）、前記トランジスタ１２の位置座標（ｘ１２、ｙ１２）は（４、４）である。また、前記３つのトランジスタ１０〜１２は配置位置以外は全く同条件であり、それら形状も同一である。

尚、座標系の原点及び座標軸の方向は乱数によって決定される。図１においては、原点が前記トランジスタ１０の配置位置と同じ位置に設定され、ｘ軸は図中横方向、ｙ軸は同縦方向に設定されている。

また、半導体集積回路を構成する各要素は、トランジスタといった素子のみでなく、配線や部分回路であっても良い。

図２は、本発明の実施形態の位置依存変動量計算処理フローを示した図である。

同図において、図１のようなレイアウト位置情報２０３を入力として、位置トポロジ計算ステップＳ２１１において、半導体集積回路を構成する各々の要素の位置トポロジを計算し、前記各々の要素の位置トポロジから成る位置トポロジ情報２１２を算出する。その後、前記位置トポロジ情報２１２を入力として、位置トポロジ依存変動量計算ステップＳ２１３において、前記各々の要素の位置依存変動量を計算し、前記各々の要素の位置依存変動量から成る位置依存変動量情報２０４を算出する。

前記位置トポロジ計算ステップＳ２１１及び前記位置トポロジ依存変動量計算ステップＳ２１３は位置依存変動量計算ステップＳ２０１であり、前記レイアウト位置情報２０３を入力として前記位置依存変動量情報２０４を算出する。前記位置依存変動量計算ステップＳ２０１において、コンピュータを用いて、各要素の位置座標（ｘ、ｙ）から、その配置位置に依存して変動する特性パラメータや形状パラメータの変動係数である位置トポロジＺ、及びプロセスばらつきによる特性パラメータや形状パラメータの変動量である位置依存変動量Ｖを計算する。前記位置トポロジＺを計算する位置トポロジ計算式や前記位置依存変動量Ｖを計算する位置依存変動量計算式は、以下の数式１及び数式２によってモデル化される（ａ、ｂ、ｃ、α、βは定数）。前記位置トポロジ計算式や位置依存変動量計算式は予め所定の計算式に設定される。

上記の数式１や数式２は一次関数であるが、二次関数等の任意の関数で定義しても良い。

また、前記トランジスタ１０〜１２の配置位置を直交座標系の位置座標で表したが、「ｘ＝ｒ・ｃｏｓθ」、「ｙ＝ｒ・ｓｉｎθ」として、極座標系の回転座標（ｒ、θ）で表すこともできる。前記トランジスタ１０〜１２を回転座標（ｒ、θ）で表すと、図１に示すように、前記トランジスタ１０の回転座標（ｒ１０、θ１０）は（０、０）、前記トランジスタ１１の回転座標（ｒ１１、θ１１）は（４、π／２）、前記トランジスタ１２の回転座標（ｒ１２、θ１２）は（５．６、π／４）となる。

ここで、各要素の回転座標（ｒ、θ）から位置トポロジＺを計算する位置トポロジ計算式は、以下の数式３でモデル化される（ｄ、ｅは定数）。

以下の表１及び表２に、位置依存変動量Ｖの計算対象となる形状パラメータ及び特性パラメータの例を示す。

本発明の第１の実施形態の位置依存変動量計算方法を以下に説明する。

本実施形態では、トランジスタのゲート幅Ｗの設計寸法と仕上がり寸法との寸法差（以下、ゲート幅寸法差と言う）ΔＷを計算する。ここでは、前記ゲート幅寸法差ΔＷが位置依存変動量である。

まず、位置トポロジ計算ステップＳ２１１において、トランジスタの位置トポロジＺが以下の数式４で定義される場合、図１のトランジスタ１１の位置トポロジＺ１１及びトランジスタ１２の位置トポロジＺ１２は以下の数式５及び数式６のように計算される。

その後、位置トポロジ依存変動量計算ステップＳ２１３において、位置依存変動量である前記ゲート幅寸法差ΔＷが位置トポロジＺを用いて以下の数式７で定義される場合、図１のトランジスタ１１のゲート幅寸法差ΔＷ１１及びトランジスタ１２のゲート幅寸法差ΔＷ１２は以下の数式８及び数式９のように計算される。

以上の説明では、上記数式７の位置依存変動量計算式を用いたが、プロセスばらつきによって特性パラメータや形状パラメータがランダムにばらつく場合には、ばらつきの中心値や平均値を位置依存変動量として用いることも可能である。また、半導体集積回路の要素の配置位置によってばらつきの中心が変動する場合には、その中心の位置依存性を計算することができる。さらに、要素の配置位置に依存して、特性パラメータや形状パラメータのばらつき量が変動する場合には、そのばらつき量を位置トポロジで表すことも可能である。ここで、ばらつき量は分散や標準偏差で表すことが可能である。

また、半導体集積回路内の要素のばらつきに、位置に依存する成分及び位置に依存しない成分（ランダムにばらつく成分）の両方がある場合には、位置に依存する成分のみを位置依存変動量で表すことが可能である。

さらに、上記数式４の位置トポロジ計算式において、乱数を加味して位置トポロジＺを計算しても良い。

ここで、半導体集積回路を構成する要素配置の位置は、位置座標（ｘ、ｙ）用いた方が任意の位置トポロジ計算式での表現が可能であるが、位置トポロジ計算式が特定の回転方向を持つ場合には回転座標（ｒ、θ）を用いた方が容易に表現可能である。

（第２の実施形態）
本発明の第２の実施形態の位置依存変動量計算方法を以下に説明する。

本実施形態では、トランジスタのゲート幅Ｗのゲート幅寸法差ΔＷが、平均μｗ、標準偏差σｗの分布特性を持つ場合について説明する。ここでは、前記ゲート幅寸法差ΔＷのプロセスばらつきの平均μｗ及び標準偏差σｗが位置依存変動量である。

トランジスタのゲート寸法差ΔＷのプロセスばらつきの平均μｗ及び標準偏差σｗが、位置トポロジＺｍ及び位置トポロジＺｓを用いて、以下の数式１０及び数式１１によって算出され、前記位置トポロジ計算Ｚｍ、Ｚｓが以下の数式１２及び数式１３で定義されている。

図２の位置トポロジ計算ステップＳ２１１において、図１に示したレイアウト位置情報２０３のトランジスタ１１の回転座標より、前記トランジスタ１１の位置トポロジ情報２１２である前記平均μｗの位置トポロジＺｍ及び、前記標準偏差σｗの位置トポロジＺｓが以下の数式１４及び数式１５によって計算される。

その後、位置トポロジ依存変動量計算ステップＳ２１３において、前記位置トポロジＺｍ及び位置トポロジＺｓを用いて、トランジスタ１１の位置依存変動量情報２０４、すなわち前記ゲート幅寸法差ΔＷのプロセスばらつきの平均μｗ及び標準偏差σｗが以下の数式１６及び数式１７によって計算される。

本実施形態では、上記の数式１６及び数式１７に示すように、トランジスタ１１のゲート幅寸法差ΔＷは、平均が「０．３２８」、標準偏差が「０．０５」のばらつきの分布特性を持つ分布関数で表される。したがって、半導体集積回路の要素の配置位置に依存して変動する形状パラメータや特性パラメータのプロセスばらつきの中心値やばらつき量を見積もることが可能である。

（第３の実施形態）
本発明の第３の実施形態の位置依存変動量計算方法を以下に説明する。

ここでは、上記の数式３において「ｄ＝１」となって、半導体集積回路の２つのトランジスタ間の距離に応じた位置依存変動量の最大値はわかっているが、位置依存変動の方向を表す「ｅ」の値が不明である場合において、図１の２つのトランジスタ１１、１２のゲート幅寸法差ΔＷ１１、ΔＷ１２の変動量差の最大値ｍａｘ（ΔＷ１１−Δｗ１２）を計算する方法、すなわち、半導体集積回路の回路特性のワーストケースでの位置トポロジ計算及び位置依存変動量計算について説明する。

トランジスタのゲート幅寸法差ΔＷが単位距離当たり「０．０１」の変動量を有するとき、位置トポロジＺを以下の数式１８、位置依存変動量情報２０４であるトランジスタのゲート幅寸法差ΔＷを以下の数式１９で定義する。

上記の数式１８及び数式１９によって、トランジスタ１１のゲート幅寸法差ΔＷ１１及びトランジスタ１２のゲート幅寸法差ΔＷ１２は以下の数式２０及び数式２１で計算できる。

上記の数式２０及び数式２１より、前記２つのトランジスタ１１、１２のゲート幅寸法差ΔＷ１１、ΔＷ１２の変動量差ΔＷ１１−ΔＷ１２は三角関数の加法定理を用いることで以下の数式２２で表すことができる。

上記の数式２２において、前記変動量差ΔＷ１１−ΔＷ１２の最大値ｍａｘ（ΔＷ１１−ΔＷ１２）は、以下の数式２３に示すように「ｅ＝０」又は「ｅ＝π」とすることで算出できる。

本実施形態を図２の位置依存変動量計算処理フローに対応づけると、まず、位置トポロジ計算ステップＳ２１１において、レイアウト位置情報２０３より、回路特性のワーストケースとなる位置トポロジ計算式、すなわち、「ｅ＝０」又は「ｅ＝π」とした数式１８を用いて、トランジスタ１１及びトランジスタ１２の位置トポロジＺ１１、Ｚ１２から成る位置トポロジ情報２１２を算出する。

次に、位置トポロジ依存変動量計算ステップＳ２１３において、前記位置トポロジ情報２１２を入力として、上記数式２０及び数式２１を計算し、回路特性のワーストケースとなる位置依存変動量情報２０４を算出する。その後、上記数式２３を用いて、前記２つのトランジスタ１１、１２のゲート幅寸法差の変動量差の最大値ｍａｘ（ΔＷ１１−ΔＷ１２）を求める。

上記のように、本実施形態によれば、位置依存変動量の単位距離あたりの最大変動量が既知である場合、変動の傾斜方向を指定することにより、半導体集積回路内の２つの要素の変動量差の最大値を計算することが可能となる。

（第４の実施形態）
本発明の第４の実施形態の位置依存変動量計算方法を以下に示す。

図３及び図４は、本発明の第４の実施形態における半導体集積回路内の位置トポロジを示したレイアウト図であり、図中の濃色方向に配置されるに従って位置トポロジの値は大きくなる。

ここでは、半導体集積回路内の位置トポロジが周期性を持つ場合の位置依存変動量の計算について説明する。

−位置座標−
位置座標系において、図３に示すように直交座標系のｘ軸方向にｘ０、ｙ軸方向にｙ０の部分レイアウトの単位で位置トポロジが周期性を持つ場合には、上記の数式１の位置トポロジ計算式は以下の数式２４で表すことができる。ここで、ｓをｔで割った余りを「ｓｍｏｄｔ」で表すものとする。

図２の位置トポロジ計算ステップＳ２１１において、上記の数式２４を用いて各要素の位置トポロジを算出する。以後の位置依存変動量の計算方法については、上記の実施形態と同様であるので、その説明は省略する。

−回転座標−
回転座標系において、図４に示すように極座標系の回転角度θ０の部分レイアウトの単位で位置トポロジが周期性を持つ場合には、上記の数式３の位置トポロジ計算式は、以下の数式２５で表すことができる。

図２の位置トポロジ計算ステップＳ２１１において、上記の数式２５を用いて各要素の位置トポロジを算出する。以後の位置依存変動量の計算方法については、上記の実施形態と同様であるので、その説明は省略する。

ここで、図３や図４に示した位置トポロジの周期性を表す値ｘ０、ｙ０、θ０は、半導体集積回路の設計者が任意に指定しても良く、また、乱数等を用いて計算機で自動的に生成しても良い。

さらに、イオン注入、露光、研磨、洗浄、堆積等の半導体集積回路の製造プロセス工程において、それらの工程が行われる際の領域や回転角度などのプロセス情報に基づいて、部分レイアウトの形状や周期性の周期条件などを決定することも可能である。前記プロセス情報としては、「ウェハ又はチップの部分ごとに繰り返し任意の製造工程を行うという情報」、「回転注入等、同じ工程を複数方向から行うという情報」などが挙げられる。

加えて、製造した半導体集積回路に対して様々な計測を行った実測値を用いて周期条件等を決定することも可能である。

従って、本実施形態では、半導体集積回路の製造プロセス工程の情報や実測情報に基づいて、半導体集積回路内の素子や配線の位置依存変動量の周期性を定義することで、効率よく位置依存変動量を見積もることが可能である。

（第５の実施形態）
本発明の第５の実施形態の位置依存変動量計算方法を以下に説明する。

本実施形態では、位置依存変動量情報２０４の算出において製造プロセス情報を反映させる。

具体的には、イオン注入、露光、研磨、洗浄、堆積等の工程での製造プロセス情報や、特性変動の因果関係は不明であっても半導体集積回路を実測した際に得られた製造プロセス情報を用いることが可能である。前記製造プロセス情報として、「注入工程時の注入方向等の製造プロセスの処理が行われる方向」、「注入工程等の処理が行われる中心点から距離に依存して変動する特性パラメータや形状パラメータ」、「チップ周辺等において変動する特性パラメータや形状パラメータの分布」、「実測による任意の分布関数」が挙げられる。

従って、本実施形態によれば、製造プロセス工程の情報や実測情報に基づいて、半導体集積回路を構成する素子や配線の配置位置に依存して変動する位置依存変動量を見積もることが可能である。

＜回路解析方法＞
（第６の実施形態）
本発明の第６の実施形態の回路解析方法を以下に説明する。

図５は、本発明の第６の実施形態の回路解析処理フローを示した図である。

同図において、位置依存変動量計算ステップＳ５０１では、レイアウト位置情報５０３を入力として、設計対象の半導体集積回路を構成する各要素の配置位置に依存して変動する特性パラメータや形状パラメータの変動量である位置依存変動量情報５０４を算出する。前記位置依存変動量情報５０４は、前記半導体集積回路の回路解析に必要な形状パラメータや特性パラメータの位置依存変動量から成る。

ここで、上記の位置依存変動量計算方法によって、位置依存変動量情報５０４として、トランジスタ１１、１２の各々のゲート幅寸法差ΔＷ１１、ΔＷ１２の値が「ΔＷ１１＝０．３２８」、「ΔＷ１２＝０．３５６」、閾値電圧の減少量ΔＶｔ１１、ΔＶｔ１２の値が「ΔＶｔ１１＝０．１０」、「ΔＶｔ１２＝０．１２」と算出されたとする。

シミュレーションステップＳ５０２では、回路情報５０５に対してシミュレーションを行うが、このときに前記回路情報５０５のトランジスタ１１、１２のゲート幅Ｗ１１、Ｗ１２及び、閾値電圧Ｖｔに対して、上記位置依存変動量ΔＷ１１、ΔＷ１２、ΔＶｔ１１、ΔＶｔ１２の値だけ補正してシミュレーションを行い、シミュレーション結果５０６を得る。

具体的には、前記回路情報５０５において、トランジスタ１１、１２のゲート幅Ｗが「Ｗ＝３．０」であり、閾値電圧Ｖｔが「Ｖｔ＝０．７０」であった場合、シミュレーションステップＳ５０２において、前記ゲート幅Ｗ１１、Ｗ１２及び前記閾値電圧Ｖｔ１１、Ｖｔ１２は以下の数式２６〜数式２９で算出した値が用いられる。

上記の数式２６〜数式２９で算出した値は、位置依存変動量を考慮した形状パラメータや特性パラメータであり、これらの値を用いてシミュレーションを行うことによって、半導体集積回路を構成する各要素の配置位置に依存して変動する変動量を反映した回路解析が可能となる。

尚、本実施形態において、位置依存変動量が予測可能である場合には、所定の予測値を用いてシミュレーションを行っても良い。また、上記の位置依存変動量計算方法以外の計算方法によって位置依存変動量を計算し、その値を用いてシミュレーションを行っても良いのは勿論である。

（第７の実施形態）
本発明の第７の実施形態の回路解析方法を以下に説明する。

本実施形態では、半導体集積回路を構成する要素のプロセスばらつきに、前記要素の配置位置に依存する成分と配置位置に依存しない成分とがある場合の回路解析方法について説明する。

ここで、トランジスタのゲート幅Ｗのゲート幅寸法差ΔＷのプロセスばらつきの中心値がトランジスタの配置位置に依存してする成分であり、前記中心値が上記の数式４及び数式７によって計算され、前記トランジスタのゲート幅Ｗのプロセスばらつきの標準偏差が配置位置に依存しない成分であり、その値が「０．１」と算出されたとする。

図６は、本発明の第７の実施形態の回路解析処理フローを示した図である。

同図において、位置依存変動量計算ステップＳ６０１では、レイアウト位置情報６０３を入力として、上記の数式２６及び数式２７のように計算を行い、位置依存変動量６０４を算出する。本実施形態において、前記位置依存変動量６０４はトランジスタ１１、１２のゲート幅のプロセスばらつきの中心値Ｗ１１、Ｗ１２である。

その後、シミュレーションステップＳ６０２において、回路情報６０５に対してシミュレーションを行うが、このときに乱数発生ステップＳ６０７において、前記トランジスタ１１のゲート幅に対する、平均「２．６７２」、標準偏差「０．１」の分布特性を持つ乱数群、及び前記トランジスタ１２のゲート幅に対する、平均「２．６４４」、標準偏差「０．１」の分布特性を持つ乱数群から成る乱数情報６０８発生させ、前記乱数情報６０８を用いてモンテカルロシミュレーションを行なう。

本実施形態の回路解析方法では、設計対象の半導体集積回路を構成する要素の配置位置に依存する成分と、配置位置に依存しないランダム成分とを考慮したモンテカルロシミュレーションを行うことが可能となる。

（第８の実施形態）
本発明の第８の実施形態の回路解析方法を以下に説明する。

本実施形態では、半導体集積回路を構成する要素のプロセスばらつきの中心値の位置依存性のワーストケースが予測できる場合に、前記要素のプロセスばらつきに、配置位置に依存する成分と配置位置に依存しない成分とがあるときの回路解析方法について説明する。

ここで、図１の２つのトランジスタ１１、１２のゲート幅Ｗのゲート幅寸法差ΔＷ１１、ΔＷ１２の各々のばらつき量は一定であるが、ばらつきの中心値Ｗ１１、Ｗ１２がトランジスタの位置に依存して変動するものとする。前記２つのトランジスタ１１、１２のゲート幅Ｗのばらつきの中心値Ｗ１１、Ｗ１２の差の最大値は、前記２つのトランジスタ間の距離をｘとすると以下の数式３０で表される。また、ばらつきの標準偏差は共に「０．１」とする。

このとき、各トランジスタ１１、１２のゲート幅寸法差ΔＷ１１、ΔＷ１２の位置トポロジ計算式を上記の数式１８及び数式１９を用いて表すことにより、プロセスばらつきの位置依存性を表現することができる。上記の数式２３より、「ｅ＝０」又は「ｅ＝π」のときにゲート幅寸法差の差ΔＷ１１−ΔＷ１２の値が最大となるので、ここでは、「ｅ＝０」として、トランジスタ１１、１２のばらつきの中心値Ｗ１１、Ｗ１２が最も離れた場合をワーストケースとして回路解析を行う。

図６において、位置依存変動量計算ステップＳ６０１では、レイアウト位置情報６０３を入力として、以下の数式３１〜数式３７のように計算を行い、位置依存変動量情報６０４を算出する。ここで、前記位置依存変動量情報６０４は、トランジスタ１１、１２のゲート幅寸法差ΔＷ１１、ΔＷ１２及びゲート幅のばらつきの中心値Ｗ１１、Ｗ１２である。

その後、シミュレーションステップＳ６０２において、回路情報６０５に対してシミュレーションを行なうが、このときに乱数発生ステップＳ６０７において、前記トランジスタ１１のゲート幅に対する、平均「２．７０」、標準偏差「０．１」の分布を持つ乱数群、及び前記トランジスタ１２のゲート幅に対する、平均「２．６６」、標準偏差「０．１」の乱数群から成る乱数情報６０８を発生させ、前記乱数情報６０８を用いてモンテカルロシミュレーションを行う。

本実施形態の回路解析方法では、複数の要素の位置に依存して変動する特性と、位置に依存しないランダム成分を考慮したモンテカルロシミュレーションを行うことが可能となる。

（第９の実施形態）
本発明の第９の実施形態の回路解析方法を以下に説明する。

本実施形態では、上記の第８の実施形態において、上記数式１８及び数式１９での回路特性のワーストケース、すなわち「ｅ＝０」の場合に限らず、「０≦ｅ≦２π」の範囲内で値を変化させて回路解析を行う。

図７は、本発明の第９の実施形態の回路解析処理フローを示した図である。

同図において、位置依存変動量計算ステップＳ７０１では、レイアウト位置情報７０３を入力として、上記の数式２０及び数式２１並びに数式３８及び数式３９に基づいて、位置依存変動量情報７０４の計算を行う。ここで、前記位置依存変動量情報７０４は、トランジスタ１１、１２のゲート幅寸法差ΔＷ１１、ΔＷ１２及びゲート幅のばらつきの中心値Ｗ１１、Ｗ１２である。前記ゲート幅寸法差ΔＷ１１、ΔＷ１２の計算において、ｅの値は「０≦ｅ＜２π」の範囲内の値を取るが、この値は乱数発生ステップＳ７０７において生成した乱数情報７０８によって与えられる。

その後、シミュレーションステップＳ７０２において、回路情報７０５に基づいてシミュレーションを行うが、このときに乱数発生ステップＳ７０７において、前記トランジスタ１１のゲート幅に対する、平均「２．７４」、標準偏差「０．１」の分布を持つ乱数群、及び前記トランジスタ１２のゲート幅に対する、平均「２．７０」、標準偏差「０．１」の乱数群から成る乱数情報６０８を発生させ、前記乱数情報６０８を用いてモンテカルロシミュレーションを行う。

ここで例えば数式３８及び数式３９において、ｅの値をｅ＝｛０、π／２、π、３π／２｝と変化させた場合、前記ゲート幅寸法差ΔＷ１１、ΔＷ１２は、ΔＷ１１＝｛０、−０．０４、０、０．０４｝、ΔＷ１２＝｛０．０４、０．０４、−０．０４、−０．０４｝となるので、Ｗ１１＝｛２．７、２．７４、２．７、２．６６｝、Ｗ１２＝｛２．６６、２．６６、２．７４、２．７４｝と計算される。

以上説明したように、本発明は、半導体集積回路のレイアウト位置情報を参照して、回路特性のシミュレーションを行うことができるので、微細化プロセスの半導体集積回路の特性検証等に有用である。

本発明の実施形態の半導体集積回路のレイアウトを示すレイアウト図である。本発明の位置依存変動量計算方法の計算処理フローを示すフロー図である。本発明の第４の実施形態における半導体集積回路内の位置トポロジを示したレイアウト図である。同実施形態の他のレイアウト図である。本発明の第６の実施形態の回路解析方法の解析処理フローを示す図である。本発明の第７及び第８の実施形態の回路解析方法の解析処理フローを示す図である。本発明の第９の実施形態の回路解析方法の解析処理フローを示す図である。

１０、１１、１２トランジスタ（要素）
２０３、５０３、６０３、７０３レイアウト位置情報
２０４、５０４、６０４、７０４位置依存変動量情報
２１２位置トポロジ情報
Ｓ２０１、Ｓ５０１、Ｓ６０１、Ｓ７０１位置依存変動量計算ステップ
Ｓ２１１位置トポロジ計算ステップ
Ｓ２１３位置トポロジ依存変動量計算ステップ
５０５、６０５、７０５回路情報
５０６、６０６、７０６シミュレーション結果
６０８、７０８乱数情報
Ｓ５０２、Ｓ６０２、Ｓ７０２シミュレーションステップ
Ｓ６０７、Ｓ７０７乱数発生ステップ

Claims

設計対象の半導体集積回路を構成する各要素の特性パラメータ又は形状パラメータをコンピュータを用いて見積もるに際し、
前記半導体集積回路の各要素のウェハ又はチップ上でのレイアウト位置情報を前記コンピュータに入力するステップと、
複数の特性ばらつきのそれぞれに対応した複数の計算式によって、計算対象の要素のそれぞれについて、複数の位置トポロジをコンピュータにより計算する位置トポロジ計算ステップと、
前記複数の位置トポロジのそれぞれに基づいて、前記要素の複数の位置依存変動量をコンピュータにより計算する位置トポロジ依存変動量計算ステップとを備え、
前記要素の特性パラメータ又は形状パラメータを見積もる
ことを特徴とする位置依存変動量計算方法。
前記請求項１記載の位置依存変動量計算方法において、
前記各要素は、配線、素子、又は部分回路である
ことを特徴とする位置依存変動量計算方法。
前記請求項１記載の位置依存変動量計算方法において、
前記各要素の配置位置は、所定の座標系の座標によって表される
ことを特徴とする位置依存変動量計算方法。
前記請求項３記載の位置依存変動量計算方法において、
前記所定の座標系の原点及び座標軸の方向は、乱数に基づいて決定される
ことを特徴とする位置依存変動量計算方法。
前記請求項１記載の位置依存変動量計算方法において、
前記位置依存変動量の計算位置は、所定の座標系の座標によって表される
ことを特徴とする位置依存変動量計算方法。
前記請求項１記載の位置依存変動量計算方法であって、
前記位置トポロジ計算ステップでは、計算式を予め設定して位置トポロジを計算する
ことを特徴とする位置依存変動量計算方法。
前記請求項１記載の位置依存変動量計算方法であって、
前記位置トポロジ計算ステップでは、設計対象とする半導体集積回路の回路特性のワーストケースとなる位置トポロジ計算式を用いて位置トポロジを計算する
ことを特徴とする位置依存変動量計算方法。
前記請求項１記載の位置依存変動量計算方法であって、
前記位置トポロジ計算ステップでは、位置トポロジを計算する計算式の係数を乱数として扱って位置トポロジを計算する
ことを特徴とする位置依存変動量計算方法。
前記請求項１記載の位置依存変動量計算方法であって、
前記位置トポロジ計算ステップでは、半導体集積回路の製造プロセスの情報に基づいて設定した位置トポロジ計算式を用いて位置トポロジを計算する
ことを特徴とする位置依存変動量計算方法。
請求項９記載の位置依存変動量計算方法において、
前記位置トポロジ計算式は、製造プロセスにおけるイオン注入方向、及び露光方向、及び研磨方向、及び洗浄方向、及び堆積方向の何れか１つの方向によって決定される
ことを特徴とする位置依存変動量計算方法。
前記請求項１記載の位置依存変動量計算方法において、
前記位置依存変動量は、前記各要素の配置位置に依存して変動する位置トポロジに基づいて計算され、
前記位置トポロジは、半導体集積回路の部分レイアウトごとに周期性を持つ
ことを特徴とする位置依存変動量計算方法。
前記請求項１１記載の位置依存変動量計算方法において、
前記部分レイアウトの周期性は、直交座標系の座標軸方向に繰り返される
ことを特徴とする位置依存変動量計算方法。
前記請求項１１記載の位置依存変動量計算方法において、
前記部分レイアウトの周期性は、極座標系の回転方向に繰り返される
ことを特徴とする位置依存変動量計算方法。
前記請求項１１記載の位置依存変動量計算方法において、
前記部分レイアウトの形状や周期性の周期条件は、製造プロセスの情報に基づいて決定される
ことを特徴とする位置依存変動量計算方法。
前記請求項１４記載の位置依存変動量計算方法において、
前記部分レイアウトの形状や周期性の周期条件は、製造プロセスにおけるイオン注入領域、及び露光領域、及び研磨領域、及び洗浄領域、及び堆積領域の何れか１つの領域によって決定される
ことを特徴とする位置依存変動量計算方法。
前記請求項１４記載の位置依存変動量計算方法において
前記製造プロセスの情報は、製造プロセスにおける所定の工程の回転角度である
ことを特徴とする位置依存変動量計算方法。
前記請求項１６記載の位置依存変動量計算方法において、
前記所定の工程の回転角度は、製造プロセスにおけるイオン注入工程、及び露光工程、及び研磨工程、及び洗浄工程、及び堆積工程の何れか１つの工程での回転角度である
ことを特徴とする位置依存変動量計算方法。
前記請求項１記載の位置依存変動量計算方法において、
前記位置依存変動量は、プロセスばらつきによる前記各要素の特性パラメータや形状パラメータの変動量である
ことを特徴とする位置依存変動量計算方法。
前記請求項１記載の位置依存変動量計算方法において、
前記位置依存変動量は、プロセスばらつきの分布関数の平均値である
ことを特徴とする位置依存変動量計算方法。
前記請求項１記載の位置依存変動量計算方法において、
前記各要素は、配線、素子、又は部分回路であり、
前記位置依存変動量は、前記素子又は配線の形状パラメータ、並びに、素子の閾値電圧及び酸化膜厚及び抵抗値及び容量値の特性パラメータの何れか１つのパラメータの変動量である
ことを特徴とする位置依存変動量計算方法。
前記請求項１記載の位置依存変動量計算方法において、
前記位置依存変動量は、前記各要素の配置位置に依存して変動する位置トポロジに基づいて計算される
ことを特徴とする位置依存変動量計算方法。
前記請求項２１記載の位置依存変動量計算方法において、
前記位置依存変動量は、予め設定した所定の位置依存変動量計算式によって計算される
ことを特徴とする位置依存変動量計算方法。
設計対象の半導体集積回路の回路特性を解析する回路解析方法であって、
前記半導体集積回路の各要素のウェハ又はチップ上でのレイアウト位置情報を前記コンピュータに入力するステップと、
複数の特性ばらつきのそれぞれに対応した複数の計算式によって、計算対象の要素のそれぞれについて、複数の位置トポロジをコンピュータにより計算する位置トポロジ計算ステップと、
前記複数の位置トポロジのそれぞれに基づいて、前記要素の複数の位置依存変動量をコンピュータにより計算する位置トポロジ依存変動量計算ステップとを備え、
位置トポロジ依存変動量計算ステップにより計算された位置依存変動量を用いて前記半導体集積回路のシミュレーションを行う
ことを特徴とする回路解析方法。
前記請求項２３記載の回路解析方法において、
前記位置依存変動量は、予め所定の値が算出されている
ことを特徴とする回路解析方法。
前記請求項２３記載の回路解析方法において、
前記位置依存変動量は、設計対象の半導体集積回路の回路特性のワーストケースとなる位置依存変動量である
ことを特徴とする回路解析方法。
前記請求項２３記載の回路解析方法において、
前記位置依存変動量は、所定の分布関数で表される
ことを特徴とする回路解析方法。
前記請求項２３記載の回路解析方法において、
乱数を用いて前記半導体集積回路のシミュレーションを行う
ことを特徴とする回路解析方法。
前記請求項２３記載の回路解析方法において、
前記各要素の配置位置に依存して変動する位置依存変動量と、前記各要素の配置位置に依存しない分布情報とを用いて前記半導体集積回路のシミュレーションを行う
ことを特徴とする回路解析方法。
前記請求項１記載の位置依存変動量計算方法を用いて、設計対象の半導体集積回路の特性を解析する回路解析方法であって、
前記位置依存変動量計算方法で計算した前記半導体集積回路の各要素の位置依存変動量を用いて、前記半導体集積回路のシミュレーションを行う
ことを特徴とする回路解析方法。
前記請求項２９記載の回路解析方法において、
乱数を用いて前記半導体集積回路のシミュレーションを行う
ことを特徴とする回路解析方法。