JP2008123306A - 電気特性測定回路、遅延ライブラリ作成装置、遅延ライブラリの作成方法、及び半導体集積回路の設計方法 - Google Patents

Abstract

【課題】遅延値のばらつきを、ランダム成分とシステマティック成分のショット依存成分及び面内傾向成分とに、より精密に分離することが可能な遅延ライブラリ作成方法を提供する。
【解決手段】遅延ライブラリ作成方法は、論理回路の回路部品の遅延値が格納されている遅延ライブラリを作成する方法である。（ａ）回路部品の半導体ウェハ上の第１電気特性データ４４に基づいて、ウェーブレット解析を行うことにより、半導体ウェハ面内の位置に依存する第１遅延データ４８と、半導体ウェハ面内の位置に依存しないランダムばらつき遅延値と露光処理によって生じる露光依存ばらつき遅延値とを含む第２遅延データとを算出するステップと、（ｂ）第２遅延データに基づいてフーリエ解析することにより、ランダムばらつき遅延値と露光依存ばらつき遅延値とを分離し、それぞれを第３遅延データと第４遅延データ４６とするステップとを具備する。
【選択図】図１４

Description

本発明は、電気特性測定回路、遅延ライブラリ作成装置、遅延ライブラリの作成方法、及び半導体集積回路の設計方法に関する。

半導体集積回路の論理設計やレイアウト設計では、論理を構成するための構成部品である論理セルの遅延値を考慮して、動作周波数などの設計仕様を満足するように設計が行われる。論理セルの遅延値は、製造プロセスに基づいて、トランジスタの電気特性によって決められる。

半導体集積回路の製造プロセスの微細化に伴い、製造時の様々な要因によって、チップごとに遅延値にばらつきが生じる。論理セルの遅延値に高精度が求められるのは当然だが、このとき、製造チップごと遅延値のばらつきをどのように考慮するかについても重要視されつつある。製造時のばらつきとしては、ゲート酸化膜のばらつき、ゲート長／幅のばらつきなどが挙げられる。これらのばらつきは、チップのウェハ面内での位置やパターン形状に依存して特性が変動するシステマティックばらつき（システマティック成分）と、拡散時の条件によって全く任意にばらつくランダムばらつき（ランダム成分）とに大別される。また、システマティックばらつきには、更に、マスクの露光工程に起因するショット依存ばらつき（ショット依存成分）と、それ以外の面内傾向ばらつき（面内傾向成分）が含まれる。

このショット依存成分を考慮した設計方法に関する技術が、特開２００３−１９６３４１号公報に開示されている。この従来技術によれば、マスク露光工程は、マスクに描画されている回路パターンを、ウェハ上のフォトレジストに感光／転写させる工程であり、マスクサイズを単位とした１回の露光を繰り返し行うことでウェハ前面に同じ回路パターンを複数個転写する。ここで、各回の露光はほぼ共通の物理的要因を持つと考えられるため、各回の露光で形成される回路パターンの特徴もほぼ共通となる。その結果、閾値やオン電流等のデバイスパラメータのばらつき、ひいては遅延時間のばらつきが露光依存（ショット依存に相当）変動分になると考えられる。ここで、物理的要因の一つとして、露光装置のレンズ収差が挙げられる。このレンズ収差により、レンズの半径方向に向って感光／転写の解像度が低下する現象が生じるが、この現象によって、露光領域の中心から等しい距離に形成される回路パターンには、同様の形状ばらつきが発生すると考えられる。

関連する技術として特開２００１−３５０８１０号公報に半導体装置設計用ライブラリの技術が開示されている。この従来技術では、ウェハ上のデバイスパラメタ分布データから、ウェーブレット変換を用いて、ウェハ内場所依存成分（面内傾向成分に相当）と単体ばらつき成分（ランダム成分に相当）とを分離する方法が記載されている。ただし、露光依存変動分に関する記載はない。

特開２００３−１９６３４１号公報 特開２００１−３５０８１０号公報

特開２００３−１９６３４１号公報では、測定用の複数のウェハそれぞれに対して、同一地点での測定結果からデバイスパラメータ（ＰＡ１、ＰＡ２、…）を求める。そして、これらデバイスパラメータの平均値（ＰＡ０）をウェハ面内依存変動分（面内傾向成分に相当）の値としている。また、デバイスパラメータ（ＰＡ１、ＰＡ２、…）からウェハ面内依存変動分（ＰＡ０）を減算した値をランダム変動分（ランダム成分に相当）としている。更に、各単位露光領域の同一地点でのデバイスパラメータの平均値（ＰＸ０、ＰＹ０、…）を露光依存変動分（ショット依存成分に相当）の値としている。実際の遅延計算を行う際には、ウェハ面内依存変動分の値、ランダム変動分の値、露光依存変動分の値のそれぞれの標準偏差を求めている。しかしながら、単に平均値を求めるだけでは、精度に問題があることが判って来ている。たとえば、デバイスパラメータの平均値を求めることは、当該デバイスパラ−メータの微細な変動を打ち消してしまう可能性がある。そのような微細な変化を結果として省略することは、製造プロセスの微細化に伴い無視できない問題となりつつある。

半導体装置の製造プロセスの微細化に対応して、遅延値のばらつきをより精密に求めることが可能な技術が望まれる。遅延値のばらつきを、ランダム成分とシステマティック成分のショット依存成分及び面内傾向成分とに、より精密に分離することが可能な技術が求められる。

以下に、発明を実施するための最良の形態で使用される番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、特許請求の範囲の記載と発明を実施するための最良の形態との対応関係を明らかにするために括弧付きで付加されたものである。ただし、それらの番号・符号を、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。

本発明の遅延ライブラリ作成方法は、論理回路の回路部品の遅延値が格納されている遅延ライブラリ（７０）を作成する、コンピュータで実行される方法である。（ａ）回路部品の半導体ウェハ上の第１電気特性データ（４４）に基づいて、ウェーブレット解析を行うことにより、半導体ウェハ面内の位置に依存する第１遅延データ（４８）と、半導体ウェハ面内の位置に依存しないランダムばらつき遅延値と露光処理によって生じる露光依存ばらつき遅延値とを含む第２遅延データ（５４）とを算出するステップと、（ｂ）第２遅延データ（５４）に基づいてフーリエ解析することにより、ランダムばらつき遅延値と露光依存ばらつき遅延値とを分離し、それぞれを第３遅延データ（５６）と第４遅延データ（４６）とするステップとを具備する。

本発明では、まず、ウェーブレット解析で第１遅延データ（４８）と第２遅延データ（５４）とを分離している。ここで、第１遅延データ（４８）は、半導体ウェハ面内の位置に依存する面内傾向ばらつき成分であり、その変化は緩やかである。そのため、低周波成分として分離することができる。一方、第２遅延データ（５４）は、半導体ウェハ面内の位置に依存しないランダムばらつき成分及びショット依存成分であり、その変化は比較的急激である。そのため高周波成分として分離することができる。続いて、フーリエ解析で第３遅延データ（５６）と第４遅延データ（４６）とを分離している。ここで、第４遅延データ（４６）は、ショット依存成分であり、その変化は単位露光領域の周期と同様の周期を有する。そのため、特定の周波数成分として分離することが出来る。第３遅延データ（５６）は、ランダムばらつき成分であり、第２遅延データ（５４）からショット依存成分を除くことで分離することが出来る。すなわち、本発明では、上記ウェーブレット解析とフーリエ解析とを組み合わせて用いることで、ばらつきを精密に分離することが出来る。

本発明により、半導体装置の製造プロセスの微細化に対応して、遅延値のばらつきをより精密に求めることが出来る。遅延値のばらつきを、ランダム成分とシステマティック成分のショット依存成分及び面内傾向成分とに、より精密に分離することが可能となる。
できる。

以下、本発明の電気特性測定回路、遅延ライブラリ作成装置、遅延ライブラリの作成方法、及び半導体集積回路の設計方法の実施の形態に関して、添付図面を参照して説明する。

本発明は、電気特性測定回路と遅延ライブラリ作成装置とを具備している。
電気特性測定回路は、半導体ウェハ上に設けられ、素子の電気特性のばらつきを測定するための複数のばらつき測定回路を有する。複数のばらつき測定回路は、ランダムばらつきを測定するためのランダムばらつき測定回路、及びシステマティックばらつきを測定するためのシステマティックばらつき測定回路を含む。これらの回路は、１ショット（単位露光）分の領域（「ショット領域」又は「単位露光領域」という）内に設けられた複数の格子点の各々上に配置される。
遅延ライブラリ作成装置は、上記ばらつき測定回路から得られた素子の電気特性を遅延値に変換し、そのばらつきをランダムばらつき、ショット依存ばらつき、面内傾向ばらつきに分離する。それらの値に基づいて、ＳＴＡ（ｓｔａｔｉｃ ｔｉｍｉｎｇ ａｎａｌｙｓｉｓ）マージンを計算する。そして、遅延ライブラリ作成装置は、それらの値に基づいて、遅延ライブラリを合成する。この遅延ライブラリは、半導体集積回路（半導体装置）の設計に適用される。

まず、電気特性測定回路について詳細に説明する。図１は、本発明の電気特性測定回路の実施の形態を示す概略図である。ただし、図１（ａ）は全体の概略平面図、図１（ｂ）はショット領域の概略平面図、図１（ｃ）はばらつき測定回路の概略平面図である。図１（ａ）を参照して、電気特性測定回路１は、半導体ウェハ（基板）２上に設けられている。半導体ウェハ２は、露光工程において１回のショットで露光される単位露光領域に対応する複数のショット領域３−１〜３−Ｎを有している（図はＮ＝２４）。図１（ｂ）を参照して、各ショット領域３には、格子状に設定された測定点上に、複数のばらつき測定回路４−１〜４−Ｑが配置されている（図はＱ＝３６）。すなわち、複数のばらつき測定回路４は、行列状に（格子の各格子点に）配置されている。図１（ｃ）を参照して、複数のばらつき測定回路４の各々は、ランダムばらつき測定回路１１とシステマティックばらつき測定回路１５とを備えている。

図２は、本発明の電気特性測定回路の実施の形態におけるランダムばらつき測定回路１１を示す構成図である。ただし、図２（ａ）は平面図であり、図２（ｂ）は回路図である。図２（ａ）を参照して、ランダムばらつき測定回路１１は、ｎ型ランダムばらつき測定回路１１ｎと、ｐ型ランダムばらつき測定回路１１ｐとを含んでいる。
ｎ型ランダムばらつき測定回路１１ｎは、二つのｎ型ＭＯＳトランジスタＴｒ１、Ｔｒ２が並んだペアトランジスタである。ｎ型拡散層１２ｎ上に設けられている。二つのｎ型ＭＯＳトランジスタＴｒ１、Ｔｒ２はそれぞれ個別に電気特性データ（例示：Ｉｄｓ（Ｉｏｎ）、Ｖｔ）を測定できるようになっている。ｎ型ＭＯＳトランジスタＴｒ１はソースａ１、ゲートａ２、ドレインａ３を有する。ｎ型ＭＯＳトランジスタＴｒ２はソースａ３、ゲートａ２、ドレインａ４を有する。この回路図は、図２（ｂ）に記載されている。
ｐ型ランダムばらつき測定回路１１ｐは、二つのｐ型ＭＯＳトランジスタＴｒ３，Ｔｒ４が並んだペアトランジスタである。ｐ型拡散層１２ｐ上に設けられている。二つのｐ型ＭＯＳトランジスタＴｒ３，Ｔｒ４はそれぞれ個別に電気特性データ（例示：Ｉｄｓ（Ｉｏｎ）、Ｖｔ）を測定できるようになっている。ｐ型ＭＯＳトランジスタＴｒ３はソースｂ１、ゲートｂ２、ドレインｂ３を有する。ｐ型ＭＯＳトランジスタＴｒ４はソースｂ３、ゲートｂ２、ドレインｂ４を有する。回路図は、図２（ｂ）において、ｎ型ＭＯＳトランジスタをｐ型ＭＯＳトランジスタに置き換えただけなので、省略する。

ここで、ランダムばらつき測定回路１１を用いたランダムばらつきの求め方に関する基本的な考え方について説明する。
所定の条件でペアトランジスタの一方に流れるオン電流をＩｏｎ１、他方に流れるオン電流をＩｏｎ２とする。また、設計値のオン電流をＩｏｎ０、ランダムばらつきによるオン電流の変動分をＩｏｎ１Ｒ、Ｉｏｎ２Ｒ、システマティックばらつきによるオン電流の変動分をＩｏｎ１Ｓ、Ｉｏｎ２Ｓとする。
その場合、
Ｉｏｎ１＝Ｉｏｎ０＋Ｉｏｎ１Ｒ＋Ｉｏｎ１Ｓ …（１）
Ｉｏｎ２＝Ｉｏｎ０＋Ｉｏｎ２Ｒ＋Ｉｏｎ２Ｓ …（２）
と表すことが出来る。オン電流の差（（１）−（２））をとると、
Ｉｏｎ１−Ｉｏｎ２＝（Ｉｏｎ１Ｒ−Ｉｏｎ２Ｒ）＋（Ｉｏｎ１Ｓ−Ｉｏｎ２Ｓ） …（３）
ここで、ペアトランジスタは互いに近接しているので、システマティックばらつきによるオン電流の変動分は概ね等しいと考えることが出来る。すなわち、
Ｉｏｎ１Ｓ≒Ｉｏｎ２Ｓ …（４）
である。したがって、（３）と（４）より、
Ｉｏｎ１−Ｉｏｎ２＝Ｉｏｎ１Ｒ−Ｉｏｎ２Ｒ …（５）
このとき、両辺の分散ν（又はσ^２：σは標準偏差）は、ランダムばらつきが互いに相関がないことを考慮して、
ν（Ｉｏｎ１−Ｉｏｎ２）＝ν（Ｉｏｎ１Ｒ−Ｉｏｎ２Ｒ）
＝ν（Ｉｏｎ１Ｒ）＋ν（Ｉｏｎ２Ｒ） …（６）
と表すことが出来る。ここで、ランダムばらつきによるオン電流の変動分の分散は場所に依らないと考えることが出来るので、
ν（Ｉｏｎ１Ｒ）≒ν（Ｉｏｎ２Ｒ）＝ν（ＩｏｎＲ） …（７）
である。したがって、（６）と（７）より、
ν（Ｉｏｎ１−Ｉｏｎ２）＝２・ν（ＩｏｎＲ）
したがって、
ν（ＩｏｎＲ）＝ν（Ｉｏｎ１−Ｉｏｎ２）／２ …（８）
このように、ペアトランジスタの一方に流れるオン電流Ｉｏｎ１と、他方に流れるオン電流Ｉｏｎ２との差の分散を取ることで、ランダムばらつきによるオン電流の変動分の分散、すなわち、ランダムばらつきを求めることが出来る。

図３は、本発明の電気特性測定回路の実施の形態におけるシステマティックばらつき測定回路１５を示す構成図である。ただし、図３（ａ）は平面図であり、図３（ｂ）は回路図である。図３（ａ）を参照して、システマティックばらつき測定回路１５は、ｎ型システマティックばらつき測定回路１５ｎと、ｐ型システマティックばらつき測定回路１５ｐとを含んでいる。
ｎ型システマティックばらつき測定回路１５ｎは、複数のｎ型ＭＯＳトランジスタＴｒ１１、Ｔｒ１２、…Ｔｒｍが並列に接続された並列トランジスタである（ここではｍ＝２０、合計１０個）。ｎ型拡散層１６ｎ上に設けられている。複数のｎ型ＭＯＳトランジスタＴｒは、それぞれ個別に電気特性データ（例示：Ｉｄｓ（Ｉｏｎ）、Ｖｔ）を測定できるようになっている。奇数番目のｎ型ＭＯＳトランジスタＴｒはソースａ５、ゲートａ６、ドレインａ７を有する。偶数番目のｎ型ＭＯＳトランジスタＴｒはソースａ７、ゲートａ６、ドレインａ５を有する。この回路図は、図３（ｂ）に記載されている。
ｐ型システマティックばらつき測定回路１５ｐは、複数のｐ型ＭＯＳトランジスタＴｒ２１、Ｔｒ２２、…Ｔｒｋが並んだペアトランジスタである（ここではｋ＝３０、合計１０個）。ｐ型拡散層１６ｐ上に設けられている。複数のｐ型ＭＯＳトランジスタＴｒは、それぞれ個別に電気特性データ（例示：Ｉｄｓ（Ｉｏｎ）、Ｖｔ）を測定できるようになっている。奇数番目のｐ型ＭＯＳトランジスタＴｒはソースｂ５、ゲートｂ６、ドレインｂ７を有する。偶数番目のｐ型ＭＯＳトランジスタＴｒはソースｂ７、ゲートｂ６、ドレインｂ５を有する。回路図は、図３（ｂ）において、ｎ型ＭＯＳトランジスタをｐ型ＭＯＳトランジスタに置き換えただけなので、省略する。

ここで、システマティックばらつき測定回路１５を用いたシステマティックばらつきの求め方に関する基本的な考え方について説明する。
所定の条件でシステマティックばらつき測定回路（トランジスタ１０個）全体に流れるオン電流をＩｏｎ、そのとき各トランジスタに流れるオン電流をＩｏｎ１、Ｉｏｎ２、…Ｉｏｎ１０とする。また、設計値のオン電流をＩｏｎ０、ランダムばらつきによるオン電流の変動分をＩｏｎ１Ｒ、Ｉｏｎ２Ｒ、…Ｉｏｎ１０Ｒ、システマティックばらつきによるオン電流の変動分をＩｏｎ１Ｓ、Ｉｏｎ２Ｓ、…Ｉｏｎ１０Ｓとする。
その場合、
Ｉｏｎ＝Ｉｏｎ１＋Ｉｏｎ２＋…＋Ｉｏｎ１０
＝１０・Ｉｏｎ０
＋（Ｉｏｎ１Ｒ＋Ｉｏｎ２Ｒ＋…＋Ｉｏｎ１０Ｒ）
＋（Ｉｏｎ１Ｓ＋Ｉｏｎ２Ｓ＋…＋Ｉｏｎ１０Ｓ） …（９）
と表すことが出来る。ここで、各トランジスタは互いに近接しているので、システマティックばらつきによるオン電流の変動分は概ね等しいと考えることが出来る。すなわち、
Ｉｏｎ１Ｓ≒Ｉｏｎ２Ｓ≒…≒Ｉｏｎ１０Ｓ＝ＩｏｎＳ …（１０）
である。したがって、（９）と（１０）より、
Ｉｏｎ＝１０・Ｉｏｎ０＋（Ｉｏｎ１Ｒ＋Ｉｏｎ２Ｒ＋…＋Ｉｏｎ１０Ｒ）
＋１０・ＩｏｎＳ …（１１）
したがって、トランジスタ１個分のオン電流Ｉ’ｏｎは、
Ｉ’ｏｎ＝Ｉｏｎ／１０
＝Ｉｏｎ０＋（Ｉｏｎ１Ｒ＋Ｉｏｎ２Ｒ＋…＋Ｉｏｎ１０Ｒ）／１０
＋ＩｏｎＳ …（１２）
このとき、両辺の分散ν（又はσ^２）は、
ν（Ｉ’ｏｎ）
＝ν（（Ｉｏｎ１Ｒ＋Ｉｏｎ２Ｒ＋Ｉｏｎ３Ｒ＋…＋Ｉｏｎ１０Ｒ）／１０）＋ν（ＩｏｎＳ）
＝ν（Ｉｏｎ１Ｒ＋Ｉｏｎ２Ｒ＋Ｉｏｎ３Ｒ＋…＋Ｉｏｎ１０Ｒ）／１００＋ν（ＩｏｎＳ）
＝１０・ν（ＩｏｎＲ）／１００＋ν（ＩｏｎＳ）
＝ν（ＩｏｎＲ）／１０＋ν（ＩｏｎＳ） …（１３）
と表すことが出来る。ここで、１０は、（トランジスタの個数）である。（１３）式において、ランダムばらつきの分散がシステマティックばらつきの分散に比較して十分小さい、あるいはトランジスタの個数が十分に大きい場合、第一項は無視できる。その場合、
ν（Ｉ’ｏｎ）≒ν（ＩｏｎＳ） …（１４）
このように、システマティックばらつき測定回の一つのトランジスタに流れるオン電流の分散を取ることで、システマティックばらつきによるオン電流の変動分の分散すなわち、システマティックばらつきを求めることが出来る。また、後述されるように、（１３）式の第一項を分離して、正確にシステマティックばらつきを求めることも可能である。

図４は、遅延時間を評価する対象回路を示す回路図である。ここでは、インバータ回路を用いる。実際には、図４に示すような対象回路における入力信号と出力信号との間の遅延時間（遅延値）Δｔに関して、ランダムばらつき、及び、システマティックばらつきを求める。
ランダムばらつきについては、まず、ｎ型ランダムばらつき測定回路１１ｎ及びｐ型ランダムばらつき測定回路１１ｐの各々について電気特性データを計測する。次に、その計測値を、セル遅延をあらわす応答曲面関数ｇに代入して、遅延時間Δｔに換算する。そして、その遅延時間Δｔに基づいて、ランダムばらつきを算出する。ただし、Δｔ＝ｇ（Ｉｏｎ（ｎ型ランダムばらつき測定回路１１ｎのｎ型ＭＯＳトランジスタＴｒ）、Ｉｏｎ（ｐ型ランダムばらつき測定回路１１ｐのｐ型ＭＯＳトランジスタＴｒ）、Ｖｔ（ｎ型ランダムばらつき測定回路１１ｎのｎ型ＭＯＳトランジスタＴｒ）、Ｖｔ（ｐ型ランダムばらつき測定回路１１ｐのｐ型ＭＯＳトランジスタＴｒ））である。

同様に、システマティックばらつきについては、まず、ｎ型システマティックばらつき測定回路１５ｎ及びｐ型システマティックばらつき測定回路１５ｐの各々について電気特性データを計測する。次に、その計測値を、セル遅延をあらわす応答曲面関数ｇに代入して、遅延時間Δｔに換算する。そして、その遅延時間Δｔに基づいて、システマティックばらつきを算出する。ただし、Δｔ＝ｇ（Ｉｏｎ（ｎ型システマティックばらつき測定回路１５ｎのｎ型ＭＯＳトランジスタＴｒ）、Ｉｏｎ（ｐ型システマティックばらつき測定回路１５ｐのｐ型ＭＯＳトランジスタＴｒ）、Ｖｔ（ｎ型システマティックばらつき測定回路１５ｎのｎ型ＭＯＳトランジスタＴｒ）、Ｖｔ（ｐ型システマティックばらつき測定回路１５ｐのｐ型ＭＯＳトランジスタＴｒ））である。詳細は後述する。

次に、本発明の遅延ライブラリ作成装置の実施の形態の構成について、添付図面を参照して説明する。図５は、本発明の遅延ライブラリ作成装置の実施の形態の構成を示すブロック図である。遅延ライブラリ作成装置２０は、パーソナルコンピュータやワークステーションに例示される情報処理装置である。ランダムばらつき測定回路１１（ペアトランジスタ）の電気特性データに基づいてランダムばらつき係数を求めると共に、システマティックばらつき測定回路１５（並列トランジスタ）の電気特性データに基づいて、必要に応じてランダムばらつき係数を参照しながら、ショット依存ばらつき係数と面内傾向ばらつき係数とを求める。そして、チップ内ばらつき係数を算出して、高精度なばらつきを考慮したタイミング検証を可能にする。

遅延ライブラリ作成装置２０は、コンピュータプログラムとしてのランダムばらつき解析部２１、システマティックばらつき解析部２３及び遅延ライブラリ合成部３０と、データ及びプログラムとしての第１記憶部２２及び第２記憶部２４を具備する。ランダムばらつき解析部２１及びシステマティックばらつき解析部２３は、情報処理装置に搭載された記憶装置（例示：ＨＤＤ）に記憶され、メモリに展開されてＣＰＵにより動作する。第１記憶部２２及び第２記憶部２４は、情報処理装置に搭載された記憶装置に記憶されている。そして、ランダムばらつき解析部２１及びシステマティックばらつき解析部２３の動作時等で、ＣＰＵ等によりアクセスされ、読み出し、書き込みが行われる。

ランダムばらつき解析部２１は、ランダムばらつき測定回路１１（ペアトランジスタ）の電気特性データからランダムばらつき係数を求める。第１記憶部２２は、ランダムばらつき係数を求める計算に関わるデータ（計算途中で生成されるデータを含む）を格納している。ランダムばらつき解析部２１は、応答曲面関数近似部２５と、統計計算部２６とを含む。

応答曲面関数近似部２５は、第１記憶部２２に格納された半導体ウェハ２上の全てのランダムばらつき測定回路１１（ペアトランジスタ）における電気特性データを取得する。電気特性データは、各トランジスタごとに計測された、ソースドレイン電流Ｉｄｓ（オン電流Ｉｏｎ）、及び閾値電圧Ｖｔである。すなわち、ｎ型ランダムばらつき測定回路１１ｎのｎ型ＭＯＳトランジスタＴｒ１、Ｔｒ２、ｐ型ランダムばらつき測定回路１１ｐのｐ型ＭＯＳトランジスタＴｒ３、Ｔｒ４の各々のソースドレイン電流Ｉｄｓ（オン電流Ｉｏｎ）、及び閾値電圧Ｖｔである。

応答曲面関数近似部２５は、各ショット領域３に格子状に設定された各測定点ごとに、ｎ型ランダムばらつき測定回路１１ｎのｎ型ＭＯＳトランジスタＴｒ１（左側）の電気特性データと、ｐ型ランダムばらつき測定回路１１ｐのｐ型ＭＯＳトランジスタＴｒ３（左側）の電気特性データとを、セル遅延をあらわす応答曲面関数ｇ（後述）に代入する。ただし、Δｔ＝ｇ（Ｉｏｎ（ｎ型ＭＯＳトランジスタＴｒ１）、Ｉｏｎ（ｐ型ＭＯＳトランジスタＴｒ３）、Ｖｔ（ｎ型ＭＯＳトランジスタＴｒ１）、Ｖｔ（ｐ型ＭＯＳトランジスタＴｒ３））である。それにより、左側のトランジスタＴｒ１、Ｔｒ３から構成されているとみなされる対象回路（図４）における遅延値ΔｔＬ（近似値）を得ることが出来る。同様に、右側のトランジスタＴｒ２、Ｔｒ４から構成されているとみなされる対象回路（図４）における遅延値ΔｔＲ（近似値）を得る。そして、この遅延値ΔｔＬ、ΔｔＲを、全てのショット領域３−１〜３−ｎにおいて、格子状に配置された全ての測定点おけるランダムばらつき測定回路１１のトランジスタペアについて求める。これにより、半導体ウェハ２上の全てのランダムばらつき測定回路１１の各々に関する遅延値ΔｔＬ、ΔｔＲ（近似値）を含んだランダムばらつき遅延データを得ることが出来る。

上記の応答曲面関数ｇは、例えば以下ような一般的な方法で求めることができる。
（Ｉ）まず、応答曲面関数ｇを求めたい回路のＳＰＩＣＥシミュレーションを行う。図６は、ＳＰＩＣＥシミュレーションでの条件を示す回路図及びタイミングチャートである。最初に、図７（ａ）の回路図（インバータ回路：図４と同様）を示すネットリストを用意する。そして、図６（ａ）において、図６（ｂ）に示すような入力信号Ｖ１に対して、出力信号Ｖ２が出力されたときの遅延値Δｔを、ＳＰＩＣＥシミュレーションにより求める。このとき、ＰチャネルトンランジスタＴｒ（Ｐｃｈ）及びＮチャネルトランジスタＴｒ（Ｎｃｈ）におけるゲート長や閾値電圧Ｖｔｈ０（モデルパラメータ）を変化させて、それぞれの場合での遅延値Δｔを求める。また、それぞれの場合でのＴｒ（Ｐｃｈ）のオン電流Ｉｏｎ（Ｐｃｈ）と閾値電圧Ｖｔｈ（Ｐｃｈ）、及び、Ｔｒ（Ｎｃｈ）のオン電流Ｉｏｎ（Ｎｃｈ）と閾値電圧Ｖｔｈ（Ｎｃｈ）もシミュレーションする。その結果、以下のようなｑ個の計算値の組が得られる。

Δｔ１、Ｉｏｎ１（Ｎｃｈ）、Ｉｏｎ１（Ｐｃｈ）、Ｖｔｈ１（Ｎｃｈ）、Ｖｔｈ１（Ｐｃｈ）
Δｔ２、Ｉｏｎ２（Ｎｃｈ）、Ｉｏｎ２（Ｐｃｈ）、Ｖｔｈ２（Ｎｃｈ）、Ｖｔｈ２（Ｐｃｈ）
： ： ： ： ：
Δｔｑ、Ｉｏｎｑ（Ｎｃｈ）、Ｉｏｎｑ（Ｐｃｈ）、Ｖｔｈｑ（Ｎｃｈ）、Ｖｔｈｑ（Ｐｃｈ） …（１５）

（ＩＩ）次に、上記（１５）に示される計算値の組に対して、以下の（１６）式に示される応答曲面関数ｇとしての多項式を最小二乗法でフィッティングして、係数ａ〜ｏを求める。
Δｔ
＝ｇ（Ｉｏｎ（Ｎｃｈ）、Ｉｏｎ（Ｐｃｈ）、Ｖｔｈ（Ｎｃｈ）、Ｖｔｈ（Ｐｃｈ））
＝ａ・（Ｉｏｎ（Ｎｃｈ））^２＋ｂ・（Ｉｏｎ（Ｎｃｈ））
＋ｃ・（Ｉｏｎ（Ｐｃｈ））^２＋ｄ・（Ｉｏｎ（Ｐｃｈ））
＋ｅ・（Ｖｔｈ（Ｎｃｈ））^２＋ｆ・（Ｖｔｈ（Ｎｃｈ））
＋ｇ・（Ｖｔｈ（Ｐｃｈ））^２+ｈ・（Ｖｔｈ（Ｐｃｈ））
＋ｉ・（Ｉｏｎ（Ｎｃｈ））・（Ｉｏｎ（Ｐｃｈ））＋ｊ・（Ｉｏｎ（Ｎｃｈ））・（Ｖｔｈ（Ｎｃｈ））
＋ｋ・（Ｉｏｎ（Ｎｃｈ））・（Ｖｔｈ（Ｐｃｈ））＋
＋ｌ・（Ｉｏｎ（Ｐｃｈ））・（Ｖｔｈ（Ｎｃｈ））＋ｍ・（Ｉｏｎ（Ｐｃｈ））・（Ｖｔｈ（Ｐｃｈ））
＋ｎ・（Ｖｔｈ（Ｎｃｈ））・（Ｖｔｈ（Ｐｃｈ））＋ｏ …（１６）
以上により、応答曲面関数ｇが求められる。

統計計算部２６は、ランダムばらつき遅延データに基づいて、ランダムばらつき係数を算出する。統計計算部２６は、遅延差計算部３１とランダムばらつき計算部３２とを備える。
遅延差計算部３１は、各ショット領域３に格子状に設定された各測定点ごとに、得られたランダムばらつき遅延データの遅延値ΔｔＬと遅延値ΔｔＲとの差を取る。これを、全てのショット領域３−１〜３−ｎにおける、格子状に配置された全ての測定点において、全てランダムばらつき測定回路１１について行う。
ランダムばらつき計算部３２は、得られた遅延差（ΔｔＲ−ΔｔＬ）の各ショット領域３内での分散νを、下記（１７）式、（１８）式に基づいて各ショット領域３ごとに求める。そして、その分散νの平方根をとることにより、各ショット領域３での標本標準偏差を求めることが出来る。更に、下記（１７）式から得られた標本標準偏差を√２で割ることにより、一つのトランジスタに換算した各ショット領域３でのランダムばらつきの標本標準偏差を得ることが出来る。

ただし、μ_ｎはショット領域３内での遅延差の平均値であり、

で表され、
ｍ：各ショット領域３におけるランダムばらつき測定回路１１の属するばらつき測定回路４の通し番号
Ｍ：ショット領域３内のばらつき測定回路４の総数
ｎ：半導体ウェハ２におけるショット領域３の通し番号
Ｎ：半導体ウェハ２内のショット領域３の総数
ΔｔＲ：ランダムばらつき測定回路１１の右側トランジスタから求めた遅延値
ΔｔＬ：ランダムばらつき測定回路１１の左側トランジスタから求めた遅延値
である。

ランダムばらつき計算部３２は、この（１７）式で得られた分散ν（標本標準偏差の二乗）をショット領域３内での遅延平均値で割り、更に全てのショット領域３−１〜３−Ｎ内で平均してランダムばらつき係数ＯＣＶｒを得る。すなわち、ランダムばらつき係数ＯＣＶｒは以下の式で計算される。

ただし、μＴ_ｎはショット領域３内での遅延平均値であり、

である。

システマティックばらつき解析部２３は、システマティックばらつき測定回路１５（並列トランジスタ）の電気特性データについて、システマティック遅延ばらつきデータを生成する。そして、システマティック遅延ばらつきデータについて、ランダムばらつき係数を参照しながら、ウェーブレット解析及びフーリエ解析を行うことでショット依存ばらつき係数と面内傾向ばらつき係数とを分離して求める。第２記憶部２４は、ランダムばらつき係数を求める計算に関するデータを格納している（計算途中で生成されるデータを含む）。システマティックばらつき解析部２３は、応答曲面関数近似部２７と、面内傾向・ショット依存ばらつき分離部２８と、統計計算部２９とを含む。

応答曲面関数近似部２７は、第２記憶部２４に格納された半導体ウェハ１上の全てのシステマティックばらつき測定回路１５（並列トランジスタ）における電気特性データを取得する。電気特性データは、システマティックばらつき測定回路１５の複数のトランジスタ全部に流れたソースドレイン電流Ｉｄｓ（オン電流Ｉｏｎ）を一つのトランジスタ分に換算したソースドレイン電流Ｉｄｓ（オン電流Ｉｏｎ）、及び当該複数のトランジスタの閾値電圧Ｖｔの平均値である。すなわち、ｎ型システマティックばらつき測定回路１５ｎのｎ型ＭＯＳトランジスタＴｒ１１〜Ｔｒ２０全部に流れたソースドレイン電流Ｉｄｓ（オン電流Ｉｏｎ）を一つのトランジスタ分に換算したソースドレイン電流Ｉｄｓ（オン電流Ｉｏｎ）、及びｎ型ＭＯＳトランジスタＴｒ１１〜Ｔｒ２０の閾値電圧Ｖｔの平均値、ｐ型システマティックばらつき測定回路１５ｐのｐ型ＭＯＳトランジスタＴｒ２１〜Ｔｒ３０全部に流れたソースドレイン電流Ｉｄｓ（オン電流Ｉｏｎ）を一つのトランジスタ分に換算したソースドレイン電流Ｉｄｓ（オン電流Ｉｏｎ）、及びｐ型ＭＯＳトランジスタＴｒ２１〜Ｔｒ３０の閾値電圧Ｖｔの平均値、である。

応答曲面関数近似部２７は、各ショット領域３に格子状に設定された各測定点ごとに、ｎ型のシステマティックばらつき測定回路１５ｎのｎ型ＭＯＳトランジスタＴｒ１１〜Ｔｒ２０の電気特性データと、ｐ型のシステマティックばらつき測定回路１５ｐのｐ型ＭＯＳトランジスタＴｒ２１〜Ｔｒ３０の電気特性データとを、セル遅延をあらわす応答曲面関数ｇに代入する。ただし、Δｔ＝ｇ（Ｉｏｎ（ｎ型ＭＯＳトランジスタＴｒ１１〜Ｔｒ２０の一つ分）、Ｉｏｎ（ｐ型ＭＯＳトランジスタＴｒ２１〜Ｔｒ３０の一つ分）、Ｖｔ（ｎ型ＭＯＳトランジスタＴｒ１１〜Ｔｒ２０の平均）、Ｖｔ（ｐ型ＭＯＳトランジスタＴｒ２１〜Ｔｒ３０の平均））である。それにより、システマティックばらつき測定回路１５の並列トランジスタから構成されているとみなされる対象回路（図４）における遅延値ΔｔＳ（近似値）を得ることが出来る。この遅延値ΔｔＳを、全てのショット領域３−１〜３−ｎにおいて、格子状に配置された全ての測定点におけるシステマティックばらつき測定回路１５の並列トランジスタについて求める。これにより、半導体ウェハ２上のシステマティックばらつき測定回路１５の各々に関する遅延値ΔｔＳ（近似値）を含んだシステマティックばらつき遅延データを得ることが出来る。

面内傾向・ショット依存ばらつき分離部２８は、システマティックばらつき遅延データにおけるシステマティックばらつき測定回路１５の各々の遅延値ΔｔＳについて、面内傾向ばらつきに関わる部分とショット依存ばらつきに関わる部分とに分離する。面内傾向・ショット依存ばらつき分離部２８は、ウェハデータ形状変換部３３と、ウェーブレット解析部３４と、フーリエ解析部３５と、ばらつき計算部３６とを備える。

ウェハデータ形状変換部３３は、システマティックばらつき測定回路１５の各々の遅延値ΔｔＳについて、ウェーブレット解析が出来るように半導体ウェハ２上のデータを長方形の領域に拡張する。これは、ウェーブレット解析をするとき、遅延値ΔｔＳを有する測定点が長方形の領域内に格子状に配置されている必要があるからである。しかも、測定点の数は２のべき乗である必要がある。

以下に、データを長方形領域に拡張する方法について説明する。図７及び図８は、半導体ウェハ２上のデータを長方形の領域のデータに拡張する方法を説明する概略図である。ウェーブレット解析では、その性質上、測定点は２^ｎ点でなければならないことが知られている。２次元の場合は２^ｎ×２^ｍの格子点である。例えば、図７（ａ）において、いくつかの格子点Ｐに丸印のようにデータが存在する場合を考える。この場合、ウェーブレット解析を行うために、長方形領域Ｕの８×８の格子点の全てにデータが存在するように、データの存在しない他の格子点Ｒのデータを適当に作成しなければならない。データの作成方法としては、一般的に、データの存在しない格子点のデータを、存在するデータで埋めることが行われる。例えば、図７（ｂ）に示すように、データの存在する格子点ＰのデータＰ３、Ｐ２、Ｐ１に対応して、データの存在しない格子点Ｒ用にデータＲ３、Ｒ２、Ｒ１を作成する。すなわち、データＰ３、Ｐ２、Ｐ１とデータＲ３、Ｒ２、Ｒ１とは、データＰ４を通る境界線Ｄに対して鏡像の関係になっている。

しかし、図８（ａ）に示すデータＰ１、Ｐ２、Ｐ３、Ｐ５のような場合、図７（ｂ）に示す方法を用いると、その後のウェーブレット解析で得られる曲線ＷはデータＰ５を反映しない曲線となり、誤差の多い解析となってしまう。そこで、このような問題を起こさないように、本発明では、図８（ｂ）に示す方法を用いる。すなわち、データＰ３、Ｐ２、Ｐ１とデータＲ６、Ｒ５、Ｒ４とは、データＰ４の格子点を中心として１８０度回転した関係になっている。

図９は、半導体ウェハ２上のデータを長方形の領域のデータに拡張した状態を示す概略図である。半導体ウェハ２が長方形領域Ｕに拡張されている。長方形領域Ｕ内には、破線で示される格子が設定され、格子点には、数値で示されたデータ（この場合遅延値ΔｔＳ）が対応付けられている。そして、ショット領域３内の測定点（黒丸）に加えて、本来データの存在しない格子点（白丸）にも、データが作成され、追加されている。ただし、この図では、本来データの存在しない格子点（白丸）の部分は、計算式の形式でデータを記載している。このように、角の部分を補間した後、適当な大きさの長方形領域Ｕに拡張する。

図５を参照して、ウェーブレット解析部３４は、長方形領域Ｕに拡張されたデータについて、ウェーブレット解析を行い、面内傾向ばらつきと［ショット依存ばらつき＋ランダムばらつき］とを分離する。このとき、本発明では、ウェーブレット解析をするためのスケーリング関数として、有界区間を定義域とする有限基底のＢスプライン関数を用いる（アナライジングウェーブレットとして有限基底Ｂスプライン関数を選ぶ）。有限基底Ｂスプライン関数は、例えば、チャールズＫ．チュウイ著／桜井 勉／新井 明共訳、数理科学セミナー「ウェーブレット応用」信号解析のための数学的手法、１９９７、（ＩＳＢＮコード：４−５０１−５２７８０−３）に記載されている。

ここで、スケーリング関数として有限基底のＢスプライン関数を選択した理由について説明する。図１０及び図１１は、有限基底のＢスプライン関数を選択した理由について説明する概略図である。図１０（ａ）に示すように、半導体ウェハ２において、面内傾向ばらつき（例示：オン電流）は、中心部で大きく端部で小さいという中心対称な曲面（お椀型）になり易い傾向にある。一方、図１０（ｂ）に示すように、３階や４階のＢスプライン関数の形状は、図１０（ａ）の面内傾向ばらつきに似た形状を有する凸関数である。そのため、Ｂスプライン関数を用いることにより、面内傾向ばらつきにフィッティングし易く、ウェーブレット解析が非常に上手く行く。

有界区間を定義域とした理由は以下のとおりである。ウェーブレット解析では解析する関数をスケーリング関数φｉ（ｘ）とウェーブレット関数ψｉ（ｘ）の和で表現する。例えば、下記（２１）式、（２２）式は、第１項がスケーリング関数φｉ（ｘ）、第２項がウェーブレット関数ψｉ（ｘ）である。ただし、（２１）式は無限区間（−∞〜∞）の場合を示し、（２２）式は有限区間（−ｎ〜ｎ）の場合を示している。

面内傾向ばらつきは半導体ウェハ２上の限られた領域での関数なので、信号処理で一般に用いられる無限区間のスプライン関数（…、φ_−１、φ_０、φ_１、…：図１１（ａ）の場合）では、関数の和を打ち切る際に誤差が生じる。しかし、有限区間のスプライン関数（φ_−ｎ、…、φ_０、φ_１、…、φ_ｎ：図１１（ｂ）の場合）では、もともと和をとる関数が有限個しかないので、その問題は生じない。したがって、有限区間のスプライン関数は正確な解析に好適である。

図１２は、本実施の形態で用いる有限基底Ｂスプライン関数及びＢスプラインウエーブレット関数の一例を示すグラフである。図１２（ａ）は上記（２２）式の第１項としての３階の有限基底Ｂスプライン関数φｉ（ｘ）である。図１２（ｂ）は上記（２２）式の第２項としての３階のＢスプラインウエーブレット関数ψｉ（ｘ）である。任意の関数ｆ（ｘ）は、これらの関数の係数倍の和で表される。

以上、本発明では、図１０〜図１１を示して説明した理由から、ウェーブレット解析において、有界区間を定義域とする有限基底のＢスプライン関数をスケーリング関数に用いている。これにより、後述されるように、システマティックばらつき遅延データについて、面内傾向ばらつきとショット依存ばらつきとを精密に分離することが可能となる。

図５を参照して、ウェーブレット解析部３４は、この補完関数（有限基底Ｂスプライン関数）について、まず１段階目の離散ウェーブレット解析を行う。これにより、Ｂスプライン関数の線形結合（上記（２２）式の第１項）で表された面内傾向ばらつき遅延データ推定値、及び、Ｂスプラインウェーブレット関数（上記（２２）式の第２項）で表された［ショット依存ばらつき＋ランダムばらつき］遅延データ推定値が得られる。

面内傾向ばらつき遅延データ推定値は、半導体ウェハ２の面内で比較的緩やかに変化する成分（低周波成分）を示している。一方、［ショット依存ばらつき＋ランダムばらつき］遅延データ推定値は、半導体ウェハ２の面内で比較的急激に変化する成分（高周波成分）を示している。例えば、ショット依存ばらつきの場合、ショット領域３の周期で変化していると考えられる。ただし、ウェーブレット解析部３４は、応答曲面関数近似部２７及びウェハデータ形状変換部３３の少なくとも一方を含んでいても良い。

フーリエ解析部３５は、得られた［ショット依存ばらつき＋ランダムばらつき］遅延データ推定値に対して、フーリエ解析を行う。そして、ショット依存ばらつき遅延データ推定値と、ランダムばらつき遅延データ推定値とを得る。フーリエ解析部３５は、フーリエ変換部３７、置換部３８、逆フーリエ変換部３９、差分処理部４０を含む。

フーリエ変換部３７は、［ショット依存ばらつき＋ランダムばらつき］遅延データ推定値について、二次元離散フーリエ変換を行い、フーリエ変換データを得る。
置換部３８は、ショット依存ばらつきがショット領域３の周期で変化しているので、フーリエ変換データにおいて、ショット領域３の周期となるような成分を、周囲のフーリエ変換の平均値計算で置き換える。この置き換えにより、このフーリエ変換データから、ショット領域３の周期となるような成分＝ショット依存ばらつき遅延データに関わる部分が除去された、と考えることができる。
逆フーリエ変換部３９は、置き換えられたフーリエ変換データについて、逆フーリエ変換を行う。この逆フーリエ変換により、ランダムばらつき遅延データ推定値を得ることが出来る。
差分処理部４０は、［ショット依存ばらつき＋ランダムばらつき］遅延データ推定値からランダムばらつき遅延データ推定値を差し引くことにより、ショット依存ばらつき遅延データ推定値を得ることが出来る。

ここで得られたランダムばらつき遅延データ推定値は、各ショット領域３ごとに、かつ、格子状に設定された各測定点ごとに求められた、遅延値（推定値）のランダムばらつき成分である。同様に、ここで得られたショット依存ばらつき遅延データ推定値は、各ショット領域３ごとに、かつ、格子状に設定された各測定点ごとに求められた、遅延値（推定値）のショット依存ばらつき成分である。

ばらつき計算部３６は、得られたランダムばらつき遅延データ推定値の遅延値（推定値）のランダムばらつき成分について、各ショット領域３ごとに、標本標準偏差を求める。続いて、その標本標準偏差を各ショット領域３内の遅延値（推定値）の平均で割る。そして、その値を全てのショット領域３−１〜３−Ｎについて平均をとる。これにより、ウェーブレット解析から得たランダムばらつき係数（推定値）を得る。ばらつき計算部３６は、ここで得られたランダムばらつき係数と、統計計算部２６で得られたランダムばらつき係数ＯＣＶｒを比較する。ただし、ここで求めたランダムばらつき係数は（１３）式にあるように分散として１／１０、標準偏差として１／√１０（１０^−０．５）になっているので、ここで得られたランダムばらつき係数を√１０倍（１０^０．５倍）したものと、統計計算部２６で得られたランダムばらつき係数ＯＣＶｒとを比較する。そして、両者が、十分近くなるまで処理をウェーブレット解析部３４に戻して、ウェーブレット解析を繰り返す。
そして、両者が十分近くなったとき、ウェーブレット解析部３４で算出された面内傾向ばらつき遅延データ推定値が面内傾向ばらつき遅延データとなり、フーリエ解析部３５で算出されたショット依存ばらつき遅延データ推定値が、ショット依存ばらつき遅延データとなる。

統計計算部２９は、ショット依存ばらつき遅延データからチップサイズに応じたショット依存ばらつき係数を作成する。これは、ショット領域３とチップサイズとが必ずしも一致していないからである。通常、チップサイズは、ショット領域３の大きさと等しいか、それよりも小さい。そのため、以下の方法により、チップサイズに応じたショット依存ばらつき係数を作成する。

図１３は、チップサイズに応じたショット依存ばらつき係数を作成する方法を説明する概略図である。まず、図１３（ｄ）に示すように、ショット領域３の一辺Ｌがチップ３ａの一辺と等しい場合、一つのショット領域３に一つのチップ３ａが存在する。したがって、一つのショット領域３内において、全ての測定点におけるショット依存ばらつき遅延値について、標準偏差を算出する。そして、その標準偏差をそのショット領域３のシステマティックばらつき遅延データの平均値で割ったショット依存ばらつき係数Ｙ１１を算出する。
図１３（ａ）に示すように、このショット依存ばらつき係数Ｙ１１を累積度数グラフにしてプロットする。横軸はショット依存ばらつき係数Ｙ、縦軸は累積度数である。標本は一ショット領域３につき一つ（Ｙ１１）なので、グラフは図のような直線状になる。そして、累積度数がいわゆる３σ（＝９９．７％）を越えるＹ１＝Ｙ１１となる。これでショット領域３とチップ３ａとが同じサイズのときのショット依存ばらつき係数（Ｙ１）が得られる。

次に、図１３（ｅ）に示すように、ショット領域３の一辺Ｌの半分（Ｌ／２）がチップ３ａの一辺と等しい場合、一つのショット領域３に四つのチップ３ａが存在する。したがって、一つのショット領域３内の各チップに対応する領域（以下、「チップ領域」）ごとに、その領域内の全ての測定点におけるショット依存ばらつき遅延値について、標準偏差を算出する。そして、各標準偏差を、対応するチップ領域内のシステマティックばらつき遅延データの平均値で割ったショット依存ばらつき係数Ｙ２１、Ｙ２２、Ｙ２３、Ｙ２４を算出する。
図１３（ｂ）に示すように、このショット依存ばらつき係数Ｙ２１、Ｙ２２、Ｙ２３、Ｙ２４を累積度数グラフにしてプロットする。横軸は、ショット依存ばらつき係数Ｙ、縦軸は累積度数である。標本は一ショット領域３につき四つ（Ｙ２１、Ｙ２２、Ｙ２３、Ｙ２４）なので、図のような階段状になる。そして、累積度数がいわゆる３σ（＝９９．７％）を越えるＹ２＝Ｙ２４となる。これでショット領域３の一辺Ｌの半分（Ｌ／２）がチップ３ａの一辺と等しいときのショット依存ばらつき係数（Ｙ２）が得られる。

同様にして、ショット領域３の一辺Ｌの四分の一（Ｌ／４）がチップ３ａ一辺と等しい場合につきショット依存ばらつき係数Ｙ３、ショット領域３の一辺Ｌの八分の一（Ｌ／８）がチップ３ａ一辺と等しい場合につきショット依存ばらつき係数Ｙ４、というようにして、ショット依存ばらつき係数Ｙを求める。そして、このようなショット領域３の分割とショット依存ばらつき係数の算出とを必要な回数だけ繰り返す。ここで、必要な回数は、例えば、ショット領域３の分割した大きさが想定されるチップサイズの最小値に達するまでである。

図１３（ｃ）は、上述のようにして求めたチップサイズとショット依存ばらつきＹとの関係を示すグラフである。縦軸は、ショット依存ばらつき係数Ｙであり、横軸はチップサイズ（一辺の長さ）である。上記Ｙ１，Ｙ２，Ｙ３、Ｙ４、…をプロットし、適当に補完することで、曲線Ｃ１を得ることが出来る。この曲線Ｃ１を用いることにより、ショット領域３とチップサイズとが一致しない場合でも、ショット依存ばらつき係数Ｙを求めることが出来る。

統計計算部２９は、更に、面内傾向ばらつき遅延データからチップサイズに応じた面内傾向ばらつき係数を作成する。以下の方法により、チップサイズに応じた面内傾向ばらつき係数を作成する。

図１４は、チップサイズに応じた面内傾向ばらつき係数を作成する方法を説明する概略図である。まず、図１４（ｄ）に示すように、ショット領域３の一辺Ｌがチップ３ａの一辺と等しい場合、一つのショット領域３に一つのチップ３ａが存在する。標本は、一ショット領域３につき一つなので、ショット領域３の数と等しいＮ個となる。したがって、一つのショット領域３内において、全ての測定点における面内傾向ばらつき遅延値について、標準偏差を算出する。そして、その標準偏差をそのショット領域３のシステマティックばらつき遅延データの平均値で割った面内傾向ばらつき係数Ｘ（Ｎ個）を算出する。
図１４（ａ）に示すように、この面内傾向ばらつき係数Ｘを累積度数グラフにしてプロットする。横軸は、面内傾向ばらつき係数Ｘ、縦軸は累積度数である。標本は、一ショット領域３につき一つなので、半導体ウェハ２全体としてはショット領域３の数と等しいＮ個となる。したがって、グラフはそれらＮ個の標本をプロットして、図のようになる。そして、累積度数がいわゆる３σ（＝９９．７％）を越えるＸ１＝Ｘ１１となる。これでショット領域３とチップ３ａとが同じサイズのときの面内傾向ばらつき係数（Ｘ１）が得られる。

次に、図１４（ｅ）に示すように、ショット領域３の一辺Ｌの半分（Ｌ／２）がチップ３ａの一辺と等しい場合、一つのショット領域３に四つのチップ３ａが存在する。標本は、一ショット領域３につき四つなので、ショット領域３の数の４倍である４Ｎ個となる。したがって、一つのショット領域３内の各チップ領域ごとに、その領域内の全ての測定点における面内傾向ばらつき遅延値について、標準偏差を算出する。そして、各標準偏差を、対応するチップ領域内のシステマティックばらつき遅延データの平均値で割った面内傾向ばらつき係数Ｘを算出する。
図１４（ｂ）に示すように、この面内傾向ばらつき係数Ｘを累積度数グラフにしてプロットする。横軸は、面内傾向ばらつき係数Ｘ、縦軸は累積度数である。標本は一ショット領域３につき四つなので、半導体ウェハ２全体としてはショット領域３の数の４倍である４Ｎ個となる。したがって、グラフはそれら４Ｎ個の標本をプロットして、図のようになる。そして、累積度数がいわゆる３σ（＝９９．７％）を越えるＸ２＝Ｘ２４となる。これでショット領域３の一辺Ｌの半分（Ｌ／２）がチップ３ａの一辺と等しいときの面内傾向ばらつき係数（Ｘ２）が得られる。

同様にして、ショット領域３の一辺Ｌの四分の一（Ｌ／４）がチップ３ａ一辺と等しい場合につき面内傾向ばらつき係数Ｘ３、ショット領域３の一辺Ｌの八分の一（Ｌ／８）がチップ３ａ一辺と等しい場合につき面内傾向ばらつき係数Ｘ４、というようにして、面内傾向ばらつき係数Ｙを求める。そして、このようなショット領域３の分割と面内傾向ばらつき係数の算出とを必要な回数だけ繰り返す。ここで、必要な回数は、例えば、ショット領域３の分割した大きさが想定されるチップサイズの最小値に達するまでである。

図１４（ｃ）は、上述のようにして求めたチップサイズと面内傾向ばらつきＸとの関係を示すグラフである。縦軸は、ショット依存ばらつき係数Ｘであり、横軸はチップサイズ（一辺の長さ）である。上記Ｘ１，Ｘ２，Ｘ３、Ｘ４、…をプロットし、適当に補完することで、曲線Ｃ２を得ることが出来る。この曲線Ｃ２を用いることにより、ショット領域３とチップサイズとが一致しない場合でも、面内傾向ばらつき係数Ｘを求めることが出来る。

統計計算部２９は、更に、ランダムばらつき係数、ショット依存ばらつき係数、面内傾向ばらつき係数をそれぞれ自乗して足し合わせ、平方根をとることによって、最終的なばらつき係数を算出する。

遅延ライブラリ合成部３０は、第１記憶部２２からランダムばらつき係数、第２記憶部２４からショット依存ばらつき係数（上記曲線Ｃ１）及び面内傾向ばらつき係数（上記曲線Ｃ２）をそれぞれ取得する。そして、これらと対象となる製品のチップサイズとを関連付けて導体装置の設計用の遅延ライブラリを合成する。遅延ライブラリの詳細は後述する。

図１５は、分離前後の遅延データの一例を示す概略図である。図１５（ａ）は未分離の遅延データ、図１５（ｂ）は面内傾向ばらつき遅延データ、図１５（ｃ）はショット依存ばらつき遅延データ、図１５（ｄ）はランダムばらつき遅延データをそれぞれ示している。

次に、本発明の遅延ライブラリ作成装置の実施の形態の動作について、添付図面を参照して説明する。図１６は、本発明の遅延ライブラリ作成装置の実施の形態の動作を示すフロー図である。

（１）ステップＳ１
遅延ライブラリ作成装置２０又は他の制御装置は、測定装置を制御して、図２に示される本発明の電気特性測定回路内のランダムばらつき測定回路１１（ペアトランジスタ）の電気特性データを測定する。そして、測定結果をランダムばらつき電気特性データ４１として第１記憶部２２に記憶する。

（２）ステップＳ２
応答曲面関数近似部２５は、第１記憶部２２に格納された半導体ウェハ２上の全てのランダムばらつき測定回路１１（ペアトランジスタ）におけるランダムばらつき電気特性データ４１を取得する。そして、応答曲面関数近似部２５は、ランダムばらつき電気特性データ４１とセル遅延をあらわす応答曲面関数ｇとに基づいて、各ショット領域３に格子状に設定された各測定点ごとに、左側のトランジスタＴｒ１、Ｔｒ３から構成されているとみなされる対象回路（図４）における遅延値ΔｔＬ（近似値）と、右側のトランジスタＴｒ２、Ｔｒ４から構成されているとみなされる対象回路（図４）における遅延値ΔｔＲ（近似値）とを算出する。これにより、半導体ウェハ２上の全てのランダムばらつき測定回路１１の各々に関する遅延値ΔｔＬ、ΔｔＲ（近似値）を含んだランダムばらつき遅延データ４２を得ることが出来る。ランダムばらつき遅延データ４２は、第１記憶部２２に格納される。

（３）ステップＳ３
統計計算部２６は、ランダムばらつき遅延データ４２に基づいて、既述の方法（（１７）式〜（２０）式など）により、ランダムばらつき係数（ＯＣＶｒ）４３を算出する。ランダムばらつき係数４３は、第１記憶部２２に格納される。

（４）ステップＳ４
一方、遅延ライブラリ作成装置２０又は他の制御装置は、測定装置を制御して、図３に示される本発明の電気特性測定回路内のシステマティックばらつき測定回路１５（並列トランジスタ）の電気特性データを測定する。そして、測定結果をシステマティックばらつき電気特性データ４４として第２記憶部２４に記憶する。

（５）ステップＳ５
応答曲面関数近似部２７は、第２記憶部２４に格納された半導体ウェハ１上の全てのシステマティックばらつき測定回路１５（並列トランジスタ）におけるシステマティックばらつき電気特性データ４４を取得する。そして、応答曲面関数近似部２７は、システマティックばらつき電気特性データ４４とセル遅延をあらわす応答曲面関数ｇとに基づいて、各ショット領域３に格子状に設定された各測定点ごとに、システマティックばらつき測定回路１５の並列トランジスタから構成されているとみなされる対象回路（図４）における遅延値ΔｔＳ（近似値）を算出する。これにより、半導体ウェハ２上のシステマティックばらつき測定回路１５の各々に関する遅延値ΔｔＳ（近似値）を含んだシステマティックばらつき遅延データ４５を得ることが出来る。システマティックばらつき遅延データ４５は、第２記憶部２４に格納される。

（６）ステップＳ６
面内傾向・ショット依存ばらつき分離部２８は、既述の方法（ウェーブレット解析、フーリエ解析など）により、システマティックばらつき遅延データ４５を、ショット依存ばらつき遅延データ４６と面内傾向ばらつき遅延データ４８とに分離する。ショット依存ばらつき遅延データ４６と面内傾向ばらつき遅延データ４８は、第２記憶部２４に格納される。

（７）ステップＳ７
統計計算部２９は、図１３の説明で示した方法により、ショット依存ばらつき遅延データからチップサイズに応じたショット依存ばらつき係数４７を作成する。ここでショット依存ばらつき係数４７は、図１３（ｃ）の曲線Ｃ１であっても良い。ショット依存ばらつき係数４７は、第２記憶部２４に格納される。

（８）ステップＳ８
統計計算部２９は、図１４の説明で示した方法により、面内傾向ばらつき遅延データからチップサイズに応じた面内傾向ばらつき係数４９を作成する。ここで面内傾向ばらつき係数４９は、図１４（ｃ）の曲線Ｃ２であっても良い。面内傾向ばらつき係数４９は、第２記憶部２４に格納される。

（９）ステップＳ９
統計計算部２９は、更に、Ｓ３で求めたランダムばらつき係数４３、Ｓ７で求めたショット依存ばらつき係数４７、Ｓ８で求めた面内傾向ばらつき係数４９をそれぞれ自乗して足し合わせ、平方根をとることによって、最終的なばらつき係数５０を算出し、出力する。ばらつき係数５０は、第２記憶部２４に格納される。

以上のように遅延ライブラリ作成装置が動作して、ばらつき係数を算出することが出来る。

その後、遅延ライブラリ合成部３０が、上記動作により得られるランダムばらつき係数４３（Ｓ３）、ショット依存ばらつき係数４７（Ｓ７）、面内傾向ばらつき係数４９（Ｓ８）、及び対象となる製品のチップサイズを、互いに関連付けて、半導体装置の設計用の遅延ライブラリ７０を合成する。遅延ライブラリ７０は、例えば外部の記憶装置（図示されず）に格納される。

図２２は、本発明の遅延ライブラリ７０の実施の形態の一例を示すテーブルである。図２２（ａ）で示される遅延ライブラリ７０は、ランダムばらつき係数６５、ショット依存ばらつき係数６６、及び面内傾向ばらつき係数６７を互いに関連付けている。なお、ここではチップサイズはショット依存ばらつき係数６６及び面内傾向ばらつき係数６７に含まれている。
ここで、ランダムばらつき係数６５は、ランダムばらつき係数４３に相当する。半導体ウェハ２につき一つの係数が対応する。ショット依存ばらつき係数６６は、ショット依存ばらつき係数４７に相当する。半導体ウェハ２につき一つの図１３（ｃ）の曲線Ｃ１が対応する。面内傾向ばらつき係数６７は、面内傾向ばらつき係数４９に相当する。半導体ウェハ２につき一つの図１４（ｃ）の曲線Ｃ２が対応する。ここでは、曲線Ｃ１及び曲線Ｃ２を、例えばそれぞれ以下の多項式で表現するとする。
Ｃ１：Ｕ_Ｃ１（ｘ）＝ａ_１・ｘ^ｐ＋ａ_２・ｘ^ｐ−１＋ａ_３・ｘ^ｐ−２＋… …（２３）
Ｃ２：Ｕ_Ｃ２（ｘ）＝ｂ_１・ｘ^ｐ＋ｂ_２・ｘ^ｐ−１＋ｂ_３・ｘ^ｐ−２＋… …（２４）
（ｘ：チップサイズ（一辺の長さ））
このとき、ショット依存ばらつき係数６６は、式（２３）における各係数（ａ_１、ａ_２、ａ_３、…）を示している。面内傾向ばらつき係数６７は、式（２４）における各係数（ｂ_１、ｂ_２、ｂ_３、…）を示している。ただし、ショット依存ばらつき係数６６及び面内傾向ばらつき係数６７の各曲線は多項式で表現することに限定されるものではなく、他の関数やそれらの組み合わせで表現しても良い。

図２２（ｂ）で示される遅延ライブラリ７０は、ランダムばらつき係数６５、システマティックばらつき係数６８、及びチップサイズを互いに関連付けている。ただし、以下の式が成り立つものとする。
システマティックばらつき係数
＝（（ショット依存ばらつき係数）^２＋（面内傾向ばらつき係数）^２）^０．５ …（２５）
ランダムばらつき係数６５は、ランダムばらつき係数４３に相当する。半導体ウェハ２につき一つの係数が対応する。システマティックばらつき係数６８は、所定のチップサイズに対して、図１３（ｃ）の曲線Ｃ１から求められたショット依存ばらつき係数６６（ショット依存ばらつき係数４７に相当）と、図１４（ｃ）の曲線Ｃ２から求められた面内傾向ばらつき係数６７（面内傾向ばらつき係数４９に相当）とを用いて、（２５）式から求める。半導体ウェハ２につき一つの係数が対応する。表中のＬ＝０．５は、チップの一辺の長さｘが、１ショットの一辺Ｌの０．５倍であることを示す。

なお、遅延ライブラリ７０には、例えば、更に、半導体ウェハ２上の位置、ランダムばらつき遅延データ４２、ショット依存ばらつき遅延データ４６、及び面内傾向ばらつき遅延データ４８を互いに関連付けたデータを有していても良い。

次に、上記ステップＳ３について更に説明する。図１７は、ステップＳ３の詳細を示すフロー図である。

（１）ステップＳ２１
遅延差計算部３１は、ランダムばらつき遅延データ４２を取得する。そして、各ショット領域３に格子状に設定された各測定点ごとに、得られたランダムばらつき遅延データ４２の遅延値ΔｔＬと遅延値ΔｔＲとの差を取る。これにより隣接セル遅延差（遅延差（ΔｔＲ−ΔｔＬ））５１が得られる。
（２）ステップＳ２２
ランダムばらつき計算部３２は、得られた遅延差（ΔｔＲ−ΔｔＬ）に基づいて、既述の（１７）式、（１８）式により、分散νを各ショット領域３ごとに求める。そして、ランダムばらつき計算部３２は、この（１７）式で得られた分散νに基づいて、既述の（１９）式、（２０）式により、ランダムばらつき係数（ＯＣＶｒ）４３を算出する。

次に、上記ステップＳ６について更に説明する。図１８は、ステップＳ６の詳細を示すフロー図である。

（１）ステップＳ３１
ウェハデータ形状変換部３３は、システマティックばらつき遅延データ４５を取得する。そして、システマティックばらつき測定回路１５の各々の遅延値ΔｔＳについて、図８、図９で示されるようにして、ウェーブレット解析が出来るように半導体ウェハ２上のデータを長方形領域Ｕに拡張する。

（２）ステップＳ３２
ウェーブレット解析部３４は、長方形領域Ｕに拡張されたデータについて、まず１段階目の離散ウェーブレット解析を行う。それにより、面内傾向ばらつきと［ショット依存ばらつき＋ランダムばらつき］とを分離する。ウェーブレット解析では、スケーリング関数として有限基底のＢスプライン関数を用いる。結果として、面内傾向ばらつき遅延データ推定値５３と［ショット依存ばらつき＋ランダムばらつき］遅延データ推定値５４とが得られる。それらは、第２記憶部２４に格納される。

（３）ステップＳ３３
フーリエ解析部３５は、得られた［ショット依存ばらつき＋ランダムばらつき］遅延データ推定値５４に対して、フーリエ解析を行う。そして、ショット依存ばらつき遅延データ推定値５５と、ランダムばらつき遅延データ推定値５６とを得る。それらは、第２記憶部２４に格納される。

（４）ステップＳ３４
ばらつき計算部３６は、得られたランダムばらつき遅延データ推定値５５の遅延値（推定値）のランダムばらつき成分について、各ショット領域３ごとに、標本標準偏差（σ）を求める。続いて、その標本標準偏差を各ショット領域３内の遅延値（推定値）の平均で割る。そして、それを全てのショット領域３−１〜３−Ｎについて平均をとる。これにより、ウェーブレット解析から得たランダムばらつき係数（推定値）５７を得る。それは、第２記憶部２４に格納される。

（５）ステップＳ３５
ばらつき計算部３６は、ここで得られたランダムばらつき係数５７と、統計計算部２６で得られたランダムばらつき係数４３とを比較する。ただし、ここで求めたランダムばらつき係数は（１３）式にあるように分散として１／１０、標準偏差として１／√１０（１０^−０．５）になっているので、ここで得られたランダムばらつき係数を√１０倍（１０^０．５倍）したものと、統計計算部２６で得られたランダムばらつき係数ＯＣＶｒとを比較する。そして、両者の差が所定の範囲に収まっているか否かを判定する。

（６）ステップＳ３６
両者の差が所定の範囲に収まっているない場合（ステップＳ３５：Ｎｏ）、ばらつき計算部３６は、処理をステップＳ３２に戻す。この場合、ウェーブレット解析部３４は、スケーリング関数を、より台の大きいスケーリング関数とウェーブレット関数に分解することによって、高周波成分と低周波成分とに分解するウェーブレット分解を繰り返す。ここで、低周波成分は、面内傾向ばらつきの成分を示し、高周波成分は、［ショット依存ばらつき＋ランダムばらつき］成分を示している。

（７）ステップＳ３７
両者の差が所定の範囲に収まっている場合（ステップＳ３５：Ｙｅｓ）、ばらつき計算部３６は、ステップＳ３２でウェーブレット解析部３４により算出された面内傾向ばらつき遅延データ推定値を面内傾向ばらつき遅延データとし、フーリエ解析部３５で算出されたショット依存ばらつき遅延データ推定値をショット依存ばらつき遅延データとして出力する。

ただし、ステップＳ３５を設けず、ステップＳ３６において、所定の回数だけ処理をステップＳ３２に戻すようにしても良い。所定の回数は、実験的に決定するか、又はシミュレーションにより決定することが出来る。その場合、当該所定の回数経過後において、ステップＳ３２でウェーブレット解析部３４により算出された面内傾向ばらつき遅延データ推定値５３が面内傾向ばらつき遅延データとなる。また、ステップＳ３３でフーリエ解析部３５により算出されたショット依存ばらつき遅延データ推定値５５がショット依存ばらつき遅延データとなり、ランダムばらつき遅延データ推定値５６がランダムばらつき遅延データとなる。更に、ステップＳ３４でばらつき計算部３６により算出されたランダムばらつき係数（推定値）５７がランダムばらつき係数となる。

次に、上記ステップＳ３３について更に説明する。図１９は、ステップＳ３３の詳細を示すフロー図である。

（１）ステップＳ４０
フーリエ変換部３７は、［ショット依存ばらつき＋ランダムばらつき］遅延データ推定値５４を取得する。そして、［ショット依存ばらつき＋ランダムばらつき］遅延データ推定値５４について、二次元離散フーリエ変換を行い、［ショット依存ばらつき＋ランダムばらつき］フーリエ変換データ５９を算出する。それは、第２記憶部２４に格納される。
（２）ステップＳ４１
置換部３８は、［ショット依存ばらつき＋ランダムばらつき］フーリエ変換データ５９において、ショット領域３の周期となるような成分を、周囲のフーリエ変換の平均値計算で置き換える。この置き換えにより、［ショット依存ばらつき＋ランダムばらつき］フーリエ変換データ５９がランダムばらつきフーリエ変換データ推定値６０に変換されたと考えることができる。
（３）ステップＳ４２
逆フーリエ変換部３９は、ランダムばらつきフーリエ変換データ推定値６０について、逆フーリエ変換を行う。この逆フーリエ変換により、ランダムばらつき遅延データ推定値５６を得ることが出来る。それは、第２記憶部２４に格納される。
（４）ステップＳ４３
差分処理部４０は、［ショット依存ばらつき＋ランダムばらつき］遅延データ推定値５４からランダムばらつき遅延データ推定値５６を差し引くことにより、ショット依存ばらつき遅延データ推定値５５を得ることが出来る。それは、第２記憶部２４に格納される。

このように、本発明の遅延ライブラリ作成装置を用いることでランダムばらつき特性、面内傾向ばらつき特性、ショット依存ばらつき特性に応じたＳＴＡマージンとしての高精度なばらつき係数を得ることができる。

上記のようにして作成される遅延ライブラリ７０は、半導体装置（半導体集積回路）の設計に用いることが出来る。図２０は、本発明の半導体装置の設計装置の実施の形態の構成を示すブロック図である。半導体装置の設計装置８０は、半導体装置の設計装置８０は、ワークステーションやパーソナルコンピュータに例示される情報処理装置である。プログラムとしての論理合成部７１、自動レイアウト部７２、ＲＣ抽出部７３、遅延計算部７４、ＳＴＡ部７５、ＬＶＳ／ＤＲＣ部７６、及び、プログラムとデータとしてのデータベース７７を具備する。

データベース７６は、機能既述ファイル８１、ネットリスト８２、フロアプラン８３、ライブラリ８４、レイアウトデータ８５及びＲＣ付き回路データ８６を格納しており、又は、設計途中で作成され格納される。機能記述ファイル８１は、Ｖｅｒｉｌｏｇ−ＨＤＬ等のハードウエア記述言語を用いて論理回路の所望の機能を記述したファイルである。ライブラリ８４は、構成要素（機能ブロック）のマクロ等や検証用のセル遅延ライブラリ（図示されず）を含み、更に、既述の遅延ライブラリ７０を含んでいる。フロアプラン８３は、半導体チップ内の大まかな配置情報が格納されている。ネットリスト８２は、論理合成工程で合成された論理回路における論理ゲート相互間の接続関係を表したファイルである。レイアウトデータ８５は、半導体装置の設計結果を示すファイルである。ＲＣ付き回路データ８６は、敗戦の抵抗や寄生容量に関する情報を含んだレイアウトデータである。

論理合成部７１は、機能記述ファイル８１とライブラリ８４とに基づいて、論理合成工程を実行し、ネットリスト８２を生成する。自動レイアウト部７２は、ネットリスト８２、フロアプラン８３及びライブラリ８４に基づいて、自動レイアウト工程を実行し、レイアウトデータ８５を生成する。
ＲＣ抽出部７３は、レイアウトデータ８５に基づいて、ＲＣ抽出処理により、配線の抵抗と寄生容量の情報を含むＲＣ付き回路データ８６を生成する。遅延計算部７４は、ＲＣ付き回路データ８６、ライブラリ８４中の検証用のセル遅延ライブラリ（図示されず）に基づいて、遅延計算を実行する。ＳＴＡ（ｓｔａｔｉｃ ｔｉｍｉｎｇ ａｎａｌｙｓｉｓ）部７５は、遅延計算後のＲＣ付き回路データ８６と、ライブラリ８４中の上記遅延ライブラリ（図２２）７０とに基づいて、静的タイミング解析を行う。ＬＶＳ（Ｌａｙｏｕｔ Ｖｅｒｓｕｓ Ｓｃｈｅｍａｔｉｃ）／ＤＲＣ（Ｄｅｓｉｇｎ Ｒｕｌｅ Ｃｈｅｃｋ）部７６は、ＲＣ付き回路データ８６と回路図データ（図示されず）とデザインルールファイル（図示されず）とに基づいて、レイアウトと回路図との一致検証（レイアウト検証）及びデザインルールとの一致検証を実行する。回路図データとデザインルールファイルとは、例えば、設計装置８０の記憶部に格納されている。

図２１は、本発明の半導体装置の設計方法の実施の形態を示すフロー図である。
まず、論理合成部７１が、機能記述ファイル８１及びライブラリ８４に基づいて、論理合成工程を実行する（Ｓ５１）。すなわち、論理合成部７１が、ライブラリ８４に格納された種々の論理ゲートから適切なものを選択し、組み合わせる。それにより、機能記述ファイル８１に記述された機能を実現する論理回路を合成する。そのとき、単に論理を合成するだけでなく、合成した論理回路の各信号経路における遅延時間が該当するタイミング制約を満足するように最適化も行う。この最適化により、仕様を満足する動作速度、或いは、更なる高速化を実現する。この最適化に必要な論理ゲートの遅延情報がライブラリ８４の遅延ライブラリ７０に格納されている。論理合成の結果として、ネットリスト８２が出力される。
次に、自動レイアウト部７２が、ネットリスト８２、フロアプラン８３及びライブラリ８４に基づいて、自動レイアウト工程を実行し、レイアウトデータ８５を生成する（Ｓ５２）。

その後、ＲＣ抽出部７３が、レイアウトデータ８５に基づいて、ＲＣ抽出処理工程を実行し、ＲＣ付き回路データ８６を生成する（Ｓ５３）。次に、遅延計算部７４は、ＲＣ付き回路データ８６、ライブラリ８４中の検証用のセル遅延ライブラリ（図示されず）に基づいて、遅延計算を実行する（Ｓ５４）。このとき、上記遅延ライブラリ（図２２）７０のランダムばらつき遅延データ４２、ショット依存ばらつき遅延データ４６、及び面内傾向ばらつき遅延データ４８を用いることも可能である。それにより、遅延計算をより正確に行うことができる。

その後、ＳＴＡ部７５が、遅延計算後のＲＣ付き回路データ８６と、ライブラリ８４中の上記遅延ライブラリ（図２２）７０とに基づいて、信号のタイミングが合うか否か等を検証する静的タイミング解析を行う（Ｓ５５）。本解析により不良となった場合、自動レイアウト工程（Ｓ５２）に戻り、再設計を実行する。ＬＶＳ（Ｌａｙｏｕｔ Ｖｅｒｓｕｓ Ｓｃｈｅｍａｔｉｃ）／ＤＲＣ（Ｄｅｓｉｇｎ Ｒｕｌｅ Ｃｈｅｃｋ）部７６は、ＲＣ付き回路データ８６と回路図データ（図示されず）とデザインルールファイル（図示されず）とに基づいて、レイアウトと回路図との一致検証（レイアウト検証）及びデザインルールとの一致検証を実行する（Ｓ５６）。それにより、レイアウトデータが完成する。

以上のように半導体装置の設計方法が実施される。

本発明では、ランダムばらつき係数を、ランダムばらつき測定回路１１のペアトランジスタの電気特性から求めている。それにより、システマティックばらつきが含まれない高精度の係数を得ることができる。また、システマティックばらつき係数を、システマティックばらつき測定回路１５の並列トランジスタの電気特性から求めている。この並列トランジスタの電気特性はランダムばらつきが少ない。したがって、ランダムばらつきとシステマティックばらつきとを分離するのに、そのばらつき分離の精度を向上させることが出来る。

本発明では、ショット領域３内の格子点上にシステマティックばらつき測定回路１５を配置することにより、フーリエ解析の精度を上げ、ばらつき分離の精度をより向上させることができる。

ウェーブレット解析とフーリエ解析とを用いることにより、面内傾向ばらつきとショット依存ばらつきという異なる性質を持つばらつきを分離し、各々から適切な手法（累積度数を用いる）によって係数を作成することが出来る。面内傾向ばらつきは幾分確率的な要素をもつがショット依存性は確率的要素が少ない。

ウェーブレット解析のアナライジングウェーブレットにばらつき形状と類似したＢスプライン関数を用いることにより、適切なばらつき分離が出来る。また、そのばらつき分離から得られたランダムばらつき係数とペアトランジスタから得られた正確なランダムばらつき係数とを比較することにより、ウェーブレット解析の適切な解析回数を決めることが出来る。

アナライジングウェーブレットに有限基底のＢスプライン関数を用いることによって、基底の数を制限することによる誤差を避けることが出来る。

ウェハーデータの長方形領域の拡張を工夫することによって、ウェハ周辺部での面内傾向分離を過少に見積もることなくできる。

図１は、本発明の電気特性測定回路の実施の形態を示す概略図である。 図２は、本発明の電気特性測定回路の実施の形態におけるランダムばらつき測定回路１１を示す構成図である。 図３は、本発明の電気特性測定回路の実施の形態におけるシステマティックばらつき測定回路１５を示す構成図である。 図４は、遅延時間を評価する対象回路を示す回路図である。 図５は、本発明の遅延ライブラリ作成装置の実施の形態の構成を示すブロック図である。 図６は、半導体ウェハ上のデータを長方形の領域のデータに拡張する方法を説明する概略図である。 図７は、ＳＰＩＣＥシミュレーションでの条件を示す回路図及びタイミングチャートである。 図８は、半導体ウェハ上のデータを長方形の領域のデータに拡張する方法を説明する概略図である。 図９は、半導体ウェハ上のデータを長方形の領域のデータに拡張した状態を示す概略図である 図１０は、有限基底のＢスプライン関数を選択した理由について説明する概略図である。 図１１は、有限基底のＢスプライン関数を選択した理由について説明する概略図である。 図１２は、本実施の形態で用いる有限基底Ｂスプライン関数及びＢスプラインウエーブレット関数を示すグラフである。 図１３は、チップサイズに応じたショット依存ばらつき係数を作成する方法を説明する概略図である。 図１４は、チップサイズに応じた面内傾向ばらつき係数を作成する方法を説明する概略図である。 図１５は、分離前後の遅延データの一例を示す概略図である。 図１６は、本発明の遅延ライブラリ作成装置の実施の形態の動作を示すフロー図である。 図１７は、ステップＳ３の詳細を示すフロー図である。 図１８は、ステップＳ６の詳細を示すフロー図である。 図１９は、ステップＳ３３の詳細を示すフロー図である。 図２０は、本発明の半導体装置の設計装置の実施の形態の構成を示すブロック図である。 図２１は、本発明の半導体装置の設計方法の実施の形態を示すフロー図である。 図２２は、本発明の遅延ライブラリの実施の形態の例を示すテーブルである。

符号の説明

１ 電気特性測定回路
２ 半導体ウェハ（基板）
３、３−１〜３−Ｎ ショット領域
４、４−１〜４−Ｑ ばらつき測定回路
１１ ランダムばらつき測定回路
１１ｎ ｎ型ランダムばらつき測定回路
１１ｐ ｐ型ランダムばらつき測定回路
１２ｎ ｎ型拡散層
１２ｐ ｐ型拡散層
１５ システマティックばらつき測定回路
１５ｎ ｎ型システマティックばらつき測定回路
１５ｐ ｐ型システマティックばらつき測定回路
１６ｎ ｎ型拡散層
１６ｐ ｐ型拡散層
２０ 遅延ライブラリ作成装置
２１ ランダムばらつき解析部
２２ 第１記憶部
２３ システマティックばらつき解析部
２４ 第２記憶部
２５ 応答曲面関数近似部
２６ 統計計算部
２７ 応答曲面関数近似部
２８ 面内傾向・ショット依存ばらつき分離部
２９ 統計計算部
３０ 遅延ライブラリ合成部
３１ 遅延差計算部
３２ ランダムばらつき計算部
３３ ウェハデータ形状変換部
３４ ウェーブレット解析部
３５ フーリエ解析部
３６ ばらつき計算部
３７ フーリエ変換部
３８ 置換部
３９ 逆フーリエ変換部
４０ 差分処理部

Claims (19)

1. 論理回路の回路部品の遅延値が格納されている遅延ライブラリを作成する、コンピュータで実行される方法であって、
   （ａ）前記回路部品の半導体ウェハ上の第１電気特性データに基づいて、ウェーブレット解析を行うことにより、前記半導体ウェハ面内の位置に依存する第１遅延データと、前記半導体ウェハ面内の位置に依存しないランダムばらつき遅延値と露光処理によって生じる露光依存ばらつき遅延値とを含む第２遅延データとを算出するステップと、
   （ｂ）前記第２遅延データを読み込んでフーリエ解析することにより、前記ランダムばらつき遅延値と前記露光依存ばらつき遅延値とを分離し、それぞれを第３遅延データと第４遅延データとするステップと
   を具備する
   遅延ライブラリ作成方法。
2. 請求項１に記載の遅延ライブラリ作成方法において、
   前記ウェーブレット解析は、スケーリング関数として、有限基底Ｂスプライン関数を用いる
   遅延ライブラリ作成方法。
3. 請求項１又は２に記載の遅延ライブラリ作成方法において、
   前記第１電気特性データは、前記半導体ウェハ上に設定された、複数の単位露光領域の各々内に配置された複数のばらつき測定回路の電気特性を測定した結果であり、
   前記複数のばらつき測定回路の各々は、互いに並列に接続された複数のトランジスタを有する第１測定回路を備える
   遅延ライブラリ作成方法。
4. 請求項３に記載の遅延ライブラリ作成方法において、
   前記複数のばらつき測定回路の各々は、二つのトランジスタを有する第２測定回路を備え、
   （ｃ）前記第２測定回路の電気特性を測定した結果である第２電気特性データに基づいて、ランダムばらつき遅延値を示す第５遅延データを算出するステップと、
   （ｄ）前記第３遅延データに基づいて算出された第１ランダムばらつき係数と前記第５遅延データに基づいて算出された第２ランダムばらつき係数との相違が所定の範囲に収まらないとき、前記ウェーブレット解析の条件を変更して、前記（ａ）ステップ及び前記（ｂ）ステップを実行するステップと
   を更に具備する
   遅延ライブラリ作成方法。
5. 請求項１乃至４のいずれか一項に記載の遅延ライブラリ作成方法において、
   前記（ａ）ステップにおいて、
   （ａ１）前記半導体ウェハの格子点における元の第１電気特性データを、長方形状に配置された格子点における前記第１電気特性データに拡張するステップを備え、
   前記拡張のとき、長方形状に配置された格子点のうちの空の格子点は、前記半導体ウェハにおける境界の格子点を中心とする点対称な位置の格子点の前記元の第１電気特性データで埋める
   遅延ライブラリ作成方法。
6. （ｅ）機能記述ファイル、ライブラリ及びフロアプランに基づいて、レイアウトデータを生成する工程と、
   （ｆ）請求項１乃至５のいずれか一項に記載の遅延ライブラリ作成方法により作成された遅延ライブラリに基づいて、前記レイアウトデータにおけるタイミング検証を実行する工程と
   を具備する
   半導体装置の設計方法。
7. コンピュータを用いて、論理回路の回路部品の遅延値が格納されている遅延ライブラリを作成する遅延ライブラリ作成装置であって、
   前記回路部品の半導体ウェハ上の第１電気特性データに基づいて、ウェーブレット解析を行うことにより、前記半導体ウェハ面内の位置に依存する第１遅延データと、前記半導体ウェハ面内の位置に依存しないランダムばらつき遅延値と露光処理によって生じる露光依存ばらつき遅延値とを含む第２遅延データとを算出するウェーブレット解析部と、
   前記第２遅延データを読み込んでフーリエ解析することにより、前記ランダムばらつき遅延値と前記露光依存ばらつき遅延値とを分離し、それぞれを第３遅延データと第４遅延データとするフーリエ解析部と
   を具備する
   遅延ライブラリ作成装置。
8. 請求項７に記載の遅延ライブラリ作成装置において、
   前記ウェーブレット解析は、スケーリング関数として、有限基底Ｂスプライン関数を用いる
   遅延ライブラリ作成装置。
9. 請求項７又は８に記載の遅延ライブラリ作成装置において、
   前記第１電気特性データは、前記半導体ウェハ上に設定された、複数の単位露光領域の各々内に配置された複数のばらつき測定回路の電気特性を測定した結果であり、
   前記複数のばらつき測定回路の各々は、互いに並列に接続された複数のトランジスタを有する第１測定回路を備える
   遅延ライブラリ作成装置。
10. 請求項９に記載の遅延ライブラリ作成装置において、
    前記複数のばらつき測定回路の各々は、二つのトランジスタを有する第２測定回路を備え、
    前記第２測定回路の電気特性を測定した結果である第２電気特性データに基づいて、ランダムばらつき遅延値を示す第５遅延データを算出するランダムばらつき解析部と、
    前記第３遅延データに基づいて算出された第１ランダムばらつき係数と前記第５遅延データに基づいて算出された第２ランダムばらつき係数との相違が所定の範囲に収まらないとき、前記ウェーブレット解析の条件を変更して、前記（ａ）ステップ及び前記（ｂ）ステップを実行するばらつき計算部と
    を更に具備する
    遅延ライブラリ作成装置。
11. 請求項７乃至１０のいずれか一項に記載の遅延ライブラリ作成装置において、
    前記ウェーブレット解析部は、前記半導体ウェハの格子点における元の第１電気特性データを、長方形状に配置された格子点における前記第１電気特性データに拡張するデータ形状変換部を備え、
    前記データ形状変換部は、前記拡張のとき、長方形状に配置された格子点のうちの空の格子点は、前記半導体ウェハにおける境界の格子点を中心とする点対称な位置の格子点の前記元の第１電気特性データで埋める
    遅延ライブラリ作成装置。
12. 機能記述ファイル、ライブラリ及びフロアプランに基づいて、レイアウトデータを生成するレイアウト部と、
    請求項７乃至１１のいずれか一項に記載の遅延ライブラリ作成装置により作成された遅延ライブラリに基づいて、前記レイアウトデータにおけるタイミング検証を実行するタイミング解析部と
    を具備する
    半導体装置の設計装置。
13. 半導体ウェハと、
    前記半導体ウェハ上に設定された複数の単位露光領域の各々内に、行列状に配置された複数のばらつき測定回路と
    を具備し、
    前記複数のばらつき測定回路の各々は、互いに並列に接続された複数のトランジスタを有する第１測定回路を備える
    電気特性測定回路。
14. 請求項１３に記載の電気特性測定回路において、
    前記複数のばらつき測定回路の各々は、
    前記第１測定回路の近傍に設けられ、二つのトランジスタを有する第２測定回路を更に備える
    電気特性測定回路。
15. 論理回路の回路部品の遅延値が格納されている遅延ライブラリを作成する方法をコンピュータに実行させるプログラムであって、
    （ａ）前記回路部品の半導体ウェハ上の第１電気特性データに基づいて、ウェーブレット解析を行うことにより、前記半導体ウェハ面内の位置に依存する第１遅延データと、前記半導体ウェハ面内の位置に依存しないランダムばらつき遅延値と露光処理によって生じる露光依存ばらつき遅延値とを含む第２遅延データとを算出するステップと、
    （ｂ）前記第２遅延データを読み込んでフーリエ解析することにより、前記ランダムばらつき遅延値と前記露光依存ばらつき遅延値とを分離し、それぞれを第３遅延データと第４遅延データとするステップと
    を具備する遅延ライブラリ作成方法をコンピュータに実行させるプログラム。
16. 請求項１５に記載の遅プログラムにおいて、
    前記ウェーブレット解析は、スケーリング関数として、有限基底Ｂスプライン関数を用いる
    プログラム。
17. 請求項１５又は１６に記載のプログラムにおいて、
    前記第１電気特性データは、前記半導体ウェハ上に設定された、複数の単位露光領域の各々内に配置された複数のばらつき測定回路の電気特性を測定した結果であり、
    前記複数のばらつき測定回路の各々は、互いに並列に接続された複数のトランジスタを有する第１測定回路を備える
    プログラム。
18. 請求項１７に記載のプログラムにおいて、
    前記複数のばらつき測定回路の各々は、二つのトランジスタを有する第２測定回路を備え、
    （ｃ）前記第２測定回路の電気特性を測定した結果である第２電気特性データに基づいて、ランダムばらつき遅延値を示す第５遅延データを算出するステップと、
    （ｄ）前記第３遅延データに基づいて算出された第１ランダムばらつき係数と前記第５遅延データに基づいて算出された第２ランダムばらつき係数との相違が所定の範囲に収まらないとき、前記ウェーブレット解析の条件を変更して、前記（ａ）ステップ及び前記（ｂ）ステップを実行するステップと
    を更に具備する
    プログラム。
19. 請求項１５乃至１８のいずれか一項に記載のプログラムにおいて、
    前記（ａ）ステップにおいて、
    （ａ１）前記半導体ウェハの格子点における元の第１電気特性データを、長方形状に配置された格子点における前記第１電気特性データに拡張するステップを備え、
    前記拡張のとき、長方形状に配置された格子点のうちの空の格子点は、前記半導体ウェハにおける境界の格子点を中心とする点対称な位置の格子点の前記元の第１電気特性データで埋める
    プログラム。

Images