JP4664231B2 - タイミング解析方法及びタイミング解析装置 - Google Patents
タイミング解析方法及びタイミング解析装置 Download PDFInfo
- Publication number
- JP4664231B2 JP4664231B2 JP2006133984A JP2006133984A JP4664231B2 JP 4664231 B2 JP4664231 B2 JP 4664231B2 JP 2006133984 A JP2006133984 A JP 2006133984A JP 2006133984 A JP2006133984 A JP 2006133984A JP 4664231 B2 JP4664231 B2 JP 4664231B2
- Authority
- JP
- Japan
- Prior art keywords
- delay
- timing analysis
- distribution
- slew rate
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
- G06F30/3312—Timing analysis
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
半導体集積回路の開発工程において、デジタル回路のタイミング解析にスタティックタイミング解析(STA)が実施されている。スタティックタイミング解析は、回路中の素子等に対してそれぞれ割り当てられた遅延時間に基づき回路のタイミング検証が行われる。更に、近年では、タイミング解析において、統計的な解析手法が用いられるようになってきている。そして、この統計的な解析手法によって、より精度の高い遅延解析を行なうことが要求されている。
図2は、タイミング解析装置11の概略構成図である。
タイミング解析装置11は一般的なCAD(Computer Aided Design) 装置からなり、中央処理装置(以下、CPU)12、メモリ13、記憶装置14、表示装置15、入力装置16、及びドライブ装置17を備え、それらはバス18を介して相互に接続されている。
遅延計算処理(ステップ21)において、タイミング解析装置11は、寄生情報ファイル31から配線寄生容量などの寄生情報を読み込み、セットアップファイル32からオンチップばらつきのマージンを含む情報を読み込み、セルライブラリ33を参照し、着目パスの各回路要素におけるディレイ値(遅延情報)を抽出する。そして、タイミング解析装置11は、遅延情報を含むファイル34と、入力スルーレート,出力容量を含むログファイル35を作成する。
タイミング解析装置11は、図1の遅延分布計算(ステップ23)にてセル間の位置相関を扱うためのパラメータを計算する。
タイミング解析装置11は、図1の遅延分布計算(ステップ23)にてスルーレート伝播、及び遅延時間と遷移時間の相関を扱うためのパラメータを計算する。
次に、タイミング解析装置11は、ステップ62において、ログファイル35からインスタンス名とセル名とピン名、および入力スルーレート(Slew)と実効容量(Ceffective)を取得する。
次に、遅延解析処理を順次説明する。
パス80は、端子81の信号Aをセル82まで伝播するパスであり、直列に接続された3つのセル(図5ではインバータ回路)83〜85を備えている。このパス80において、信号Aと最終段のセル82の入力信号Bの時間差がパス遅延であり、このパス遅延は、セル83〜85の特性及び位置関係によるものである。このため、各セル83〜85のそれぞれにおける遅延のばらつき分布91〜93を考慮しなければならない。
遅延時間と遷移時間は、同じセルにおける出力特性であるため、遅延時間と遷移時間とに相関関係が存在する。従って、この相関関係を考慮しなければ、発生する誤差が大きくなって精度の高い解析を行うことができない。
図13に示すように、物理的にチップ内のセル間には距離との相関があることが分かっている。この距離の相関を、図14に示すように、直交する2軸の距離に対応するマトリックステーブル(距離相関テーブル)51を作成しておく。そして、このテーブル51に基づいて、遅延解析時にばらつき量を算出する。
例えば、図7に示すセル111及び負荷容量112において、入出力特性は、図15(a)に示すように、入力信号Sinの立ち上がりに対する出力信号Soutの立ち下がりの特性と、図15(b)に示すように、入力信号Sinの立ち下がりに対する出力信号Soutの立ち上がりの特性がある。それぞれの特性に対して、分布の中心値(Mean value)μ、標準偏差(Standard deviation)σ、相関係数(Correlation coefficient)γを、次式によりそれぞれ求める。尚、各式において、nは度数であり、対象セルにおいてプロセスばらつき(ゲート長L、しきい値電圧Vth、等)を変更する数である。
遅延時間の確率分布および遷移時間の確率分布を入力スルーレートに対する一次式近似関数としてモデル化する。
遅延時間の確率分布dは、
d=(A*s_in+B)*(a*r1+b*r2)+(C*s_in+D)
となり、遷移時間の確率分布sは、
s=(P*s_in+Q)*(b*r1+a*r2)+(R*s_in+S)
となる。尚、パラメータA,Bは入力スルーレートに対する出力遅延標準偏差係数であり、パラメータC,Dは入力スルーレートに対する出力遅延平均係数であり、パラメータP,Qは入力スルーレートに対する出力スルーレート標準偏差係数である。また、パラメータR,Sは入力スルーレートに対する出力スルーレート平均係数であり、パラメータK,Lは入力スルーレートに対するセルの遅延時間及び出力スルーレートの相関の係数である。また、ρ=K*s_in+L、a=(sqrt(1+ρ)+sqrt(1-ρ))/2、b=(sqrt(1+ρ)-sqrt(1-ρ))/2、であり、r1,r2は、平均0,標準偏差1の互いに独立な確率関数である。
(σ_d)^2=(A*σs_in)^2+(C*σs_in)^2+(A*μs_in+B)^2+2*C*σd_in*σs_in*ρ_in
尚、μs_inは入力スルーレートの平均、σs_inは入力スルーレートの標準偏差、σd_inは遅延時間の標準偏差、ρ_inは入力スルーレート及び遅延時間の相関係数である。上記式において、「^2」は2乗を示す。
ρ_ot=cov(d,s_ot)/(σd*σs_ot)、
cov(d,s_ot)=A*P*(K*μs_in+L)*(σs_in^2)+(A*Q+B*P+2*A*P*μs_in)*K*(σs_in^2)+(A*μs_in+B)*(P*μs_in+Q)*(K*μs_in+L)+C*R*(σs_in^2)+ρ_in*R*σs_in*σd_in、
(σs_ot)^2=(P*σs_in)^2+(R*σs_in)^2+(P*μs_in+Q)^2
により算出される。尚、cov(d,s_ot)は、セルにおける共分散である。
上記の計算方法を、図16に示すパス130を構成するセル131〜133に基づいて説明する。
ノードN1までの遅延時間dと、セル132の遅延時間daのバラツキモデルの関数は、
d=m(d)+A1*r1+B1*r、
da=m(da)+A2*r2+B2*r
となる。尚、m(d),m(da)はd,daの平均、A1,A2,B1,B2は感度係数、r1はdのランダムバラツキ成分(平均0,分散1)、r2はdaのランダムバラツキ成分(平均0,分散1)、rはd,daの相関バラツキ成分(平均0,分散1)、r,r1,r2は互いに独立な確率関数である。
σ(d)=sqrt(A1^2+B1^2)、
σ(da)=sqrt(A2^2+B2^2)、
ρ(d,da)=B1*B2/(σ(d)*σ(da))
となる。
d+da=m(d)+m(da)+A1*r1+A2*r2+(B1+B2)*r
となり、遅延時間(d+da)の平均は、
m(d+da)=m(d)+m(da)
となり、遅延時間(d+da)の標準偏差σ(d+da)は、
σ(d+da)^2=A1^2+A2^2+(B1+B2)^2
=A1^2+B1^2+A2^2+B2^2+2*B1*B2
=σ(d)^2+σ(da)^2+2*σ(d)*σ(da)*ρ(d,da)
となる。この時、2*σ(d)*σ(da)*ρ(d,da)は、位置相関によるバラツキ増加分である。
cov(d+da,db)=cov(d,db)+cov(da,db)
となり、セル133における相関係数ρ(d+da.db)は、
ρ(d+da,db)=cov(d+da,db)/(σ(d+da)*σ(db))
=(σ(d)/σ(d+da))*ρ(d,db)+(σ(da)/σ(d+da))*ρ(da,db)
となる。
(1)タイミング解析装置11は、入力スルーレート、出力容量、各セルにおける遅延時間と遷移時間の相関関係に基づいて、インスタンスにおける遅延分布を算出する。このときに、前段の出力遅延分布と出力遷移分布の相関を考慮した入力スルーレート分布を入力することによりスルーレート分布の伝播を扱うこととなり、精度の高い遅延分布解析を行なうことができる。
・上記実施の形態における算出式を適宜変更しても良い。
14 記憶装置
33 ライブラリ
34 ファイル
35 ログファイル
37 タイミングリスト
80,130 パス
μ 中心値
γ,ρ 相関係数
σ 標準偏差
d,s 確率分布
d,da,db 遅延時間
Claims (8)
- タイミング解析装置による半導体集積回路のタイミング解析方法において、
前記タイミング解析装置の中央演算装置が、遅延計算を行い、遅延情報を含むファイルと、入力スルーレート及び出力容量を含むファイルとを生成するステップと、
前記中央演算装置が、前記遅延情報に基づき静的タイミング解析を行い解析結果を生成するステップと、
前記中央演算装置が、前記入力スルーレート、前記出力容量、各インスタンスにおける遅延時間及び遷移時間の確率分布と、予め算出されたインスタンス毎の遅延時間と遷移時間の相関関係に基づき、遅延時間と遷移時間の相関を扱うためのパラメータを算出し、該パラメータを参照して入力スルーレート及び出力容量に応じた各インスタンスにおける遅延分布を算出するステップと、
前記中央演算装置が、前記解析結果と前記遅延分布に基づきパスにより伝達される信号に対する統計的タイミング解析を実施するステップと、
を備えたことを特徴とするタイミング解析方法。 - 前記遅延分布を算出するステップは、
前記中央演算装置が、ファイルから前記入力スルーレート及び出力容量を入力するステップと、
前記中央演算装置が、ライブラリデータから、入力スルーレートと出力容量、遅延時間と遷移時間の中心値と標準偏差、及び遅延時間と遷移時間の相関係数を取得するステップと、
前記中央演算装置が、前記相関係数に基づいて、インスタンス毎に所定算出式における遅延時間と遷移時間の相関を扱うための前記パラメータを算出し、そのパラメータを含むファイルを生成するステップと、
を備えたことを特徴とする請求項1記載のタイミング解析方法。 - 前記遅延時間及び遷移時間の確率分布は、インスタンスにおける入力スルーレートに基づいて算出されたものである、ことを特徴とする請求項1又は2記載のタイミング解析方法。
- 前記中央演算装置が、前記パスを構成するインスタンスの位置情報と、インスタンス間の距離に対する相関テーブルとに基づいて、インスタンス間に対応する位置相関係数を算出するステップを備え、
前記遅延分布を計算するステップにおいて、前記位置相関係数を遅延解析におけるばらつき量に加えて前記遅延分布を算出する、
ことを特徴とする請求項1〜3のうちの何れか一項に記載のタイミング解析方法。 - 遅延計算を行い、遅延情報を含むファイルと、入力スルーレート及び出力容量を含むファイルとを記憶装置に記憶する手段と、
記憶装置のファイルから前記遅延情報を読み込み、該遅延情報に基づき静的タイミング解析を行い解析結果を含むファイルを記憶装置に記憶する手段と、
前記入力スルーレート、前記出力容量、各インスタンスにおける遅延時間及び遷移時間の確率分布と、予め算出されたインスタンス毎の遅延時間と遷移時間の相関関係に基づき、遅延時間と遷移時間の相関を扱うためのパラメータを算出し、該パラメータを参照して入力スルーレート及び出力容量に応じた各インスタンスにおける遅延分布を算出する手段と、
前記解析結果と前記遅延分布に基づきパスにより伝達される信号に対する統計的タイミング解析を実施する手段と、
を備えたことを特徴とするタイミング解析装置。 - 前記遅延分布を算出する手段は、
記憶装置のファイルから前記入力スルーレート及び出力容量を入力する手段と、
記憶装置のライブラリデータから、入力スルーレートと出力容量、遅延時間と遷移時間の中心値と標準偏差、及び遅延時間と遷移時間の相関係数を取得する手段と、
前記相関係数に基づいて、インスタンス毎に所定算出式における遅延時間と遷移時間の相関を扱うための前記パラメータを算出し、そのパラメータを含むファイルを記憶装置に記憶する手段と、を備えたことを特徴とする請求項5記載のタイミング解析装置。 - 前記遅延時間及び遷移時間の確率分布は、インスタンスにおける入力スルーレートに基づいて算出され、記憶装置に予め記憶されたものである、ことを特徴とする請求項5又は6記載のタイミング解析装置。
- 前記パスを構成するインスタンスの位置情報と、インスタンス間の距離に対する相関テーブルとに基づいて、インスタンス間に対応する位置相関係数を算出する手段を備え、
前記遅延分布を計算する手段において、前記位置相関係数を遅延解析におけるばらつき量に加えて前記遅延分布を算出する、
ことを特徴とする請求項5〜7のうちの何れか一項に記載のタイミング解析装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006133984A JP4664231B2 (ja) | 2006-05-12 | 2006-05-12 | タイミング解析方法及びタイミング解析装置 |
US11/798,338 US7793244B2 (en) | 2006-05-12 | 2007-05-11 | Timing analysis method and timing analysis apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006133984A JP4664231B2 (ja) | 2006-05-12 | 2006-05-12 | タイミング解析方法及びタイミング解析装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007304957A JP2007304957A (ja) | 2007-11-22 |
JP4664231B2 true JP4664231B2 (ja) | 2011-04-06 |
Family
ID=38686537
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006133984A Expired - Fee Related JP4664231B2 (ja) | 2006-05-12 | 2006-05-12 | タイミング解析方法及びタイミング解析装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7793244B2 (ja) |
JP (1) | JP4664231B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019240345A1 (ko) * | 2018-06-12 | 2019-12-19 | 연세대학교 산학협력단 | Ntv 영역에서의 정적 타이밍 분석 방법 및 그 장치 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7314786B1 (en) * | 2006-06-16 | 2008-01-01 | International Business Machines Corporation | Metal resistor, resistor material and method |
US7600206B2 (en) * | 2007-04-09 | 2009-10-06 | Chang Gung University | Method of estimating the signal delay in a VLSI circuit |
US8245165B1 (en) | 2008-04-11 | 2012-08-14 | Cadence Design Systems, Inc. | Methods and apparatus for waveform based variational static timing analysis |
US8359558B2 (en) | 2010-03-16 | 2013-01-22 | Synopsys, Inc. | Modeling of cell delay change for electronic design automation |
US8909562B2 (en) * | 2011-03-28 | 2014-12-09 | Google Inc. | Markov modeling of service usage patterns |
US9483604B1 (en) | 2015-06-15 | 2016-11-01 | International Business Machines Corporation | Variable accuracy parameter modeling in statistical timing |
US10255395B2 (en) * | 2016-03-11 | 2019-04-09 | Synopsys, Inc. | Analyzing delay variations and transition time variations for electronic circuits |
US10073934B1 (en) | 2016-10-11 | 2018-09-11 | Cadence Design Systems, Inc. | Systems and methods for statistical static timing analysis |
US10185795B1 (en) * | 2016-10-11 | 2019-01-22 | Cadence Design Systems, Inc. | Systems and methods for statistical static timing analysis |
KR101841385B1 (ko) * | 2017-01-02 | 2018-03-22 | 연세대학교 산학협력단 | 다중 분포들을 활용하여 라이브러리를 재구성하는 장치 및 방법 |
US10902166B2 (en) * | 2017-12-31 | 2021-01-26 | Arteris, Inc. | System and method for isolating faults in a resilient system |
CN111163006B (zh) * | 2019-12-25 | 2021-11-09 | 四川速宝网络科技有限公司 | 一种基于波形评判的多路优选网游加速方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003196341A (ja) * | 2001-12-25 | 2003-07-11 | Nec Electronics Corp | 半導体装置の設計方法 |
JP2005019524A (ja) * | 2003-06-24 | 2005-01-20 | Handotai Rikougaku Kenkyu Center:Kk | 半導体集積回路の性能分散系算出装置及びその算出方法 |
JP2005122298A (ja) * | 2003-10-14 | 2005-05-12 | Fujitsu Ltd | タイミング解析装置、タイミング解析方法及びプログラム |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040002844A1 (en) * | 2002-06-27 | 2004-01-01 | Jess Jochen A.G. | System and method for statistical modeling and statistical timing analysis of integrated circuits |
JP4774294B2 (ja) * | 2005-12-26 | 2011-09-14 | 富士通株式会社 | 集積回路レイアウト装置、その方法及びプログラム |
-
2006
- 2006-05-12 JP JP2006133984A patent/JP4664231B2/ja not_active Expired - Fee Related
-
2007
- 2007-05-11 US US11/798,338 patent/US7793244B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003196341A (ja) * | 2001-12-25 | 2003-07-11 | Nec Electronics Corp | 半導体装置の設計方法 |
JP2005019524A (ja) * | 2003-06-24 | 2005-01-20 | Handotai Rikougaku Kenkyu Center:Kk | 半導体集積回路の性能分散系算出装置及びその算出方法 |
JP2005122298A (ja) * | 2003-10-14 | 2005-05-12 | Fujitsu Ltd | タイミング解析装置、タイミング解析方法及びプログラム |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019240345A1 (ko) * | 2018-06-12 | 2019-12-19 | 연세대학교 산학협력단 | Ntv 영역에서의 정적 타이밍 분석 방법 및 그 장치 |
Also Published As
Publication number | Publication date |
---|---|
JP2007304957A (ja) | 2007-11-22 |
US20070266357A1 (en) | 2007-11-15 |
US7793244B2 (en) | 2010-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4664231B2 (ja) | タイミング解析方法及びタイミング解析装置 | |
US7761275B2 (en) | Synthesizing current source driver model for analysis of cell characteristics | |
US8271256B2 (en) | Physics-based MOSFET model for variational modeling | |
US7673260B2 (en) | Modeling device variations in integrated circuit design | |
US20080034338A1 (en) | Timing analysis method and device | |
US8656331B1 (en) | Timing margins for on-chip variations from sensitivity data | |
US7793239B2 (en) | Method and system of modeling leakage | |
US7299438B2 (en) | Method and apparatus for verifying semiconductor integrated circuits | |
US20070136705A1 (en) | Timing analysis method and device | |
US8914760B2 (en) | Electrical hotspot detection, analysis and correction | |
US10789406B1 (en) | Characterizing electronic component parameters including on-chip variations and moments | |
US8468483B2 (en) | Method, system and program storage device for performing a parameterized statistical static timing analysis (SSTA) of an integrated circuit taking into account setup and hold margin interdependence | |
US9740807B2 (en) | Method to measure edge-rate timing penalty of digital integrated circuits | |
US8032349B2 (en) | Efficient methodology for the accurate generation of customized compact model parameters from electrical test data | |
CN104981805A (zh) | 自动时钟树布线规则生成 | |
US20180210986A1 (en) | Method to Perform Full Accuracy Hierarchical Block Level Timing Analysis with Parameterized Chip Level Contexts | |
Bian et al. | LSTA: Learning-based static timing analysis for high-dimensional correlated on-chip variations | |
US6356861B1 (en) | Deriving statistical device models from worst-case files | |
US8813006B1 (en) | Accelerated characterization of circuits for within-die process variations | |
US7788617B2 (en) | Method of modeling and employing the CMOS gate slew and output load dependent pin capacitance during timing analysis | |
JP2005352787A (ja) | タイミング解析方法およびタイミング解析装置 | |
US11568113B2 (en) | Variation-aware delay fault testing | |
US20110172979A1 (en) | Circuit-level validation of computer executable device/circuit simulators | |
CN115688641A (zh) | 一种表征标准单元片上变化参数的方法与系统 | |
US8949764B2 (en) | Excluding library cells for delay optimization in numerical synthesis |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090302 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100928 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101012 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110104 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110106 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |