KR101841385B1 - 다중 분포들을 활용하여 라이브러리를 재구성하는 장치 및 방법 - Google Patents

다중 분포들을 활용하여 라이브러리를 재구성하는 장치 및 방법 Download PDF

Info

Publication number
KR101841385B1
KR101841385B1 KR1020170000311A KR20170000311A KR101841385B1 KR 101841385 B1 KR101841385 B1 KR 101841385B1 KR 1020170000311 A KR1020170000311 A KR 1020170000311A KR 20170000311 A KR20170000311 A KR 20170000311A KR 101841385 B1 KR101841385 B1 KR 101841385B1
Authority
KR
South Korea
Prior art keywords
distribution
error
calculated
delays
library
Prior art date
Application number
KR1020170000311A
Other languages
English (en)
Inventor
정의영
김광수
박영민
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020170000311A priority Critical patent/KR101841385B1/ko
Application granted granted Critical
Publication of KR101841385B1 publication Critical patent/KR101841385B1/ko

Links

Images

Classifications

    • G06F17/5045
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10Complex mathematical operations
    • G06F17/18Complex mathematical operations for evaluating statistical data, e.g. average values, frequency distributions, probability functions, regression analysis

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Operations Research (AREA)
  • Probability & Statistics with Applications (AREA)
  • Bioinformatics & Cheminformatics (AREA)
  • Algebra (AREA)
  • Evolutionary Biology (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Bioinformatics & Computational Biology (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

본 발명은 다중 분포들을 활용하여 라이브러리를 재구성하는 장치 및 방법을 개시한다. 본 발명의 일실시예 따르면 라이브러리 재구성 장치는 전기 용량(capacitance) 및 슬루(slew)에 기초하여 회로의 동작 전압에 대한 딜레이들을 계산하는 딜레이 계산부, 상기 계산된 딜레이들 각각에 대하여 제1 분포의 제1 에러 및 제2 분포의 제2 에러를 계산하는 에러 계산부 및 상기 계산된 딜레이들 각각에서 상기 계산된 제1 에러와 상기 계산된 제2 에러 중 상대적으로 낮은 에러에 해당하는 분포를 결정하는 분포 결정부를 포함한다.

Description

다중 분포들을 활용하여 라이브러리를 재구성하는 장치 및 방법{APPARATUS AND METHOD FOR RECONFIGURING LIBRARY BY UTILIZING MULTIPLE DISTRIBUTIONS}
본 발명은 다중 분포들을 활용하여 라이브러리를 재구성하는 장치 및 방법에 관한 것으로서, 보다 구체적으로, 반도체 회로의 동작 전압에 대하여 전기 용량(capacitance)/슬루(slew)에 기초하여 딜레이들을 계산하고, 계산된 딜레이들 각각을 가우시안(Gaussian) 분포와 로그 정규(lognormal) 분포를 변환할 경우에 해당하는 에러를 계산하여 해당 딜레이에 대하여 더 낮은 에러에 해당하는 분포로 결정하고, 결정된 분포들로 테이블을 구성하여 라이브러리를 재구성하는 장치 및 방법에 관한 것이다.
컴퓨터를 이용한 반도체 설계 자동화 기법과 관련된 EDA(Electronic Design Automation) 툴(tool)을 이용할 경우, 리버티(Liberty) 라이브러리에서 딜레이와 변화 모델을 포함하고 있는 표준 라이브러리를 제공할 수 있다.
리버티 라이브러리는 딜레이 모델의 경우, NLDM(Non Linear Delay Model)을 사용할 경우, 전기 용량(capacitance)/슬루(slew)에 대한 2D(Dimensional) 테이블로 구성되고, 변화 모델의 경우 최신 리버티 표준에 LVF(Liberty Variation Format) 표준이 정의되었다. 여기서, NLDM은 2D 테이블 기반의 딜레이 모델로 출력 슬루와 출력 딜레이의 두 종류의 테이블을 포함할 수 있다.
LVF는 전기 용량/슬루 별 딜레이 외에 시그마 값을 정의할 수 있으며 이 정보를 이용해 STA(Static Timing Analysis)에서 분포 추출이 가능하다. 다만, 전기 용량/슬루 단위로 분포를 정의할 수 없는 단점이 존재한다.
여기서, STA는 EDA 툴을 이용한 반도체 설계 과정에서 설계된 회로의 특정 부분(critical path)의 부분 딜레이(path delay)를 시뮬레이션하여 검증하는 과정을 포함하고, 특정 부분의 딜레이가 요구되는 동작 주파수의 주기보다 작아야 온전한 회로 동작을 기대할 수 있다.
종래 기술에 따른 라이브러리 생성 방법에 따르면, 종래의 딜레이 분포는 가우시안(Gaussian) 분포를 가정하나, 반도체 공정에서 미세 공정이 발전하면서 논-가우시안(non-Gaussian) 분포 특성이 두드러질 수 있다.
특히, 로직 게이트(logic gate)의 동작 속도가 현저하게 감소되는 문턱 전압 근처(near-threshold voltage, NTV) 영역 및 문턱 전압 아래(sub-threshold voltage) 영역에서는 분포가 가우시안 분포를 따르지 않고, 로그 정규(lognormal) 분포에 가깝다는 연구가 존재하고, EDA 툴을 이용한 실험 결과에 따르면 로그 정규 분포에 가까운 본포와 가우시안 분포에 가까운 분포가 혼재하였다.
다만, 종래 기술에 따른 라이브러리 포맷 중 대표적인 LVF는 셀의 아크/슬루/전기 용량 별 시그마 값을 따로 정의하게 해주나 변화 모델 자체는 셀 별로만 지정 가능한 문제점이 존재한다.
따라서, 다양한 분포가 혼재하는 NTV영역에 대하여 가우시안 분포 및 로그 정규 분포를 전기 용량/슬루 별로 재구성할 수 있는 라이브러리 재구성에 대한 기술적 사상이 요구될 수 있다.
한국공개특허 제10-2016-0090638호, "집적 회로의 정적 타이밍 분석 방법" 한국공개특허 제10-2013-0110961호, "반도체 집적 회로 및 그 설계 방법" 한국공개특허 제10-2008-0004774호, "타이밍 라이브러리 및 이를 포함하는 셀 라이브러리 구축 방법"
Chen, Shuai; Zhong, Xianxin; Shao, Xiaoliang, Delay Simulation and Analysis in the Design of Complicated Programmable Logic Devices, Journal of South China University of Technology. Natural science/ v.33 no.6, 2005년, pp.28-31
본 발명은 다중 분포들을 활용하여 라이브러리를 재구성하는 장치 및 방법을 제공하고자 한다.
본 발명은 가우시안(Gaussian), 로그 정규(lognormal) 분포 등이 혼재하는 동작 전압 영역에서 딜레이에 대하여 전기 용량(capacitance)/슬루(slew) 별로 라이브러리를 재구성하는 장치 및 방법을 제공하고자 한다.
본 발명은 전기 용량/슬루에 기초하여 계산된 딜레이들 각각에 대하여 가우시안 분포 및 로그 정규 분포로 변환할 경우에 해당하는 제1 에러 및 제2 에러를 계산하고, 계산된 제1 에러와 제2 에러를 비교하여 더 낮은 에러에 해당하는 분포를 결정함으로써, 라이브러리를 재구성하는 장치 및 방법을 제공하고자 한다.
본 발명은 전기 용량/슬루에 기초하여 계산된 딜레이들 각각에 대하여 가우시안 분포 및 로그 정규 분포의 중간 값에 해당하는 제3 분포 및 제4 분포를 결정함으로써, 라이브러리를 재구성하는 장치 및 방법을 제공하고자 한다.
본 발명은 전기 용량이 세로 변수로서 설정되고, 슬루가 가로 변수로서 설정되고, 계산된 딜레이들 각각을 가우시안 분포, 로그 정규 분포, 가우시안에 가까운 분포 및 로그 정규에 가까운 분포 중 어느 하나로 포함하는 테이블로 라이브러리를 재구성하는 장치 및 방법을 제공하고자 한다.
본 발명은 다중 분포들로 구성된 테이블에서 임의의 지점에 주변에 위치하는 분포의 개수에 따라 선형 보간 분포를 결정할 수 있는 장치 및 방법을 제공하고자 한다.
본 발명의 일실시예에 따르면 라이브러리 재구성 장치는 전기 용량(capacitance) 및 슬루(slew)에 기초하여 회로의 동작 전압에 대한 딜레이들을 계산하는 딜레이 계산부, 상기 계산된 딜레이들 각각에 대하여 제1 분포의 제1 에러 및 제2 분포의 제2 에러를 계산하는 에러 계산부 및 상기 계산된 딜레이들 각각에서 상기 계산된 제1 에러와 상기 계산된 제2 에러 중 상대적으로 낮은 에러에 해당하는 분포를 결정하는 분포 결정부를 포함할 수 있다.
본 발명의 일실시예에 따르면 라이브러리 재구성 장치는 상기 계산된 딜레이들 각각에 대하여 상기 제1 분포와 상기 제2 분포의 중간 값에 해당하는 제3 분포 및 제4 분포를 결정할 수 있다.
본 발명의 일실시예에 따르면 라이브러리 재구성 장치는 상기 계산된 딜레이들 중 하나에 대하여 계산된 에러가 상기 제1 에러에 상응할 경우, 상기 제3 분포를 결정하고, 상기 계산된 딜레이들 중 하나에 대하여 계산된 에러가 상기 제2 에러에 상응할 경우, 상기 제4 분포를 결정할 수 있다.
본 발명의 일실시예에 따르면 라이브러리 재구성 장치는 상기 제1 에러와 상기 제2 에러가 동일할 경우, 상기 제3 분포와 상기 제4 분포를 동시에 결정할 수 있다.
본 발명의 일실시예에 따르면 라이브러리 재구성 장치는 상기 전기 용량(capacitance)이 세로 변수로서 설정되고, 상기 슬루(slew)가 가로 변수로서 설정되고, 상기 계산된 딜레이들 각각을 상기 제1 분포, 상기 제2 분포, 상기 제3 분포 및 상기 제4 분포 중 어느 하나로 포함하는 테이블을 생성하는 테이블 생성부를 더 포함할 수 있다.
본 발명의 일실시예에 따르면 라이브러리 재구성 장치는 상기 테이블에서 임의의 지점이 결정될 경우, 상기 결정된 임의의 지점의 주변에 위치하는 분포의 개수에 따라 선형 보간 분포를 결정하는 선형 보간부를 더 포함할 수 있다.
본 발명의 일실시예에 따르면 라이브러리 재구성 장치는 상기 임의의 지점 주변에서 상기 제1 분포의 개수가 상기 제2 분포의 개수보다 클 경우, 상기 제1 분포를 상기 선형 보간 분포로 결정하고, 상기 임의의 지점 주변에서 상기 제2 분포의 개수가 상기 제1 분포의 개수보다 클 경우, 상기 제2 분포를 상기 선형 보간 분포로 결정할 수 있다.
본 발명의 일실시예에 따르면 라이브러리 재구성 장치는 상기 임의의 지점 주변에서 상기 제1 분포의 개수가 상기 제2 분포의 개수와 동일할 경우, 상기 제1 분포 및 상기 제2 분포에 대한 유클리디안(Euclidean) 연산에 기초하여 상기 제1 분포 및 상기 제2 분포 중 하나를 상기 선형 보간 분포로 결정할 수 있다.
본 발명의 일실시예에 따르면 라이브러리 재구성 장치는 상기 임의의 지점 주변에서 상기 제1 분포 및 상기 제2 분포가 존재하지 않을 경우, 상기 제3 분포 및 상기 제4 분포의 개수를 이용하여 상기 제3 분포 및 상기 제4 분포 중 어느 하나를 상기 선형 보간 분포로 결정할 수 있다.
본 발명의 일실시예에 따르면 상기 제1 분포는 가우시안(Gaussian) 분포를 포함하고, 상기 제2 분포는 로그 정규(lognormal) 분포를 포함할 수 있다.
본 발명의 일실시예에 따르면 라이브러리 재구성 장치는 상기 계산된 딜레이들 중 하나를 상기 제1 분포로 변환할 경우, 상기 제1 에러를 계산하고, 상기 계산된 딜레이들 중 하나를 상기 제2 분포로 변환할 경우, 상기 제2 에러를 계산할 수 있다.
본 발명의 일실시예에 따르면 라이브러리 재구성 방법은 딜레이 계산부에서, 전기 용량(capacitance) 및 슬루(slew)에 기초하여 회로의 동작 전압에 대한 딜레이들을 계산하는 단계, 에러 계산부에서, 상기 계산된 딜레이들 각각에 대하여 제1 분포의 제1 에러 및 제2 분포의 제2 에러를 계산하는 단계 및 분포 결정부에서, 상기 계산된 딜레이들 각각에서 상기 계산된 제1 에러와 상기 계산된 제2 에러 중 상대적으로 낮은 에러에 해당하는 분포를 결정하는 단계를 포함할 수 있다.
본 발명의 일실시예에 따르면 라이브러리 재구성 방법은 상기 분포 결정부에서, 상기 계산된 딜레이들 중 하나에 대하여 계산된 에러가 상기 제1 에러에 상응할 경우, 제3 분포를 결정하는 단계 및 상기 분포 결정부에서, 상기 계산된 딜레이들 중 하나에 대하여 계산된 에러가 상기 제2 에러에 상응할 경우, 제4 분포를 결정하는 단계를 포함하고, 상기 제3 분포 및 상기 제4 분포는 상기 제1 분포와 상기 제2 분포의 중간 값에 해당할 수 있다.
본 발명의 일실시예에 따르면 라이브러리 재구성 방법은 테이블 생성부에서, 상기 전기 용량(capacitance)이 세로 변수로서 설정되고, 상기 슬루(slew)가 가로 변수로서 설정되고, 상기 계산된 딜레이들 각각을 상기 제1 분포, 상기 제2 분포, 상기 제3 분포 및 상기 제4 분포 중 어느 하나로 포함하는 테이블을 생성하는 단계를 더 포함할 수 있다.
본 발명의 일실시예에 따르면 라이브러리 재구성 방법은 선형 보간부에서, 상기 테이블에서 임의의 지점이 결정될 경우, 상기 결정된 임의의 지점의 주변에 위치하는 분포의 개수에 따라 선형 보간 분포를 결정하는 단계를 더 포함할 수 있다.
본 발명의 일실시예에 따르면 라이브러리 재구성 장치는 문턱 전압 근처(near-threshold voltage, NTV) 영역과 문턱 전압 아래(sub-threshold voltage) 영역에 상응하는 0.3V에서 0.6V 수준의 동작 전압 영역에 대하여 전기 용량과 슬루에 기초하여 계산된 딜레이들 각각에 해당하는 가우시안 분포 및 로그 정규 분포로 구성된 라이브러리를 재구성할 수 있다.
또한, 본 발명의 일실시예에 따르면 라이브러리 재구성 장치는 다양한 분포들이 혼재하는 문턱 전압 근처 영역과 문턱 전압 아래 영역에 상응하는 0.3V에서 0.6V 수준의 동작 전압 영역에 대하여 가우시안 분포 및 로그 정규 분포를 전기 용량/슬루 별로 재구성 할 수 있다.
또한, 본 발명의 일실시예에 따르면 라이브러리 재구성 장치는 다양한 분포들이 혼재하는 문턱 전압 근처 영역과 문턱 전압 아래 영역에 상응하는 0.3V에서 0.6V 수준의 동작 전압 영역에 대하여 가우시안 분포 및 로그 정규 분포의 중간 값에 해당하는 가우시안에 가까운 분포 및 로그 정규에 가까운 분포를 결정할 수 있다.
또한, 본 발명의 일실시예에 따르면 라이브러리 재구성 장치는 전기 용량이 세로 변수로 설정되고, 슬루가 가로 변수로서 설정되고, 전기 용량 및 슬루에 기초하여 계산된 딜레이들 각각을 가우시안 분포, 로그 정규 분포, 가우시안에 가까운 분포 및 로그 정규에 가까운 분포 중 어느 하나로 포함하는 테이블을 생성할 수 있다.
또한, 본 발명의 일실시예에 따르면 라이브러리 재구성 장치는 계산된 딜레이들을 가우시안 분포 및 로그 정규 분포 중 변환 시 에러가 더 낮은 분포로 결정할 수 있다.
또한, 본 발명의 일실시예에 따르면 라이브러리 재구성 장치는 테이블의 임의 지점에서 임의의 지점 주변의 분포들의 개수에 기초하여 임의의 지점의 분포를 결정할 수 있다.
또한, 본 발명의 일실시예에 따르면 라이브러리 재구성 장치는 변환 분포를 전기 용량 및 슬루에 기초하여 분류함으로써, 다양한 분포들이 혼재하는 문턱 전압 근처 영역과 문턱 전압 아래 영역에 상응하는 0.3V에서 0.6V 수준의 동작 전압 영역에 대하여 보다 정확한 분포로 재구성할 수 있다.
또한, 본 발명의 일실시예에 따르면 라이브러리 재구성 장치는 반도체 미세 공정에 따라 제작된 반도체 회로에 대한 게이트 딜레이에 대한 분포를 보다 정확하게 추정할 수 있고, 나아가 경로 딜레이에 대한 분포를 보다 정확하게 추정할 수 있다.
또한, 본 발명의 일실시예에 따르면 라이브러리 재구성 장치는 반도체 미세 공정에 따라 제작된 반도체 회로에 대한 게이트 딜레이에 대한 분포를 보다 정확하게 추정함으로써, 반도체 회로에 대한 공정 효율성을 보다 정확하게 확인할 수 있다.
도 1은 본 발명의 일실시예에 따른 라이브러리 재구성 장치의 블록도를 도시한다.
도 2는 본 발명의 일실시예에 따른 라이브러리 재구성 방법에 기초하여 설계되는 라이브러리의 테이블을 도시한다.
도 3은 본 발명의 일실시예에 따른 라이브러리 재구성 방법에 관련된 선형 보간법을 설명하기 위한 테이블을 도시한다.
도 4, 도 5, 및 도 6은 본 발명의 일실시예에 따른 라이브러리 재구성 방법과 관련된 흐름도를 도시한다.
이하, 본 문서의 다양한 실시 예들이 첨부된 도면을 참조하여 기재된다.
실시 예 및 이에 사용된 용어들은 본 문서에 기재된 기술을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 해당 실시 예의 다양한 변경, 균등물, 및/또는 대체물을 포함하는 것으로 이해되어야 한다.
하기에서 다양한 실시 예들을 설명에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.
그리고 후술되는 용어들은 다양한 실시 예들에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도면의 설명과 관련하여, 유사한 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다.
본 문서에서, "A 또는 B" 또는 "A 및/또는 B 중 적어도 하나" 등의 표현은 함께 나열된 항목들의 모든 가능한 조합을 포함할 수 있다.
"제1," "제2," "첫째," 또는 "둘째," 등의 표현들은 해당 구성요소들을, 순서 또는 중요도에 상관없이 수식할 수 있고, 한 구성요소를 다른 구성요소와 구분하기 위해 사용될 뿐 해당 구성요소들을 한정하지 않는다.
어떤(예: 제1) 구성요소가 다른(예: 제2) 구성요소에 "(기능적으로 또는 통신적으로) 연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로 연결되거나, 다른 구성요소(예: 제3 구성요소)를 통하여 연결될 수 있다.
본 명세서에서, "~하도록 구성된(또는 설정된)(configured to)"은 상황에 따라, 예를 들면, 하드웨어적 또는 소프트웨어적으로 "~에 적합한," "~하는 능력을 가지는," "~하도록 변경된," "~하도록 만들어진," "~를 할 수 있는," 또는 "~하도록 설계된"과 상호 호환적으로(interchangeably) 사용될 수 있다.
어떤 상황에서는, "~하도록 구성된 장치"라는 표현은, 그 장치가 다른 장치 또는 부품들과 함께 "~할 수 있는" 것을 의미할 수 있다.
예를 들면, 문구 "A, B, 및 C를 수행하도록 구성된(또는 설정된) 프로세서"는 해당 동작을 수행하기 위한 전용 프로세서(예: 임베디드 프로세서), 또는 메모리 장치에 저장된 하나 이상의 소프트웨어 프로그램들을 실행함으로써, 해당 동작들을 수행할 수 있는 범용 프로세서(예: CPU 또는 application processor)를 의미할 수 있다.
또한, '또는' 이라는 용어는 배타적 논리합 'exclusive or' 이기보다는 포함적인 논리합 'inclusive or' 를 의미한다.
즉, 달리 언급되지 않는 한 또는 문맥으로부터 명확하지 않는 한, 'x가 a 또는 b를 이용한다' 라는 표현은 포함적인 자연 순열들(natural inclusive permutations) 중 어느 하나를 의미한다.
도 1은 본 발명의 일실시예에 따른 라이브러리 재구성 장치의 블록도를 도시한다.
구체적으로, 도 1은 본 발명의 일실시예에 따른 라이브러리 재구성 장치의 구성 요소들을 예시한다. 이하 사용되는 '..부', '..기' 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어, 또는, 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다.
도 1을 참고하면, 라이브러리 재구성 장치(100)는 딜레이 계산부(110), 에러 계산부(120) 및 분포 결정부(130)을 포함한다.
딜레이 계산부(110)는 전기 용량(capacitance) 및 슬루(slew)에 기초하여 회로의 동작 전압에 대한 딜레이들을 계산할 수 있다.
예를 들어, 회로의 동작 전압은 회로의 동작 전압을 설정함에 있어 일반적인 수준에 상응하는 1.2V가 아닌, 문턱 전압 근처(near-threshold voltage, NTV) 영역과 문턱 전압 아래(sub-threshold voltage) 영역에 상응하는 0.3V 부터 0.6V 수준의 동작 전압 영역을 포함할 수 있다. 또한, 회로의 동작 전압은 로직 게이트(logic gate)의 동작 속도가 현저하게 감소하는 특정 동작 전압 영역을 포함할 수 있다.
예를 들어, 딜레이는 전기 회로 내의 임의의 시작점과 도착점 사이의 전기적 신호 전달에 소요되는 시간을 포함할 수 있다. 또한, 하나의 게이트의 입력과 출력 사이의 딜레이를 나타내는 게이트 딜레이 및 연속적인 게이트들의 집합에서 최초 입력과 최종 출력 사이의 딜레이를 나타내는 경로 딜레이(path delay)를 포함할 수 있다.
예를 들어, 슬루는 전기 회로 내의 임의의 지점에서 전기적 신호가 현재 상태에서 다른 상태로 전이(transit)하는데 소요되는 시간을 포함할 수 있다. 또한, 슬루는 컴퓨터를 이용한 반도체 설계 자동화 기법에 따라 반도체의 회로로부터 측정될 수 있다.
즉, 딜레이 계산부(110)는 0.3V 부터 0.6V 수준의 동작 전압 영역에 해당하는 전압 영역을 이용하는 전기 회로의 임의의 지점에서 현재 상태에서 다른 상태로 전이하는데 소요되는 시간을 나타내는 딜레이를 계산할 수 있다.
또한, 딜레이 계산부(110)는 전압 영역의 전기 용량의 변화와 슬루의 변화에 기초하여 적어도 하나 이상의 딜레이를 계산할 수 있다.
또한, 딜레이 계산부(110)는 전기 회로의 0.3V 부터 0.6V 수준의 동작 전압 영역에 해당하는 전압 영역에서 전기 용량 대비 슬루로 게이트 딜레이를 계산하고, 계산된 게이트 딜레이를 누적하여 경로 딜레이를 계산할 수 있다.
또한, 딜레이 계산부(110)는 0.3V 부터 0.6V 수준의 동작 전압 영역에 해당하는 전압 영역에 대하여 입력부터 출력까지의 게이트 셀의 딜레이를 딜레이와 슬루 에러에 해당하는 값과 표준 편차에 해당하는 값을 이용하여 계산할 수 있다.
본 발명의 일실시예에 따르면 에러 계산부(120)는 딜레이 계산부(110)에 의하여 계산된 딜레이들 각각에 대하여 제1 분포의 제1 에러 및 제2 분포의 제2 에러를 계산할 수 있다. 여기서, 제1 분포는 가우시안 분포를 포함할 수 있고, 제2 분포는 로그 정규 분포를 포함할 수 있다. 또한, 제1 에러는 가우시안 분포 에러를 포함할 수 있고, 제2 에러는 로그 정규 분포 에러를 포함할 수 있다.
예를 들어, 에러 계산부(120)는 딜레이 계산부(110)에 의하여 계산된 딜레이들 중 하나에 대하여 제1 분포를 변환한 후, 제1 에러를 계산하고, 제2 분포로 변환한 후, 제2 에러를 계산한다. 이어서, 에러 계산부(120)는 계산된 제1 에러와 제2 에러를 비교할 수 있다.
또한, 에러 계산부(120)는 딜레이 계산부(110)에 의하여 계산된 딜레이들 중 하나를 제1 분포로 변환할 경우, 제1 에러를 계산할 수 있다. 또한, 에러 계산부(120)는 딜레이 계산부(110)에 의하여 계산된 딜레이들 중 하나를 제2 분포로 변환할 경우, 제2 에러를 계산할 수 있다.
본 발명의 일실시예에 따르면 분포 결정부(130)는 딜레이 계산부(110)에 의하여 계산된 딜레이들에 대하여 에러 계산부(120)에 의하여 계산된 제1 에러와 제2 에러를 비교하여, 상대적으로 낮은 에러에 해당하는 분포를 결정할 수 있다.
또한, 분포 결정부(130)는 딜레이 계산부(110)에 의하여 계산된 딜레이들 각각에 대하여 제1 분포와 제2 분포의 중간 값에 해당하는 제3 분포 및 제4 분포를 결정할 수 있다. 여기서, 제3 분포는 가우시안에 가까운 분포를 포함하고, 제4 분포는 로그 정규에 가까운 분포를 포함할 수 있다.
예를 들어, 분포 결정부(130)는 에러 계산부(120)에 의하여 계산된 제1 에러와 제2 에러의 비교 결과에서 제1 분포와 제2 분포 중 어느 하나로 결정하기 어려운 경우, 제3 분포와 제4 분포 중 어느 하나로 결정할 수 있다.
또한, 분포 결정부(130)는 에러 계산부(120)에 의하여 계산된 제1 에러와 제2 에러의 비교 결과에 따라 딜레이 계산부(110)에 의하여 계산된 딜레이들 중 하나의 에러가 제1 에러에 상응할 경우, 제3 분포를 결정할 수 있다.
또한, 분포 결정부(130)는 에러 계산부(120)에 의하여 계산된 제1 에러와 제2 에러의 비교 결과에 따라 딜레이 계산부(110)에 의하여 계산된 딜레이들 중 하나의 에러가 제2 에러에 상응할 경우, 제4 분포를 결정할 수 있다.
또한, 분포 결정부(130)는 에러 계산부(120)에 의하여 계산된 제1 에러와 제2 에러의 비교 결과에서 제1 에러와 제2 에러가 동일할 경우, 제3 분포와 제4 분포를 해당 딜레이에 대하여 동시에 결정할 수 있다. 즉, 테이블에서 해당 딜레이의 분포가 제3분포/제4분포로 결정될 수 있다. 예를 들어, 제1 에러와 제2 에러가 동일할 경우는, 제1 에러와 제2 에러간에 차이는 존재하나, 그 차이가 크지 않을 경우를 포함할 수 있다.
본 발명의 다른 실시예에 따르면 라이브러리 재구성 장치(100)는 테이블 생성부(140) 및 선형 보간부(150)을 더 포함할 수 있다.
테이블 생성부(140)는 전기 용량이 세로 변수로서 설정되고, 슬루가 가로 변수로서 설정되고, 딜레이 계산부(110)에 의하여 계산된 딜레이들 각각을 제1 분포, 제2 분포, 제3 분포 및 제4 분포 중 어느 하나로 포함하는 테이블을 생성할 수 있다.
또한, 테이블 생성부(140)는 전기 용량과 슬루에 기초하여 계산된 딜레이들을 제1 분포 및 제2 분포로 변환할 경우, 제1 분포와 관련된 제1 에러 및 제2 분포와 관련된 제2 에러 중 보다 낮은 에러에 해당하는 분포를 표시하는 테이블을 생성할 수 있다.
또한, 테이블 생성부(140)는 전기 용량과 슬루에 기초하여 0.3V 부터 0.6V 수준의 동작 전압 영역에 해당하는 전압 영역의 딜레이 분포를 제1 분포, 제2 분포, 제3 분포 및 제4 분포로 표시할 수 있는 테이블을 생성할 수 있다.
선형 보간부(150)는 테이블 생성부(140)에 의하여 생성된 테이블에서 임의의 지점이 결정될 경우, 결정된 임의의 지점의 주변에 위치하는 분포의 개수에 따라 선형 보간 분포를 결정할 수 있다.
예를 들어, 선형 보간 분포가 결정되는 임의의 지점은 테이블에서 빈 공간을 포함할 수 있다.
또한, 선형 보간부(150)는 임의의 지점 주변에서 제1 분포의 개수가 제2 분포의 개수보다 클 경우, 제1 분포를 상기 선형 보간 분포로 결정할 수 있다.
또한, 선형 보간부(150)는 임의의 지점 주변에서 제2 분포의 개수가 제1 분포의 개수보다 클 경우, 제2 분포를 상기 선형 보간 분포로 결정할 수 있다.
또한, 선형 보간부(150)는 임의의 지점 주변에서 제1 분포의 개수가 제2 분포의 개수와 동일할 경우, 제1 분포 및 제2 분포에 대한 유클리디안(Euclidean) 연산에 기초하여 제1 분포 및 제2 분포 중 하나를 선형 보간 분포로 결정할 수 있다. 즉 선형 보간부(150)는 제1 분포와 제2 분포 중 유클리디안 연산에 따라 결정되는 유클리디안 거리가 더 근접한 분포를 결정할 수 있다.
또한, 선형 보간부(150)는 임의의 지점 주변에서 제1 분포 및 제2 분포가 존재하지 않을 경우, 제3 분포 및 제4 분포의 개수를 이용하여 제3 분포 및 제4 분포 중 어느 하나를 상기 선형 보간 분포로 결정할 수 있다.
즉, 선형 보간부(150)는 임의의 지점 주변에 위치하는 분포들 중 제1 분포의 개수와 제2 분포의 개수를 우선적으로 파악하고, 제1 분포와 제2 분포가 존재하지 않을 경우, 제3 분포 및 제4 분포의 개수를 이용할 수 있다.
다른 일실시예에 따라 선형 보간부(150)는 제1 분포와 제3 분포를 동일한 분포로 분류하고, 제2 분포와 제4 분포를 동일한 분포로 분리하여, 임의의 지점 주변의 분포 개수를 계산할 수 있다.
본 발명의 다른실시예에 따라 라이브러리 재구성 장치(100)는 제어부(미도시)를 포함할 수 있다.
제어부(미도시)는 딜레이 계산부(110), 에러 계산부(120), 분포 결정부(130), 테이블 생성부(140) 및 선형 보간부(150)을 포함할 수 있다.
제어부(미도시)는 딜레이 계산부(110), 에러 계산부(120), 분포 결정부(130), 테이블 생성부(140) 및 선형 보간부(150)가 수행하는 동작들을 제어할 수 있다.
예를 들어, 제어부(미도시)는 라이브러리 재구성 장치(100)의 적어도 하나의 다른 구성 요소들의 제어 및/또는 통신에 관한 연산이나 데이터 처리를 실행할 수 있다.
예를 들어, 제어부(미도시)는 운영 체제 또는 응용 프로그램을 구동하여 제어부(130)에 연결된 다수의 하드웨어 또는 소프트웨어 구성요소들을 제어할 수 있고, 각종 데이터 처리 및 연산을 수행할 수 있다.
예를 들어, 제어부(미도시)는 SOC(system on chip)로 구현될 수 있다. 제어부(미도시)는 다른 구성요소들(예: 비휘발성 메모리) 중 적어도 하나로부터 수신된 명령 또는 데이터를 휘발성 메모리에 로드하여 처리하고, 결과 데이터를 비휘발성 메모리에 저장할 수 있다.
예를 들어, 제어부(미도시)는 라이브러리 재구성 장치(100)가 이하 도 4, 도 5, 및 도 6 등에 도시된 절차를 수행하도록 제어할 수 있다.
도 2는 본 발명의 일실시예에 따른 라이브러리 재구성 방법에 기초하여 설계되는 라이브러리의 테이블을 도시한다.
구체적으로, 도 2는 전기용량 및 슬루에 기초하여 계산된 딜레이들 각각을 분포로 결정하여 표시하는 테이블을 예시한다.
도 2를 참고하면, 테이블은 전기 용량을 세로 변수로 표시하고, 슬루를 가로 변수로 표시하고, 전기 용량 및 슬루에 기초하여 계산되는 딜레이들 각각을 제1 분포, 제2 분포, 제3 분포 및 제4 분포 중 어느 하나로 포함하여 표시할 수 있다.
여기서, 제1 분포는 가우시안 분포를 포함할 수 있고, 제2 분포는 로그 정규 분포를 포함할 수 있고, 제3 분포는 가우시안에 근접한 분포를 포함할 수 있고, 제4 분포는 로그 정규에 근접한 분포를 포함할 수 있다.
본 발명의 일실시예에 따르면 테이블은 전기 용량 0.00140이고 슬루가 0.250에 해당하는 딜레이를 제1 분포로 변환할 경우에 해당하는 제1 에러 및 제2 분포로 변환할 경우에 해당하는 제2 에러로 계산한 후, 제1 에러와 제2 에러를 비교하고, 제2 에러가 더 낮다고 판단한 후, 해당 딜레이에 대하여 제2 분포(210)으로 표시한다.
또한, 테이블은 전기 용량 0.00005이고 슬루가 0.250에 해당하는 딜레이를 제1 분포로 변환할 경우에 해당하는 제1 에러 및 제2 분포로 변환할 경우에 해당하는 제2 에러로 계산한 후, 해당 딜레이의 에러가 제1 에러에 상응한지 또는 제2 에러에 상응한지 판단한 후, 해당 딜레이의 에러가 제2 에러에 상응할 경우, 해당 딜레이에 대하여 제4 분포(220)로 표시한다.
또한, 테이블은 전기 용량 0.00005이고 슬루가 0.625에 해당하는 딜레이를 제1 분포로 변환할 경우에 해당하는 제1 에러 및 제2 분포로 변환할 경우에 해당하는 제2 에러로 계산한 후, 제1 에러와 제2 에러를 비교하고, 제1 에러가 더 낮다고 판단한 후, 해당 딜레이에 대하여 제1 분포(230)으로 표시한다.
또한, 테이블은 전기 용량 0.00009이고 슬루가 0.625에 해당하는 딜레이를 제1 분포로 변환할 경우에 해당하는 제1 에러 및 제2 분포로 변환할 경우에 해당하는 제2 에러로 계산한 후, 해당 딜레이의 에러가 제1 에러에 상응한지 또는 제2 에러에 상응한지 판단한 후, 해당 딜레이의 에러가 제1 에러에 상응할 경우, 해당 딜레이에 대하여 제3 분포(240)로 표시한다.
도 3은 본 발명의 일실시예에 따른 라이브러리 재구성 방법에 관련된 선형 보간법을 설명하기 위한 테이블을 도시한다.
구체적으로, 도 3은 라이브러리 재구성 방법이 테이블의 임의의 위치에 대하여 선형 보간법을 수행하여 임의의 위치에 해당하는 분포를 결정하는 동작을 설명하기 위한 테이블을 예시한다.
도 3을 참고하면, 테이블은 세로축 변수를 전기 용량으로 설정되고, 가로축 변수를 슬루로 설정되고, 테이블 내의 인덱스들은 전기용량/슬루에 기초하여 계산된 딜레이들 각각을 제1 분포, 제2 분포, 제3 분포 및 제4 분포 중 어느 하나로 표시한다. 여기서, 제1 분포는 G(Gaussian)를 포함하고, 제2 분포는 L(Lognormal)을 포함하고, 제3 분포는 WG(Weak-Gaussian)를 포함하고, 제4 분포는 WL(Weak-Lognormal)을 포함한다.
라이브러리 재구성 방법은 임의의 지점(310)을 선택한 후, 임의의 지점(310)의 주변에 위치하는 분포의 개수를 인지한다. 즉, 라이브러리 재구성 방법은 임의의 지점(310)에서 2개의 제4 분포, 1개의 제3 분포 및 1개의 제1 분포를 인지할 수 있다. 라이브러리 재구성 방법은 임의의 지점(310)에서 제1 분포의 개수와 제2 분포의 개수를 비교한 후, 제1 분포의 개수와 제2 분포의 개수 중 보다 많은 개수에 해당하는 분포를 임의의 지점(310)에서 결정한다. 예를 들어, 임의의 지점(310)에서 제1 분포의 개수는 1개이고, 제2 분포의 개수는 0개이므로, 임의의 지점(310)의 선형 보간 분포를 제1 분포로 결정한다.
또한, 라이브러리 재구성 방법은 임의의 지점(320)을 선택한 후, 임의의 지점(320)의 주변에 위치하는 분포의 개수를 인지한다. 즉, 라이브러리 재구성 방법은 임의의 지점(320)에서 4개의 제2 분포를 인지할 수 있다.
이어서, 라이브러리 재구성 방법은 임의의 지점(320)에서 제1 분포의 개수와 제2 분포의 개수를 비교한 후, 제1 분포의 개수와 제2 분포의 개수 중 보다 많은 개수에 해당하는 분포를 임의의 지점(310)에서 결정한다. 즉, 라이브러리 재구성 방법은 임의의 지점(320)에서 제1 분포의 개수가 0개이고, 제2 분포의 개수가 4개 이므로 선형 보간 분포를 제2 분포로 결정할 수 있다.
또한, 라이브러리 재구성 방법은 임의의 지점(330)을 선택한 후, 임의의 지점(330)의 주변에 위치하는 분포의 개수를 인지한다. 즉, 라이브러리 재구성 방법은 임의의 지점(330)에서 하나의 제1 분포, 하나의 제2 분포, 하나의 제3 분포 및 하나의 제4 분포를 인지할 수 있다.
라이브러리 재구성 방법은 임의의 지점(330)에서 제1 분포의 개수와 제2 분포의 개수를 우선적으로 비교한다. 임의의 지점(330)에서 제1 분포의 개수와 제2 분포의 개수가 동일한 것으로 판단할 경우, 제1 분포와 제2 분포 중 유클리디안 거리가 보다 근접한 분포를 선택할 수 있다.
본 발명의 다른실시예에 따른 라이브러리 재구성 방법은 임의의 지점에서 제1 분포의 개수와 제2 분포의 개수를 0로 인지할 경우, 제3 분포의 개수와 제4 분포의 개수를 비교하고, 보다 많은 개수에 해당하는 분포를 선형 보간 분포로 결정할 수 있다.
도 4는 본 발명의 일실시예에 따른 라이브러리 재구성 방법과 관련된 흐름도를 도시한다.
구체적으로, 도 4는 라이브러리 재구성 방법이 전기 용량과 슬루에 기초하여 딜레이들을 계산하고, 계산된 딜레이에 대하여 제1 분포 또는 제2 분포를 결정하는 절차를 예시한다.
도 4를 참고하면, 본 발명의 일실시예에 따른 라이브러리 재구성 방법은 단계(401)에서 전기용량 및 슬루에 기초하여 딜레이들을 계산한다. 보다 구체적으로, 라이브러리 재구성 방법은 동작 문턱전압에 가까운 0.3V 부터 0.6V 수준의 동작 전압 영역에 대하여 전기 용량 및 슬루에 기초하여 딜레이들을 계산할 수 있다.
본 발명의 일실시예에 따르면 라이브러리 재구성 방법은 하기 수학식 1에 기초하여 딜레이들을 계산할 수 있다.
[수학식 1]
Figure 112017000321514-pat00001
수학식 1에 따르면,
Figure 112017000321514-pat00002
는 입력부터 출력까지의 게이트 셀의 딜레이를 나타낼 수 있고,
Figure 112017000321514-pat00003
는 딜레이와 슬루 에러를 나타낼 수 있고,
Figure 112017000321514-pat00004
는 표준 편차를 나타낼 수 있다.
본 발명의 다른실시예에 따르면 라이브러리 재구성 방법은 단계(401)을 생략하고, 기 계산된 딜레이들을 전기용량 및 슬루에 기초하여 변환하는 과정을 수행할 수 있다. 즉, 라이브러리 재구성 방법은 딜레이를 계산하는 과정을 생략하고, 딜레이들을 분포로 변환하여 에러 율을 계산할 수 있다.
라이브러리 재구성 방법은 단계(403)에서 딜레이들에 대한 제1 에러 및 제2 에러를 계산한다. 즉, 라이브러리 재구성 방법은 단계(401)에서 계산된 딜레이들 각각을 제1 분포로 변환 시도하여 제1 에러를 계산하고, 제2 분포로 변환 시도하여 제2 에러를 계산한다. 여기서, 제1 분포는 가우시안 분포를 포함하고, 제2 분포는 로그 정규 분포를 포함한다.
이어서, 라이브러리 재구성 방법은 단계(405)에서 제1 에러와 제2 에러를 비교한 후, 제1 에러와 제2 에러 중 상대적으로 낮은 에러에 해당하는 분포를 결정한다. 즉, 라이브러리 재구성 방법은 계산된 딜레이들 중 하나에 대하여 제1 에러와 제2 에러를 비교한 후, 제1 에러와 제2 에러 중 상대적으로 낮은 에러에 해당하는 분포를 계산된 딜레이들 중 하나에 대하여 결정할 수 있다.
예를 들어, 라이브러리 재구성 방법은 계산된 딜레이들 중 하나에 대하여 계산된 제1 에러가 제2 에러보다 낮을 경우, 계산된 딜레이들 중 하나에 대하여 제1 분포를 결정하고, 제1 에러가 제2 에러보다 높을 경우, 계산된 딜레이들 중 하나에 대하여 제2 분포를 결정할 수 있다.
도 5는 본 발명의 일실시예에 따른 라이브러리 재구성 방법과 관련된 흐름도를 도시한다.
구체적으로, 도 5는 라이브러리 재구성 방법이 전기 용량 및 슬루 기반의 테이블을 생성한 후, 테이블 내의 인덱스 값이 모두 표시되었는지 여부를 나타내는 테이블 완성을 판단하고, 선형 보간 알고리즘을 통하여 테이블의 미완성 부분에 대하여 선형 보간 분포를 결정하는 절차를 예시한다.
도 5를 참고하면, 라이브러리 재구성 방법은 단계(501)에서 전기 용량 및 슬루 기반의 테이블을 생성한다. 즉 라이브러리 재구성 방법은 전기 용량이 세로 변수로서 설정되고, 슬루가 가로 변수로서 설정되고, 계산된 딜레이들 각각을 제1 분포, 제2 분포, 제3 분포 및 제4 분포 중 어느 하나로 포함하는 테이블을 생성할 수 있다.
이어서, 라이브러리 재구성 방법은 단계(503)에서 생성된 테이블의 완성 여부를 판단할 수 있다. 즉, 라이브러리 재구성 방법은 전기 용량 및 슬루 기반의 테이블 내의 인덱스 각각에 대하여 데이터의 입력 상태를 확인하고, 누락된 데이터의 여부를 판단함으로써, 테이블 완성 여부를 확인할 수 있다.
본 발명의 다른 실시예에 따라 라이브러리 재구성 방법은 단계(503)에서 전기 용량 및 슬루 기반의 테이블이 완성된 것으로 판단할 경우, 해당 절차를 종료할 수 있다.
본 발명의 일실시예에 따라 라이브러리 재구성 방법은 단계(503)에서 전기 용량 및 슬루 기반의 테이블이 미완성된 것으로 판단할 경우, 단계(505)로 진행할 수 있다.
단계(505)에서 라이브러리 재구성 방법은 테이블의 미완성 부분에서 선형 보간 분포를 결정할 수 있다. 즉, 라이브러리 재구성 방법은 테이블의 미완성 부분의 주변에 위치하는 분포들의 개수에 기초하여 미완성 부분에 해당하는 선형 보간 분포를 결정함으로써, 테이블의 미완성 부분을 보완할 수 있다.
도 6은 본 발명의 일실시예에 따른 라이브러리 재구성 방법과 관련된 흐름도를 도시한다.
구체적으로, 도 6은 라이브러리 재구성 방법이 전기 용량 및 슬루 기반의 테이블을 생성한 후, 테이블의 임의의 위치를 결정하고, 임의의 위치 주변에 위치하는 분포의 개수에 따라 선형 보간 분포를 결정하는 절차를 예시한다.
도 6을 참고하면, 라이브러리 재구성 방법은 단계(601)에서 테이블의 임의의 위치를 결정할 수 있다. 즉 라이브러리 재구성 방법은 전기용량 및 슬루에 기초하여 계산된 딜레이들 각각을 제1 분포, 제2 분포, 제3 분포 및 제4 분포 중 어느 하나로 결정하여 표시한 테이블에서 테이블의 임의의 위치에 대한 선형 보간을 수행하기 위하여 임의의 위치를 결정할 수 있다.
이어서, 라이브러리 재구성 방법은 단계(603)에서 단계(601)에서 결정된 임의의 위치 주변에 위치하는 분포의 개수를 인지할 수 있다.
즉, 라이브러리 재구성 방법은 임의의 지점의 주변에서 제1 분포의 개수, 제2 분포의 개수, 제3 분포의 개수 및 제4 분포의 개수를 인지할 수 있다.
이어서, 라이브러리 재구성 방법은 단계(605)에서 테이블 상의 임의의 위치 주변에 위치하는 분포의 개수에 기초하여 선형 보간 분포를 결정할 수 있다.
예를 들어, 라이브러리 재구성 방법은 테이블 상의 임의의 위치 주변에서 제1 분포의 개수가 제2 분포의 개수보다 많을 경우, 제1 분포를 선형 보간 분포로 결정할 수 있다.
또한, 라이브러리 재구성 방법은 테이블 상의 임의의 위치 주변에서 제1 분포의 개수가 제2 분포의 개수보다 적을 경우, 제2 분포를 선형 보간 분포로 결정할 수 있다.
또한, 라이브러리 재구성 방법은 테이블 상의 임의의 위치 주변에서 제1 분포의 개수와 제2 분포의 개수가 동일할 경우, 제1 분포 및 제2 분포에 대한 유클리디안 연산에 기초하여 제1 분포 및 제2 분포 중 하나를 선형 보간 분포로 결정할 수 있다.
또한, 라이브러리 재구성 방법은 임의의 지점 주변에서 제1 분포 및 제2 분포가 존재하지 않을 경우, 제3 분포 및 제4 분포의 개수를 이용하여 제3 분포 및 제4 분포 중 어느 하나를 선형 보간 분포로 결정할 수 있다.
본 발명의 다른 실시예에 따라 라이브러리 재구성 방법은 제1 분포 및 제3 분포의 개수와 제2 분포 및 제4 분포의 개수를 비교하고, 제1 분포 및 제3 분포의 개수가 제2 분포 및 제4 분포의 개수보다 많을 경우, 제1 분포를 선형 보간 분포로 결정할 수 있다.
상술한 구체적인 실시 예들에서, 발명에 포함되는 구성 요소는 제시된 구체적인 실시 예에 따라 단수 또는 복수로 표현되었다.
그러나, 단수 또는 복수의 표현은 설명의 편의를 위해 제시한 상황에 적합하게 선택된 것으로서, 상술한 실시 예들이 단수 또는 복수의 구성 요소에 제한되는 것은 아니며, 복수로 표현된 구성 요소라 하더라도 단수로 구성되거나, 단수로 표현된 구성 요소라 하더라도 복수로 구성될 수 있다.
한편 발명의 설명에서는 구체적인 실시 예에 관해 설명하였으나, 다양한 실시 예들이 내포하는 기술적 사상의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다.
그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니되며 후술하는 청구범위뿐만 아니라 이 청구범위와 균등한 것들에 의해 정해져야 한다.
100: 라이브러리 재구성 장치 110: 딜레이 계산부
120: 에러 계산부 130: 분포 결정부
140: 테이블 생성부 150: 선형 보간부

Claims (15)

  1. 전기 용량(capacitance) 및 슬루(slew)에 기초하여 회로의 동작 전압에 대한 딜레이들을 계산하는 딜레이 계산부;
    상기 계산된 딜레이들 각각에 대하여 제1 분포의 제1 에러 및 제2 분포의 제2 에러를 계산하는 에러 계산부; 및
    상기 계산된 딜레이들 각각에서 상기 계산된 제1 에러와 상기 계산된 제2 에러 중 상대적으로 낮은 에러에 해당하는 분포를 결정하는 분포 결정부를 포함하고,
    상기 분포 결정부는 상기 계산된 딜레이들 각각에 대하여 상기 제1 분포와 상기 제2 분포의 중간 값에 해당하는 제3 분포 및 제4 분포를 결정하는
    라이브러리 재구성 장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 분포 결정부는 상기 계산된 딜레이들 중 하나에 대하여 계산된 에러가 상기 제1 에러에 상응할 경우, 상기 제3 분포를 결정하고, 상기 계산된 딜레이들 중 하나에 대하여 계산된 에러가 상기 제2 에러에 상응할 경우, 상기 제4 분포를 결정하는
    라이브러리 재구성 장치.
  4. 제3항에 있어서,
    상기 분포 결정부는 상기 제1 에러와 상기 제2 에러가 동일할 경우, 상기 제3 분포와 상기 제4 분포를 동시에 결정하는
    라이브러리 재구성 장치.
  5. 제1항에 있어서,
    상기 전기 용량(capacitance)이 세로 변수로서 설정되고, 상기 슬루(slew)가 가로 변수로서 설정되고, 상기 계산된 딜레이들 각각을 상기 제1 분포, 상기 제2 분포, 상기 제3 분포 및 상기 제4 분포 중 어느 하나로 포함하는 테이블을 생성하는 테이블 생성부를 더 포함하는
    라이브러리 재구성 장치.
  6. 제5항에 있어서,
    상기 테이블에서 임의의 지점이 결정될 경우, 상기 결정된 임의의 지점의 주변에 위치하는 분포의 개수에 따라 선형 보간 분포를 결정하는 선형 보간부를 더 포함하는
    라이브러리 재구성 장치.
  7. 제6항에 있어서,
    상기 선형 보간부는, 상기 임의의 지점 주변에서 상기 제1 분포의 개수가 상기 제2 분포의 개수보다 클 경우, 상기 제1 분포를 상기 선형 보간 분포로 결정하고, 상기 임의의 지점 주변에서 상기 제2 분포의 개수가 상기 제1 분포의 개수보다 클 경우, 상기 제2 분포를 상기 선형 보간 분포로 결정하는
    라이브러리 재구성 장치.
  8. 제6항에 있어서,
    상기 선형 보간부는, 상기 임의의 지점 주변에서 상기 제1 분포의 개수가 상기 제2 분포의 개수와 동일할 경우, 상기 제1 분포 및 상기 제2 분포에 대한 유클리디안(Euclidean) 연산에 기초하여 상기 제1 분포 및 상기 제2 분포 중 하나를 상기 선형 보간 분포로 결정하는
    라이브러리 재구성 장치.
  9. 제6항에 있어서,
    상기 선형 보간부는, 상기 임의의 지점 주변에서 상기 제1 분포 및 상기 제2 분포가 존재하지 않을 경우, 상기 제3 분포 및 상기 제4 분포의 개수를 이용하여 상기 제3 분포 및 상기 제4 분포 중 어느 하나를 상기 선형 보간 분포로 결정하는
    라이브러리 재구성 장치.
  10. 전기 용량(capacitance) 및 슬루(slew)에 기초하여 회로의 동작 전압에 대한 딜레이들을 계산하는 딜레이 계산부;
    상기 계산된 딜레이들 각각에 대하여 제1 분포의 제1 에러 및 제2 분포의 제2 에러를 계산하는 에러 계산부; 및
    상기 계산된 딜레이들 각각에서 상기 계산된 제1 에러와 상기 계산된 제2 에러 중 상대적으로 낮은 에러에 해당하는 분포를 결정하는 분포 결정부를 포함하고,
    상기 제1 분포는 가우시안(Gaussian) 분포를 포함하고,
    상기 제2 분포는 로그 정규(lognormal) 분포를 포함하는
    라이브러리 재구성 장치.
  11. 전기 용량(capacitance) 및 슬루(slew)에 기초하여 회로의 동작 전압에 대한 딜레이들을 계산하는 딜레이 계산부;
    상기 계산된 딜레이들 각각에 대하여 제1 분포의 제1 에러 및 제2 분포의 제2 에러를 계산하는 에러 계산부; 및
    상기 계산된 딜레이들 각각에서 상기 계산된 제1 에러와 상기 계산된 제2 에러 중 상대적으로 낮은 에러에 해당하는 분포를 결정하는 분포 결정부를 포함하고,
    상기 에러 계산부는, 상기 계산된 딜레이들 중 하나를 상기 제1 분포로 변환할 경우, 상기 제1 에러를 계산하고, 상기 계산된 딜레이들 중 하나를 상기 제2 분포로 변환할 경우, 상기 제2 에러를 계산하는
    라이브러리 재구성 장치.
  12. 딜레이 계산부에서, 전기 용량(capacitance) 및 슬루(slew)에 기초하여 회로의 동작 전압에 대한 딜레이들을 계산하는 단계;
    에러 계산부에서, 상기 계산된 딜레이들 각각에 대하여 제1 분포의 제1 에러 및 제2 분포의 제2 에러를 계산하는 단계; 및
    분포 결정부에서, 상기 계산된 딜레이들 각각에서 상기 계산된 제1 에러와 상기 계산된 제2 에러 중 상대적으로 낮은 에러에 해당하는 분포를 결정하는 단계를 포함하고,
    상기 분포 결정하는 단계는
    상기 분포 결정부에서, 상기 계산된 딜레이들 중 하나에 대하여 계산된 에러가 상기 제1 에러에 상응할 경우, 제3 분포를 결정하는 단계; 및
    상기 분포 결정부에서, 상기 계산된 딜레이들 중 하나에 대하여 계산된 에러가 상기 제2 에러에 상응할 경우, 제4 분포를 결정하는 단계를 포함하는
    라이브러리 재구성 방법.
  13. 삭제
  14. 제12항에 있어서,
    테이블 생성부에서, 상기 전기 용량(capacitance)이 세로 변수로서 설정되고, 상기 슬루(slew)가 가로 변수로서 설정되고, 상기 계산된 딜레이들 각각을 상기 제1 분포, 상기 제2 분포, 상기 제3 분포 및 상기 제4 분포 중 어느 하나로 포함하는 테이블을 생성하는 단계를 더 포함하는
    라이브러리 재구성 방법.
  15. 제14항에 있어서,
    선형 보간부에서, 상기 테이블에서 임의의 지점이 결정될 경우, 상기 결정된 임의의 지점의 주변에 위치하는 분포의 개수에 따라 선형 보간 분포를 결정하는 단계를 더 포함하는
    라이브러리 재구성 방법.
KR1020170000311A 2017-01-02 2017-01-02 다중 분포들을 활용하여 라이브러리를 재구성하는 장치 및 방법 KR101841385B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170000311A KR101841385B1 (ko) 2017-01-02 2017-01-02 다중 분포들을 활용하여 라이브러리를 재구성하는 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170000311A KR101841385B1 (ko) 2017-01-02 2017-01-02 다중 분포들을 활용하여 라이브러리를 재구성하는 장치 및 방법

Publications (1)

Publication Number Publication Date
KR101841385B1 true KR101841385B1 (ko) 2018-03-22

Family

ID=61901281

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170000311A KR101841385B1 (ko) 2017-01-02 2017-01-02 다중 분포들을 활용하여 라이브러리를 재구성하는 장치 및 방법

Country Status (1)

Country Link
KR (1) KR101841385B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019240345A1 (ko) * 2018-06-12 2019-12-19 연세대학교 산학협력단 Ntv 영역에서의 정적 타이밍 분석 방법 및 그 장치
US11314916B2 (en) 2020-07-31 2022-04-26 International Business Machines Corporation Capacitance extraction

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6950996B2 (en) 2003-05-29 2005-09-27 International Business Machines Corporation Interconnect delay and slew metrics based on the lognormal distribution
JP2007304957A (ja) * 2006-05-12 2007-11-22 Fujitsu Ltd タイミング解析方法及びタイミング解析装置
JP2008242739A (ja) * 2007-03-27 2008-10-09 Fujitsu Ltd 遅延解析支援プログラム、該プログラムを記録した記録媒体、遅延解析支援装置、および遅延解析支援方法
JP2009252140A (ja) 2008-04-10 2009-10-29 Nec Electronics Corp セル遅延ライブラリとその作成方法、及び遅延解析方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6950996B2 (en) 2003-05-29 2005-09-27 International Business Machines Corporation Interconnect delay and slew metrics based on the lognormal distribution
JP2007304957A (ja) * 2006-05-12 2007-11-22 Fujitsu Ltd タイミング解析方法及びタイミング解析装置
JP2008242739A (ja) * 2007-03-27 2008-10-09 Fujitsu Ltd 遅延解析支援プログラム、該プログラムを記録した記録媒体、遅延解析支援装置、および遅延解析支援方法
JP2009252140A (ja) 2008-04-10 2009-10-29 Nec Electronics Corp セル遅延ライブラリとその作成方法、及び遅延解析方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019240345A1 (ko) * 2018-06-12 2019-12-19 연세대학교 산학협력단 Ntv 영역에서의 정적 타이밍 분석 방법 및 그 장치
KR20190140726A (ko) * 2018-06-12 2019-12-20 연세대학교 산학협력단 Ntv 영역에서의 정적 타이밍 분석 방법 및 그 장치
KR102109101B1 (ko) * 2018-06-12 2020-05-12 연세대학교 산학협력단 Ntv 영역에서의 정적 타이밍 분석 방법 및 그 장치
US11314916B2 (en) 2020-07-31 2022-04-26 International Business Machines Corporation Capacitance extraction

Similar Documents

Publication Publication Date Title
US9703921B1 (en) Naturally connecting mixed-signal power networks in mixed-signal simulations
US8020129B2 (en) Multiple voltage threshold timing analysis for a digital integrated circuit
CN105138769B (zh) 一种用于可编程电路的时序模型生成方法及装置
WO2007071601A9 (en) Synthesizing current source driver model for analysis of cell characteristics
CN104598659B (zh) 对数字电路进行仿真的方法和设备
JP5935544B2 (ja) 論理セルのアナログモデルを生成する方法、製品及びコンピュータシステム
KR101841385B1 (ko) 다중 분포들을 활용하여 라이브러리를 재구성하는 장치 및 방법
CN102314522A (zh) 一种模拟集成电路设计优化方法
CN103197604A (zh) 基于dbf实现刀具路径自动优化的数控系统及控制方法
CN101923467A (zh) Cad软件、ug软件与cae软件之间的模型传输方法
CN109858161A (zh) 一种基于Midas建模和Matlab转换的Abaqus网格划分方法
CN109902318B (zh) 生成标准延时格式文件的方法和装置
US20060020441A1 (en) Method and system for creating timing constraint library
Martínez-García et al. Word length selection method for HIL power converter models
CN113128074B (zh) 一种电磁暂态仿真方法、系统、存储介质及电子设备
US8893068B1 (en) Techniques to generate a more accurate simulation model
US9582626B1 (en) Using waveform propagation for accurate delay calculation
CN103559350A (zh) 车辆的载荷文件处理方法和装置
TW202139049A (zh) 用於設計上下文感知電路的方法
US8302049B2 (en) Method for enabling multiple incompatible or costly timing environment for efficient timing closure
US20090037860A1 (en) Apparatus, system and method for simulating operation of circuit
US8739093B1 (en) Timing characteristic generation and analysis in integrated circuit design
KR102109101B1 (ko) Ntv 영역에서의 정적 타이밍 분석 방법 및 그 장치
JP5146087B2 (ja) 消費電力見積方法、回路設計支援装置及びプログラム
Gavrilov et al. Methods of accelerated characterization of VLSI cell libraries with prescribed accuracy control

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant