CN115688641A - 一种表征标准单元片上变化参数的方法与系统 - Google Patents

一种表征标准单元片上变化参数的方法与系统 Download PDF

Info

Publication number
CN115688641A
CN115688641A CN202211335791.4A CN202211335791A CN115688641A CN 115688641 A CN115688641 A CN 115688641A CN 202211335791 A CN202211335791 A CN 202211335791A CN 115688641 A CN115688641 A CN 115688641A
Authority
CN
China
Prior art keywords
parameters
process parameter
target electronic
surface model
electronic element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211335791.4A
Other languages
English (en)
Inventor
张�浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Magnichip Microelectronics Co ltd
Original Assignee
Nanjing Magnichip Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Magnichip Microelectronics Co ltd filed Critical Nanjing Magnichip Microelectronics Co ltd
Priority to CN202211335791.4A priority Critical patent/CN115688641A/zh
Publication of CN115688641A publication Critical patent/CN115688641A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种表征标准单元片上变化参数的方法与系统,本发明是针对电子电路设计和验证的方法,并且更具体地针对用于表征电子电路设计内的电子元件以用于验证的技术,使用基于自适应灵敏度的分析来建立自适应方程以表示电子元件的时序响应表面。通过构建自适应表面响应,基于样本的评估可以高度准确地提取电子元件时序参数,包括片上变化信息,例如标准差和矩。

Description

一种表征标准单元片上变化参数的方法与系统
技术领域
本发明涉及专用集成电路设计技术领域,具体涉及一种表征标准单元片上变化参数的方法。
背景技术
集成电路(Integrated circuit)的设计或SoC(Systems on a chip,soc)的设计越来越复杂,有时会涉及几百万到几百亿的单元,这时就需要借助电子设计自动化(Electronic design automation,EDA)工具来辅助完成设计,该工具允许设计师交互式地定位(“布局”)和连接(“布线”)电路上的各种形状。然后,EDA工具创建一个电路布局,其中包含电路组件的物理位置、尺寸和互连结构,以及从原始设计到可能被制造的各个层,创建集成电路。设计好的IC最终可以通过将电路布局转移或印刷到半导体基板上的一系列层来制造,这些层将共同构成集成电路组件的器件的特征。
在设计和创建集成电路版图期间或之后,使用一组测试、模拟、分析和验证工具对集成电路版图进行验证、优化和验证操作。按照惯例,执行这些操作的部分目的是检测和纠正位置、连接和时间错误。例如,作为验证的一部分,IC布局可以进行电路仿真和分析,其中测试元件之间的信号,例如使用静态时序分析(Static timing analysis,STA)或门级仿真(Gate level simulation,GLS)。
时序分析利用时序模型为设计中的电子设计部件提供时序信息(例如,时序属性、时序约束等)和其他描述(例如,单元描述、总线描述、环境描述等)。在这方面需要使用的标准时序模型库(例如,Liberty格式指定的lib库模型),用于定义标准数字门的延迟(AND、OR、NOT、FLOP、LATCH等)。
分析标准单元时序的库模型可以从代工厂或IP供应商获得。这些时序模型在许多情况下都是可以接受的,包括设计在更老的工艺节点,如90nm及以上工艺节点,设计不需要高性能、设计电压运行在高于三倍晶体管阈值电压。这至少是部分原因,因为在较大的节点中,时序裕量并不是整体时序限制的重要部分。但是,对于高速或高性能的设计,特别是高级节点的设计,依赖这些库模型会带对设计带来问题,导致设计难以进行时序签核。
在低功率应用,IC设计需要验证在低电压下工作。然而,在低电压下,由于工艺影响,可能会有非常高的时间变异性。更特别的是,在16nm及以下工艺中,片上变异(on-chipvariation,OCV)成为一个重要问题。工艺变化的增加会对时序产生更大的影响,这在超低电压操作条件下的低功率设计中变得更加明显。因此,需要更准确的库描述和变化建模,以减少库文件的时间裕量,以考虑这些过程变化的影响。这种改进的库描述方法可以减少计时悲观情绪,从而进一步加速时序签核。
大多数设计和验证工程师从代工厂或IP供应商获得标准单元或其他电子元件的库文件。然而,正如上面所述,依赖这些库文件进行高速或高性能设计,特别是在高级节点上进行设计时,会出现问题。当芯片制造商和IP提供商为标准单元、I/O、存储器和/或混合信号块创建库时,大多数他们执行模拟来建模定时延迟和约束,并添加边际来覆盖定时变化。然而,来自IP提供商或内存编译器的预打包模型可能缺乏所需的准确性,特别是因为宏的确切上下文在它被放置在芯片上之前是不知道的。
工艺变化(在高级节点下急剧增加)通常会导致将额外的时间间隔添加到上述库中。这在较小的过程中产生了一个权衡,要么IC设计必须运行较慢以实现更高的成品率,要么牺牲成品率以实现更高的速度设计。物联网、可穿戴设备和移动应用程序是在高级节点上开发的,以利用这些流程的低功耗和高性能优势。为了确保特定的IC设计能够充分利用先进工艺的功率、性能和面积(power,performance and area;PPA)优势,需要保持计时余量,并通过减少计时余量来加速计时终止。
由于这些和其他原因,高级节点设计需要更多的库视图来实现高良率,并避免由于不准确的时序签核而导致的芯片失效。在这些过程中,使用低阈值、标称阈值和高阈值单元(每个都有不同的功率和性能特性)来管理泄漏功率是很常见的。除其他外,本申请人认识到,为了精确建模特定于实例的电压变化或温度梯度,需要描述多个电压和温度下的每个库处理角。对于许多高级工艺,通常提供替代单元库以提高产量,权衡面积和性能。现在也有更多的时间变化因素需要考虑。例如,在高级节点,随着栅极长度的减少,单晶体管阈值电压(threshold voltage,Vth)的变化增加。同时,为了保持物联网和可穿戴设备等应用所需的低功耗和长电池寿命,供电电压(supply voltage,Vdd)的值会下降。这两种情况的结果是,时间变化增加并变得更加明显。因此,仅仅对一批晶圆的慢速工艺角和快速工艺角进行时序分析是不足以判断一个芯片是否满足其时序约束的。现在在单个晶圆,甚至在模内水平(即OCV)都有显著的变化。
在静态时序分析(STA)中,解决OCV的方法已经有了发展。蒙特卡罗模拟目前在处理定时变化方面是最准确的,包括每个定时弧、上升和下降边缘或过渡、侧输入的条件以及对输入偏转和输出负载的依赖。然而,考虑到库中的单元数量、需要模拟的角的数量以及每个单元中的回转/负载乘数,可能需要为每个库执行数十亿次这样的模拟,这既耗时又昂贵。
最近,Liberty技术标准委员会(LTAB)已经聚合了一个统一的自由方差格式(LVF),其中包括OCV建模以及现有的时间、噪声和功率模型。LVF将变化数据表示为每个定时弧(引脚,相关引脚,when条件)与slew/load相关的sigma表。表格支持延迟,过渡和约束变化建模。主要工艺厂现在正在努力在高级节点上支持LVF,计时签收工具(如STA工具)已经更新。
目前,一种称为平方根(RSS)的流行方法被用来描述库单元格的LVF参数。然而,对于低电压和/或高电压阈值单元,这种方法不能准确地描述可变性对时间的影响,这可能是非线性的。如上所述,变化时间模型的较大误差会导致产量预测的不确定性。此外,最近的模型参数,如矩被提出处理非高斯分布。然而,传统的表征方法无法生成带有矩的精确时序模型。
发明内容
本发明目的:在于提供一种表征标准单元片上变化参数的方法,以克服现有技术所存在的不足。
为实现以上功能,本发明设计一种表征标准单元片上变化参数的方法,针对目标电子元件,采集目标电子元件的各预设工艺参数,执行以下步骤S1-步骤S4,对工艺参数的变化进行仿真,获得目标电子元件变化参数:
步骤S1:针对目标电子元件,采集目标电子元件的各预设工艺参数,进行输出延迟和输出转换时间的灵敏度分析;
步骤S2:构建基于灵敏度分析的响应面模型,所述响应面模型用于表示目标电子元件对各工艺参数变化的响应,基于步骤S1所获得的灵敏度分析结果,确定响应面模型的响应面;
步骤S3:根据步骤S2所确定的响应面模型的响应面,通过建立拟合模型方程,得到响应面模型的响应面对应的曲面模型和所拟合的曲面模型方程;
步骤S4:基于目标电子元件的各预设工艺参数,通过对曲面模型进行蒙特卡罗模拟,对工艺参数的变化进行仿真,针对仿真结果提取时序参数,以表示目标电子元件变化参数。
作为本发明的一种优选技术方案:各预设工艺参数包括晶体管栅长、晶体管栅宽、单晶体管阈值电压、从主成分分析中导出的中间参数。
作为本发明的一种优选技术方案:步骤S1的方法如下:
在目标电子元件的各预设工艺参数中选取其中一个工艺参数,进行第一次灵敏度分析,并确定目标电子元件对该工艺参数变化的响应是否是线性的;若是,则进行步骤S2,否则选取另一个工艺参数,与该工艺参数进行成对灵敏度分析,若所选择的各工艺参数与该工艺参数在成对灵敏度分析中均不为线性,则结束步骤S1,重新选择预设工艺参数。
作为本发明的一种优选技术方案:步骤S1中分别以各预设工艺参数的标称值为中心,在预设范围内采集预设数量的灵敏度点,进行灵敏度分析。
作为本发明的一种优选技术方案:步骤S1中灵敏度分析为针对各预设工艺参数,基于SPICE仿真软件,进行10000次蒙特卡洛仿真。
作为本发明的一种优选技术方案:步骤S3中所述拟合的曲面模型方程f(P)如下式:
Figure BDA0003914594840000041
式中,f(0)为测量点(0,0)处的标称值,f(pi)为工艺参数pi的线性或指数方程,f(pi,pj)为工艺参数pi、pj的双线性或非拟合方程。
作为本发明的一种优选技术方案:步骤S4中对曲面模型进行蒙特卡罗模拟包括在曲面模型上分别使用各预设工艺参数的预设数量的随机值执行蒙特卡罗仿真,以仿真结果构建直方图形式的样本集合,直方图中的每个直方对应表示每个输出延迟值的样本数量,基于直方图,提取均值、标准差、分位数、偏度、峰度、矩,表示目标电子元件变化参数。
本发明还设计一种表征标准单元片上变化参数的系统,包括自适应灵敏度分析仪、自适应表面建模器、模型评估器、参数提取器,以实现所述的一种表征标准单元片上变化参数的方法;
自适应灵敏度分析仪,配置为对目标电子元件的各预设工艺参数,进行输出延迟和输出转换时间的灵敏度分析;
自适应表面建模器,配置为基于灵敏度分析构建响应面模型,用于表示目标电子元件对各工艺参数变化的响应,响应面模型根据灵敏度分析结果确定响应面,通过建立拟合模型方程,得到响应面模型的响应面对应的曲面模型和所拟合的曲面模型方程;
模型评估器,配置基于目标电子元件的各预设工艺参数,通过对曲面模型进行蒙特卡罗模拟,对工艺参数的变化进行仿真;
参数提取器,针对仿真结果提取时序参数,以表示目标电子元件变化参数。
作为本发明的一种优选技术方案:自适应灵敏度分析仪包括SPICE模拟器,模型评估器包括蒙特卡洛模拟器。
本发明还设计一种存储软件的计算机可读取介质,所述可读取介质包括能通过一个或多个计算机执行的指令,所述指令在被所述一个或多个计算机执行时,执行如所述一种表征标准单元片上变化参数的方法的操作。
有益效果:相对于现有技术,本发明的优点包括:
本发明设计了一种表征标准单元片上变化参数的方法,基于电路响应的性质自适应地改变灵敏度提取和方程结构,而无需探索整个采样空间。这允许对响应的高概率和低概率区域进行建模,且通过构建自适应表面响应,基于样本的评估可以高度准确地提取电子元件时序参数。
附图说明
图1是根据本发明实施例提供的一种表征标准单元片上变化参数的方法的设计和验证环境示意图;
图2是根据本发明实施例提供的用于表征电子元件的时序参数的模块的功能框图;
图3是根据本发明实施例提供的表征电子元件的时序参数的方法流程图;
图4是根据本发明实施例提供的过程参数的响应面的示意图;
图5是根据本发明实施例提供的提取电子元件的时序参数的变化分布图。
具体实施方式
下面结合附图对本发明作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案,而不能以此来限制本发明的保护范围。
图1是本发明实施例提供的一种表征标准单元片上变化参数的方法的示例设计和验证环境的框图。如实施环境100所示,在创建和验证设计网表(105)的过程中,使用了EDA工具101和102,如电子电路设计工具、电路仿真工具、版图设计工具、版图验证工具、混合信号设计工具等。在一个实施例中,环境100包括一个模型生成工具101和一个仿真工具102。仿真工具102可以是任何类型的静态时序分析仪(STA),例如统计静态时序分析仪(SSTA)。
模型生成器101配置描述并生成标准单元时序模型104,并以lib库的形式进行存储,包括生成时间等参数变化LVF参数和时序信息,下面将更详细地描述。例如,它可以生成与多个SSTA一起使用的标准单元时序模型104,而不需要对每种惟一格式进行重新描述。模型生成器101还可以生成用于输出到标准单元时序模型104的高级片上变异(AOCV)表,统计片上变异(SOCV)表和LVF表。
在实施例中,模型发生器101计算非线性灵敏度,考虑任何一组相关或不相关过程参数的系统和随机变化。标准单元时序模型104中的结果模型可用于局部偏差和全局偏差,供仿真工具102使用。在本实施例中,仿真工具102采用统计静态时序分析仪(SSTA),SSTA提供了相对于实际硅性能的更现实的时间估计,将最坏情况下的时序裕度减少10%-15%,从而得到性能更高、产量更高的芯片。SSTA需要标准单元时序模型104中的变化感知时序模型,该模型既能解释系统工艺变化(例如,光刻),也能解释随机工艺变化(例如,由于晶体管之间的掺杂波动)。
模型生成器101通过描述给定一组工艺参数变化的每个单元来创建SSTA功耗模型,其中变化量是基于统计SPICE模型或实际工艺测量。所有相关时序结构的过程变化的非线性敏感性在标准单元时序模型104中都被捕获,包括延迟表、回转表、引脚电容和时序约束。还可以支持电流源模型(CCS和ECSM)。模型生成器101可以从器件库103中的单个单元生成多个SSTA格式,同时支持Cadence ECSM格式、多个Synopsys Liberty文件、Synopsyscompact CCS VA格式,器件库103的Tel API进一步支持自定义SSTA格式。工艺参数之间的变化可以分为不相关、相关或部分相关。对不相关的参数集分别进行仿真,对相关的参数集进行仿真。通过使用工艺厂提供的相关参数矩阵,可以支持偏相关。输入SPICE模型中的任何工艺参数都可以被表征,包括物理参数,如晶体管栅长(XL)、晶体管栅宽(XW)或单晶体管阈值电压(Vth),或从主成分分析(PCA)中导出的中间参数。
对于系统的单元间变化,标准单元内的每个晶体管以相同的工艺偏差方向变化相同的量。系统变化可以用来模拟片内(局部)和片外(全局)变化。单元内的随机变化模拟了适用于每个晶体管的工艺变化(也称为失配)。为了有效地描述随机变化,模型生成器101避免为每个表项唯一地描述每个晶体管。与传统的蒙特卡罗模拟相比,该方法具有较高的准确性。
环境100可以以各种方式实现。例如,环境100可以由一个或多个通用计算机来实现,该计算机加载有执行软件的操作系统和/或被定制为包括用于设计和验证电子电路的硬件,在一个实施例中,一个或多个计算机包括和/或与未示出的各种组件通信,例如处理器或处理器核、存储器、磁盘等。各计算机可以进一步写入和读取本地或远程易失性或非易失性计算机可访问存储器(未示出),该存储器在其上存储数据或信息,例如但不限于器件库103、标准单元时序模型104和设计105,以及数据库(例如物理设计数据库、库、数据、规则组、约束等和/或可能需要支持本实施例的方法的其他信息或数据)。在一个实施例中,计算机以“云”配置和/或客户端/服务器配置实现。例如,计算机加载应用软件以实现EDA工具101、102之一的一些或全部功能,并且各计算机(例如,多核CPU)可与服务器计算机通信经由网络来执行用于特定设计的其他EDA工具101、102的部分或全部功能,独立地或并行地操作。各计算机还包括用户界面功能(例如,显示器、键盘、鼠标、触摸屏、菜单、下拉列表、窗口、控件、文本框),用于为设计者提供用于设计或验证特定设计,包括提供任何用户需要的输入和查看与本实施例相关的任何结果。
设计105(包括使用由本实施例生成的一个或多个时序模型创建的设计)包括由计算机可读文件(例如GDSII,OASIS等)描述电路布局,其中包含根据目标制造工艺的电路组件、互连和各个层的物理位置和尺寸。将文件提供给晶圆厂,以便可以制造芯片。设计的芯片最终可以通过将电路布局光刻转移或印刷到半导体衬底上,这些层将共同构成集成电路组件的器件的特征。
本发明实施例提供的一种表征标准单元片上变化参数的方法,针对目标电子元件,采集目标电子元件的各预设工艺参数,执行以下步骤S1-步骤S4,对工艺参数的变化进行仿真,获得目标电子元件变化参数:
步骤S1:针对目标电子元件,采集目标电子元件的各预设工艺参数,进行输出延迟和输出转换时间的灵敏度分析;
步骤S2:构建基于灵敏度分析的响应面模型,所述响应面模型用于表示目标电子元件对各工艺参数变化的响应,基于步骤S1所获得的灵敏度分析结果,确定响应面模型的响应面;
步骤S3:根据步骤S2所确定的响应面模型的响应面,通过建立拟合模型方程,得到响应面模型的响应面对应的曲面模型和所拟合的曲面模型方程;
步骤S4:基于目标电子元件的各预设工艺参数,通过对曲面模型进行蒙特卡罗模拟,对工艺参数的变化进行仿真,针对仿真结果提取时序参数,以表示目标电子元件变化参数。
模型生成器模块101的功能框图参照图2,本发明实施例提供一种表征标准单元片上变化参数的系统,包括自适应灵敏度分析仪201、自适应表面建模器203、模型评估器205、参数提取器207,以实现所述的一种表征标准单元片上变化参数的方法;
参照图2,随着曲面模型方程204的建立,模型评估器205执行基于样本的评估,该评估产生过程参数变化结果206,参数提取器207从中提取非线性和OCV时序模型参数,例如标准差(Sigma)和矩(Moments)。虽然当前的方法或者固定方程形式,或者灵敏度模拟,或者使用定向采样方法,但是本实施例基于电路响应的性质自适应地改变灵敏度提取和方程结构,而无需探索整个采样空间。这允许对响应的高概率和低概率区域进行建模。
自适应灵敏度分析仪201,配置为对目标电子元件的各预设工艺参数,进行输出延迟和输出转换时间的灵敏度分析,产生工艺参数响应面202;
自适应灵敏度分析仪201通过分析整个电路元件(例如,晶体管)的变化和/或其中自动识别的时序路径来执行灵敏度分析。在实施例中,对于给定的时序弧和特定的单元,自适应灵敏度分析仪201考虑对感兴趣的单元时序输出的影响(例如,输入转换和输出负载的延迟或约束),以及需要评估的所有工艺变化参数的影响。为工艺参数对时序的影响创建时序延迟或时序约束变化表面,即工艺参数响应面202。
所述灵敏度分析为审查来自自适应灵敏度分析器201的灵敏度结果,以自适应地改变要执行的灵敏度测量数量的类型。例如,如果预设工艺参数的灵敏度响应为高度非线性,则自适应灵敏度分析器201使用不同的参数变化值或点结合其他工艺参数的另外1个参数变化来执行进一步分析。
自适应灵敏度分析仪201可以由Eldo、FineSim或HSpice等商业可用的电路模拟器实现,并可以执行从单个时序弧到完整单元的任何粒度级别的仿真。
自适应表面建模器203,配置为基于灵敏度分析构建响应面模型,用于表示目标电子元件对各工艺参数变化的响应,响应面模型根据灵敏度分析结果确定响应面,通过建立拟合模型方程,得到响应面模型的响应面对应的曲面模型和所拟合的曲面模型方程204;
自适应表面建模器203生成拟合的曲面模型方程204,该方程为自适应灵敏度分析仪201创建的工艺参数响应面202建模。曲面模型方程f(P)如下式:
Figure BDA0003914594840000091
式中,f(0)为测量点(0,0)处的标称值,f(pi)为工艺参数pi的线性或指数方程,f(pi,pj)为工艺参数pi、pj的双线性或非拟合方程。
曲面模型方程f(P)表示为延迟、摆动或时序约束值(即自适应灵敏度分析器201的输出);对于给定的一组参数P=(p1,P2),其中p1和p2是特定晶体管或预设工艺参数。例如,工艺参数p1或p2的类型可以是XM01@parl1,其中XM01是单元的晶体管实例,而parl1是来自器件库103(例如,由代工厂提供)的单元的Spice模型工艺参数。曲面模型方程f(P)通常有一个标称值f(0)和作为对工艺参数响应面202建模所需的任意数量的模型方程项。标称值f(0)是由自适应灵敏度分析仪201在参数P处于标称值时确定的延迟、回转或定时约束的值,该标称值由工艺厂的Spice模型指定。模型项可以包括单个参数项f(p),p取p1或p2,表示单个工艺参数的函数对延迟、回转或定时约束的贡献;模型项包括两个参数项时,形式为f(p1,p2),表示两个参数贡献的组合的交叉项。可以使用任意数量的曲线拟合或表面拟合技术来实现自适应表面建模器203。
模型评估器205,配置基于目标电子元件的各预设工艺参数,通过对曲面模型进行蒙特卡罗模拟,对工艺参数的变化进行仿真;
模型评估器205从自适应表面建模器203获取曲面模型方程204并且在p1和p2的大量样本点处评估曲面模型方程f(P)。例如,模型评估器205可以由Monte Carlo模拟器来实现,以生成p1和p2值的随机集合,用作曲面模型方程f(P)的输入,曲面模型方程f(P)的对应样本输出值由此得到,获得过程参数变化结果206。
参数提取器207,针对仿真结果提取时序参数,以表示目标电子元件变化参数。参数提取器207构建过程参数变化结果206的直方图,然后分析直方图以提取LVF参数值,例如均值、Sigma、Moment等。可以使用众所周知的统计方法来实现参数提取器207,因此为了本发明的清楚起见,这里将省略其进一步的细节。
图3是说明可以由模型生成器101实现的示例方法的流程图,如根据实施例在图2中所述的模型生成器101。该示例方法将结合表征单个电子元件或时序弧的单个LVF格式转换/负载表条目的一个或两个工艺参数的延迟的示例进行描述。单个LVF格式转换/负载表包括不同的slew和load值的条目,例如对于slew和load有10个条目,因此可以对这些不同的表条目中的每一个重复此方法。该方法可以针对许多不同的工艺参数以及工艺参数的许多不同组合,该方法不限于表征延迟,还可以用于表征其他时序因素,例如约束。
如图3,模块301包括自适应地确定用于计算工艺参数灵敏度的探索空间。实施例旨在通过一次改变一个或两个工艺参数来测量作为一组DOE(实验设计)的电子元件的灵敏度。模块301包括基于响应的性质(例如,通过基于响应结果更新的用户界面显示)自适应地决定增加灵敏度测量的数量。例如,模块301可以包括首先分析电子元件的工艺参数值范围内的单个工艺参数的灵敏度。如果该初始分析的结果确定响应在值的范围内是线性的(或者可能是另一个单参数函数,例如指数函数),则模块301可以仅输出单个曲线作为该过程参数的工艺参数响应面202。然而,如果单个工艺参数的初始灵敏度分析结果不是线性的,则执行两个不同工艺参数的成对分析。对于要一起考虑的一对工艺参数,两者或其中之一应具有足够的独立非线性。例如,非线性可以通过正侧和负侧灵敏度的比率来确定。此外,单个工艺参数灵敏度的一个简单向量和与两个参数组合的仿真灵敏度的差值可以用来决定进一步仿真组合的程度。
图4展示了模块302如何对两个不同工艺参数p1和p2进行两两灵敏度分析的示例。本实施例中,不同工艺参数p1和p2的值范围从-4到+4。其中工艺厂提供SPICE模型工艺参数值(例如,连同器件库103中的电子元件的其他信息)作为无单位值并根据标称值的sigma(例如,-4的值是0时标称值的-4倍sigma)。
如图4所示,模块302选择通过选择测量点401来确定响应面模型的响应面402。在该示例中,测量点在(p1,p2)={(0,0(nominal value)),(-4,0),(+4,0),(0,-4),(0,+4),(-4,-4),(-4,+4),(+4,-4),(+4,+4)}。许多其他的测量点选择也是可能的。例如,在每个测量点,模块302使用工艺参数值和给定的输入转换和输出负载等对电子元件或时序弧进行SPICE分析。该SPICE分析在每个测量点401处产生电子器件的延迟值(图4中所示的z轴值)。如上所述,本实施例不限于表征延迟值,并且可以包括表征其他感兴趣的因素,例如时序约束。
如图3所示,模块302中的下一步是建立在模块301中获得的工艺参数响应面202的曲面模型方程204。曲面模型方程204的阶和方程项可以适应于模块301中执行的灵敏度分析的程度。例如,如果在模块301中执行的分析确定单个工艺参数的响应基本上是线性的或指数的,则曲面模型方程204可以是仅单个工艺参数的函数。例如,曲面模型方程204可以具有f(p)=f(0)+a*,f(p)=f(0)+a*p+b*p*p或f(p)=f(0)+(a*e-b*p-1),其中f(0)是标称值,a和b是标量参数,在模块304中使用许多众所周知的曲线拟合技术中的任何一种来确定。
参照图3,模块303包括对模块302中获得的曲面模型执行蒙特卡罗模拟。例如,生成模块302中获得的方程中包括的每个工艺参数的随机值(例如,在-4到+4的范围内),并作为在模块302中产生的方程中的输入值。然后在这些随机值中的每一个处记录方程的结果输出,这些随机值包括100k个样本,并且产生一组变化结果。
最后一个模块304测量或评估这些变化结果,以提取OCV和其他时序参数,用于感兴趣的工艺参数和特定的转换/负载值。例如,如图5所示,在模块303进行的模拟可以得到变化结果的分布。在本例中,结果被记录为直方图形式的结果集合,该直方图表示曲面模型方程204的每个输出延迟值的样本数量。从该直方图中,可以提取分布的所有统计参数,例如均值、sigma、分位数、偏度、峰度(kurtosis)、moments等,许多众所周知的统计和数学技术可用于提取这些参数。
上面结合附图对本发明的实施方式作了详细说明,但是本发明并不限于上述实施方式,在本领域普通技术人员所具备的知识范围内,还可以在不脱离本发明宗旨的前提下做出各种变化。

Claims (10)

1.一种表征标准单元片上变化参数的方法,其特征在于,针对目标电子元件,采集目标电子元件的各预设工艺参数,执行以下步骤S1-步骤S4,对工艺参数的变化进行仿真,获得目标电子元件变化参数:
步骤S1:针对目标电子元件,采集目标电子元件的各预设工艺参数,进行输出延迟和输出转换时间的灵敏度分析;
步骤S2:构建基于灵敏度分析的响应面模型,所述响应面模型用于表示目标电子元件对各工艺参数变化的响应,基于步骤S1所获得的灵敏度分析结果,确定响应面模型的响应面;
步骤S3:根据步骤S2所确定的响应面模型的响应面,通过建立拟合模型方程,得到响应面模型的响应面对应的曲面模型和所拟合的曲面模型方程;
步骤S4:基于目标电子元件的各预设工艺参数,通过对曲面模型进行蒙特卡罗模拟,对工艺参数的变化进行仿真,针对仿真结果提取时序参数,以表示目标电子元件变化参数。
2.根据权利要求1所述的一种表征标准单元片上变化参数的方法,其特征在于,各预设工艺参数包括晶体管栅长、晶体管栅宽、单晶体管阈值电压、从主成分分析中导出的中间参数。
3.根据权利要求1所述的一种表征标准单元片上变化参数的方法,其特征在于,步骤S1的方法如下:
在目标电子元件的各预设工艺参数中选取其中一个工艺参数,进行第一次灵敏度分析,并确定目标电子元件对该工艺参数变化的响应是否是线性的;若是,则进行步骤S2,否则选取另一个工艺参数,与该工艺参数进行成对灵敏度分析,若所选择的各工艺参数与该工艺参数在成对灵敏度分析中均不为线性,则结束步骤S1,重新选择预设工艺参数。
4.根据权利要求1所述的一种表征标准单元片上变化参数的方法,其特征在于,步骤S1中分别以各预设工艺参数的标称值为中心,在预设范围内采集预设数量的灵敏度点,进行灵敏度分析。
5.根据权利要求1所述的一种表征标准单元片上变化参数的方法,其特征在于,步骤S1中灵敏度分析为针对各预设工艺参数,基于SPICE仿真软件,进行10000次蒙特卡洛仿真。
6.根据权利要求1所述的一种表征标准单元片上变化参数的方法,其特征在于,步骤S3中所述拟合的曲面模型方程f(P)如下式:
Figure FDA0003914594830000021
式中,f(0)为测量点(0,0)处的标称值,f(pi)为工艺参数pi的线性或指数方程,f(pi,pj)为工艺参数pi、pj的双线性或非拟合方程。
7.根据权利要求1所述的一种表征标准单元片上变化参数的方法,其特征在于,步骤S4中对曲面模型进行蒙特卡罗模拟包括在曲面模型上分别使用各预设工艺参数的预设数量的随机值执行蒙特卡罗仿真,以仿真结果构建直方图形式的样本集合,直方图中的每个直方对应表示每个输出延迟值的样本数量,基于直方图,提取均值、标准差、分位数、偏度、峰度、矩,表示目标电子元件变化参数。
8.一种表征标准单元片上变化参数的系统,其特征在于,包括自适应灵敏度分析仪、自适应表面建模器、模型评估器、参数提取器,以实现如权利要求1-7任意一项所述的一种表征标准单元片上变化参数的方法;
自适应灵敏度分析仪,配置为对目标电子元件的各预设工艺参数,进行输出延迟和输出转换时间的灵敏度分析;
自适应表面建模器,配置为基于灵敏度分析构建响应面模型,用于表示目标电子元件对各工艺参数变化的响应,响应面模型根据灵敏度分析结果确定响应面,通过建立拟合模型方程,得到响应面模型的响应面对应的曲面模型和所拟合的曲面模型方程;
模型评估器,配置基于目标电子元件的各预设工艺参数,通过对曲面模型进行蒙特卡罗模拟,对工艺参数的变化进行仿真;
参数提取器,针对仿真结果提取时序参数,以表示目标电子元件变化参数。
9.根据权利要求8所述的一种表征标准单元片上变化参数的系统,其特征在于,自适应灵敏度分析仪包括SPICE模拟器,模型评估器包括蒙特卡洛模拟器。
10.一种存储软件的计算机可读取介质,其特征在于,所述可读取介质包括能通过一个或多个计算机执行的指令,所述指令在被所述一个或多个计算机执行时,执行如所述权利要求1-7中任意一项所述的一种表征标准单元片上变化参数的方法的操作。
CN202211335791.4A 2022-10-28 2022-10-28 一种表征标准单元片上变化参数的方法与系统 Pending CN115688641A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211335791.4A CN115688641A (zh) 2022-10-28 2022-10-28 一种表征标准单元片上变化参数的方法与系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211335791.4A CN115688641A (zh) 2022-10-28 2022-10-28 一种表征标准单元片上变化参数的方法与系统

Publications (1)

Publication Number Publication Date
CN115688641A true CN115688641A (zh) 2023-02-03

Family

ID=85046964

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211335791.4A Pending CN115688641A (zh) 2022-10-28 2022-10-28 一种表征标准单元片上变化参数的方法与系统

Country Status (1)

Country Link
CN (1) CN115688641A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116467980A (zh) * 2023-06-19 2023-07-21 杭州行芯科技有限公司 标准单元电路的参数求解方法、电子设备及存储介质
CN118095180A (zh) * 2024-04-28 2024-05-28 上海昇贻半导体科技有限公司 一种集成电路标准单元高精度仿真系统

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116467980A (zh) * 2023-06-19 2023-07-21 杭州行芯科技有限公司 标准单元电路的参数求解方法、电子设备及存储介质
CN116467980B (zh) * 2023-06-19 2023-09-05 杭州行芯科技有限公司 标准单元电路的参数求解方法、电子设备及存储介质
CN118095180A (zh) * 2024-04-28 2024-05-28 上海昇贻半导体科技有限公司 一种集成电路标准单元高精度仿真系统

Similar Documents

Publication Publication Date Title
US10789406B1 (en) Characterizing electronic component parameters including on-chip variations and moments
CN108027845B (zh) 硅前设计规则评估
US8271256B2 (en) Physics-based MOSFET model for variational modeling
US8005660B2 (en) Hierarchical stochastic analysis process optimization for integrated circuit design and manufacture
US8515724B2 (en) Technology computer-aided design (TCAD)-based virtual fabrication
US11836641B2 (en) Machine learning-based prediction of metrics at early-stage circuit design
US9589096B1 (en) Method and apparatus for integrating spice-based timing using sign-off path-based analysis
CN115688641A (zh) 一种表征标准单元片上变化参数的方法与系统
US20070250797A1 (en) Method and system of modeling leakage
KR20150145179A (ko) 정적 타이밍 분석의 타이밍 디레이트 조정방법
US11593543B2 (en) Glitch power analysis with register transfer level vectors
US8813006B1 (en) Accelerated characterization of circuits for within-die process variations
US20230260591A1 (en) Transforming local wire thru resistances into global distributed resistances
US11966678B2 (en) Modelling timing behavior using augmented sensitivity data for physical parameters
Brusamarello et al. Fast and accurate statistical characterization of standard cell libraries
US11790127B1 (en) Full correlation aging analysis over combined process voltage temperature variation
JP2023513754A (ja) リーク電流に統計的ばらつきをもつダイナミックランダムアクセスメモリパストランジスタの設計
US10242135B2 (en) Testbench chaining for multiple blocks in hierarchical circuit design
Schlichtmann et al. Digital design at a crossroads how to make statistical design methodologies industrially relevant
McConaghy et al. Variation-aware custom IC design: Improving PVT and Monte Carlo analysis for design performance and parametric yield
US11669667B2 (en) Automatic test pattern generation (ATPG) for parametric faults
US20240232486A1 (en) Using surrogate netlists for variation analysis of process variations
US20230334211A1 (en) System for making circuit design changes
Zhong et al. Efficient variation-aware delay fault simulation methodology for resistive open and bridge defects
KR101171255B1 (ko) 반도체 집적 회로 설계 시스템 및 방법, 이를 위한 컴퓨터로 읽을 수 있는 기록 매체

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination