JP2006268479A - 設計支援装置、設計支援方法、設計支援プログラム、および記録媒体 - Google Patents

Abstract

【課題】対象回路の回路遅延を効率的かつ正確におこなうことにより、設計者の負担軽減や設計期間の短縮化を図ること。
【解決手段】設計支援装置３００では、検出部３０２により対象回路のパスを検出する。感度計算式算出部３０３により、パスごとに感度計算式を算出する。素子感度算出部３０４により、パスごとにパスを構成する各回路素子の素子感度Ｓｃを算出する。パス感度算出部３０５により、各パスのパス感度Ｓｐを算出する。パス特定部３０６により、パス感度Ｓｐが最大となる修正対象パスを特定する。回路素子特定部３０７により、修正対象パスを構成する回路素子の中から、素子感度が最大となる修正対象回路素子を特定する。修正部３０９により、現在の回路遅延値Ｔｄを修正することにより、回路遅延値Ｒｄを算出する。判定部３１０により、対象回路の回路遅延が改善されたか否かを判定する。
【選択図】 図３

Description

この発明は、対象回路の回路遅延を修正、改善する設計支援装置、設計支援方法、設計支援プログラム、および記録媒体に関する。

近年、プロセスの微細化によりＶＬＳＩ製造における（プロセスバラツキなどの）統計的要因の影響が大きくなってきており、ＶＬＳＩ設計においても、要求された性能を持つ回路を歩留まり良く作成するために、予めその影響を考慮した遅延改善技術が必要となる。また、従来において、ＬＳＩの回路セルの特性ばらつき／動作条件により統計的遅延量を求めることにより、ＬＳＩの遅延シミュレーションをおこなう統計的遅延シミュレーション装置が開示されている（たとえば、下記特許文献１を参照。）。

特開２００４−２５２８３１号公報

しかしながら、従来の遅延改善技術では、統計的要因を正確に扱うことは困難であるという問題があった。たとえば、従来の静的遅延解析（ＳＴＡ）において統計的要因を扱う場合、要因の最悪値で見積るため、かなり悲観的でかつ不正確な回路遅延値となっていた。したがって、回路設計の手戻りが生じ、設計者の負担が増大するとともに、設計期間の長期化を招くという問題があった。

また、上述した特許文献１の従来技術では、ＬＳＩを構成する回路セルの遅延を解析しているため、どの回路セルを優先的に修正・改善すればよいかが不明であり、全回路セルの遅延解析をおこなわなければならない。したがって、ＬＳＩ全体の遅延解析に時間がかかり、上記と同様、設計期間の長期化を招くという問題があった。

この発明は、上述した従来技術による問題点を解消するため、対象回路の回路遅延を効率的かつ正確におこなうことにより、設計者の負担軽減や設計期間の短縮化を図ることができる設計支援装置、設計支援方法、設計支援プログラム、および記録媒体を提供することを目的とする。

上述した課題を解決し、目的を達成するため、この発明にかかる設計支援装置、設計支援方法、設計支援プログラム、および記録媒体は、対象回路の回路情報の中から、前記対象回路を構成するパスを検出し、検出されたパスごとに、当該パスを構成する各回路素子の遅延に関するパラメータの変化割合を示す感度の計算式を算出し、算出された計算式を用いて、前記パスを構成する回路素子の感度（以下、「素子感度」という）を算出することを特徴とする。

この発明によれば、回路遅延の改善可能性が高い回路素子を優先的に検出することができる。

また、上記発明において、算出された素子感度に基づいて、前記パスを構成する回路素子の中から、修正対象回路素子を特定することとしてもよい。

この発明によれば、回路遅延の改善可能性が高い回路素子を優先的かつ自動的に検出することができる。

また、上記発明において、さらに、算出された計算式を用いて、前記パスごとに、当該パスの感度（以下、「パス感度」という）を算出し、算出された各パス感度に基づいて、前記パスの中から修正対象パスを特定し、算出された素子感度に基づいて、特定されたパスを構成する回路素子の中から、修正対象回路素子を特定することとしてもよい。

この発明によれば、回路遅延の改善可能性が高い回路素子が含まれているパスを優先的かつ自動的に検出することができる。

また、上記発明において、前記パスを構成する回路素子のうち前記素子感度が最大の回路素子を、前記修正対象回路素子に特定することとしてもよい。

この発明によれば、可能性が最も高い回路素子を優先的かつ自動的に検出することができる。

また、上記発明において、特定された修正対象回路素子の素子感度および当該修正対象回路素子の遅延に関するパラメータを用いて、前記対象回路の回路遅延値を修正し、修正された回路遅延値を用いて、前記対象回路の回路遅延が改善されたか否かを判定することとしてもよい。

この発明によれば、対象回路の遅延改善処理の高速化を図ることができる。また、回路情報を修正することができ、特に、回路遅延が改善された場合、回路遅延が改善された回路情報を得ることができる。

また、上記発明において、改善されていないと判定された場合、未特定の回路素子のうち前記素子感度が最大の回路素子を、前記修正対象回路素子に特定することとしてもよい。

この発明によれば、対象回路の回路遅延が改善されるまで、回路遅延の改善可能性が高い回路素子を優先的かつ自動的に検出することができる。

本発明にかかる設計支援装置、設計支援方法、設計支援プログラム、および記録媒体によれば、対象回路の回路遅延を効率的かつ正確におこなうことにより、設計者の負担軽減や設計期間の短縮化を図ることができるという効果を奏する。

以下に添付図面を参照して、この発明にかかる設計支援装置、設計支援方法、設計支援プログラム、および記録媒体の好適な実施の形態を詳細に説明する。

（設計支援装置のハードウェア構成）
まず、この発明の実施の形態にかかる設計支援装置のハードウェア構成について説明する。図１は、この発明の実施の形態にかかる設計支援装置のハードウェア構成を示すブロック図である。

図１において、設計支援装置は、ＣＰＵ１０１と、ＲＯＭ１０２と、ＲＡＭ１０３と、ＨＤＤ（ハードディスクドライブ）１０４と、ＨＤ（ハードディスク）１０５と、ＦＤＤ（フレキシブルディスクドライブ）１０６と、着脱可能な記録媒体の一例としてのＦＤ（フレキシブルディスク）１０７と、ディスプレイ１０８と、Ｉ／Ｆ（インターフェース）１０９と、キーボード１１０と、マウス１１１と、スキャナ１１２と、プリンタ１１３と、を備えている。また、各構成部はバス１００によってそれぞれ接続されている。

ここで、ＣＰＵ１０１は、設計支援装置の全体の制御を司る。ＲＯＭ１０２は、ブートプログラムなどのプログラムを記憶している。ＲＡＭ１０３は、ＣＰＵ１０１のワークエリアとして使用される。ＨＤＤ１０４は、ＣＰＵ１０１の制御にしたがってＨＤ１０５に対するデータのリード／ライトを制御する。ＨＤ１０５は、ＨＤＤ１０４の制御で書き込まれたデータを記憶する。

ＦＤＤ１０６は、ＣＰＵ１０１の制御にしたがってＦＤ１０７に対するデータのリード／ライトを制御する。ＦＤ１０７は、ＦＤＤ１０６の制御で書き込まれたデータを記憶したり、ＦＤ１０７に記憶されたデータを設計支援装置に読み取らせたりする。

また、着脱可能な記録媒体として、ＦＤ１０７のほか、ＣＤ−ＲＯＭ（ＣＤ−Ｒ、ＣＤ−ＲＷ）、ＭＯ、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｋ）、メモリーカードなどであってもよい。ディスプレイ１０８は、カーソル、アイコンあるいはツールボックスをはじめ、文書、画像、機能情報などのデータを表示する。このディスプレイ１０８は、たとえば、ＣＲＴ、ＴＦＴ液晶ディスプレイ、プラズマディスプレイなどを採用することができる。

Ｉ／Ｆ１０９は、通信回線を通じてインターネットなどのネットワーク１１４に接続され、このネットワーク１１４を介して他の装置に接続される。そして、Ｉ／Ｆ１０９は、ネットワーク１１４と内部のインターフェースを司り、外部装置からのデータの入出力を制御する。Ｉ／Ｆ１０９には、たとえばモデムやＬＡＮアダプタなどを採用することができる。

キーボード１１０は、文字、数字、各種指示などの入力のためのキーを備え、データの入力をおこなう。また、タッチパネル式の入力パッドやテンキーなどであってもよい。マウス１１１は、カーソルの移動や範囲選択、あるいはウィンドウの移動やサイズの変更などをおこなう。ポインティングデバイスとして同様に機能を備えるものであれば、トラックボールやジョイスティックなどであってもよい。

スキャナ１１２は、画像を光学的に読み取り、設計支援装置内に画像データを取り込む。なお、スキャナ１１２は、ＯＣＲ機能を持たせてもよい。また、プリンタ１１３は、画像データや文書データを印刷する。プリンタ１１３には、たとえば、レーザプリンタやインクジェットプリンタを採用することができる。

（回路素子ライブラリの記憶内容）
つぎに、この発明の実施の形態にかかる回路素子ライブラリについて説明する。図２は、この発明の実施の形態にかかる回路素子ライブラリを示す説明図である。図２において、回路素子ライブラリ２００は、回路素子ごとに、回路素子遅延分布情報２００−１〜２００−ｎを格納している。回路素子遅延分布情報２００−１〜２００−ｎは、回路素子ごとに、回路素子名とクロックの遅延分布パラメータを有している。

また、遅延分布パラメータは、その回路素子のクロック遅延値の平均値（素子遅延平均値）および比例係数を有している。素子遅延平均値と比例係数とを乗算することで、その回路素子の標準偏差を算出することができる。たとえば、回路素子分布情報２００−ｉについては、回路素子Ｃｉの素子遅延平均値ｍｉおよび比例係数ｋｉを有している。したがって、回路素子Ｃｉの標準偏差σｉは、下記式（１）であらわすことができる。

σｉ＝ｋｉ×ｍｉ・・・（１）

したがって、回路素子Ｃｉの遅延分布は、正規分布の確率密度関数Ｐｉであらわすことができる。また、回路素子としては、バッファ、インバータ、論理ゲートなどが挙げられる。なお、上述した回路素子ライブラリ２００は、具体的には、たとえば、図１に示したＲＯＭ１０２、ＲＡＭ１０３、ＨＤ１０５などの記録媒体によって、その機能を実現する。

（設計支援装置の機能的構成）
つぎに、この発明の実施の形態にかかる設計支援装置の機能的構成について説明する。図３は、この発明の実施の形態にかかる設計支援装置の機能的構成を示すブロック図である。図３において、設計支援装置３００は、回路素子ライブラリ２００と、入力部３０１と、検出部３０２と、感度計算式算出部３０３と、素子感度算出部３０４と、パス感度算出部３０５と、パス特定部３０６と、回路素子特定部３０７と、抽出部３０８と、修正部３０９と、判定部３１０と、を備えている。

まず、入力部３０１は、対象回路の回路情報Ｘの入力を受け付ける。回路情報Ｘは、対象回路を構成する回路素子の接続関係を示す情報である。たとえば、ＲＴＬのＨＤＬ記述を論理合成することによって得られたネットリストを用いることができる。

また、検出部３０２は、対象回路の回路情報Ｘの中から、対象回路を構成するパスを検出する。具体的には、ネットリストの記述からパスを検出することができる。検出されるパスは、クロックパス、データパス、またはこれらの分岐や結合によって得られる複合的なパスが挙げられる。図４は、パスの一例を示す説明図である。このパスは、３個の回路素子が直列接続されているデータパスである。

また、感度計算式算出部３０３は、検出部３０２によって検出されたパスを構成する回路素子ごとに、当該パスを構成する各回路素子の遅延に関するパラメータの変化割合を示す感度の計算式（以下、「感度計算式」と称す。）を算出する。具体的には、パスを構成する回路素子の遅延分布パラメータ（たとえば、素子遅延平均値および標準偏差）を用いて、パスの統計的最大遅延値を定式化することにより、パスの統計的最大遅延値と遅延分布パラメータとの関係式（以下、「統計的最大遅延式」と称す。）を作成する。

ここで、統計的最大遅延値とは、遅延確率分布において、その累積確率が十分大きな値（たとえば、９９［％］）をとる遅延値である。たとえば、図４に示したパスの場合、パスの統計的最大遅延値Ｄｐとパスを構成する回路素子の遅延分布パラメータとの関係式を、下記式（２）によってあらわすことができる。

この式（２）においては、遅延分布パラメータは、回路素子ライブラリ２００を参照していないため、変数として扱っている。そして、感度計算式算出部３０３は、パスの統計的最大遅延式を偏微分することで、パスを構成する各回路素子の感度計算式を算出することができる。

すなわち、「感度」とは、統計的最大遅延式において、その変数（具体的には素子遅延平均値）を微小修正（たとえば、１［ｐｓ］）したときの対象回路の回路遅延値の変化割合を示している。たとえば、図４に示したパスでは、上記式（２）を偏微分することで、下記式（３）の感度計算式を得ることができる。

なお、感度計算式算出部３０３では、パスごとに、パスを構成する各回路素子の感度計算式を算出する。したがって、対象回路を構成する全回路素子の感度計算式を算出することができる。

また、素子感度算出部３０４は、感度計算式算出部３０３によって算出された感度計算式を用いて、回路素子の感度（以下、「素子感度Ｓｃ」と称す。）を算出する。具体的には、感度計算式を手掛かりとして、回路素子ライブラリ２００からパスを構成する各回路素子の遅延分布パラメータ（素子遅延平均値および比例係数）を抽出し、その遅延分布パラメータを感度計算式に代入することで、素子感度Ｓｃを算出する。

ここで、素子感度Ｓｃとは、パスを構成する回路素子の素子遅延平均値を微小修正したときの対象回路の回路遅延値の変化割合のことである。たとえば、回路素子ライブラリ２００からパスを構成する各回路素子Ｃ１〜Ｃ３の素子遅延平均値ｍ１〜ｍ３および比例係数ｋ１〜ｋ３を抽出することで、回路素子Ｃｊ（この場合、ｊはｊ＝１，２，３）の素子感度Ｓｃｊを算出する。

また、パス感度算出部３０５は、感度計算式算出部３０３によって算出された感度計算式を用いて、パスごとに、当該パスの感度（以下、「パス感度Ｓｐ」と称す。）を算出する。ここで、パス感度Ｓｐとは、パスを構成する回路素子のいずれかを微小修正したときの対象回路の回路遅延値の変化割合を示しており、たとえば、パスを構成する回路素子の素子感度の中の最大感度をパス感度とすることができる。また、パス感度Ｓｐは、パスを構成する全回路素子の素子感度Ｓｃの総和や平均値でもよい。

パス特定部３０６は、パス感度算出部３０５によって算出された各パス感度Ｓｐに基づいて、修正対象となるパスを特定する。具体的には、たとえば、パスの中からパス感度が最大となるパスを、修正対象のパス（以下、「修正対象パス」と称す。）に特定する。

また、回路素子特定部３０７は、素子感度算出部３０４によって算出された素子感度Ｓｃに基づいて、パスを構成する回路素子の中から、修正対象となる回路素子（以下、「修正対象回路素子」）を特定する。具体的には、回路素子特定部３０７は、素子感度算出部３０４によって算出された素子感度に基づいて、パス特定部３０６によって特定された修正対象パスを構成する回路素子の中から、修正対象回路素子を特定する。具体的には、たとえば、修正対象パスを構成する回路素子の中から素子感度が最大となる回路素子を、修正対象回路素子として特定する。

また、抽出部３０８は、回路素子特定部３０７によって修正対象回路素子が特定された場合、回路素子ライブラリ２００から、素子遅延平均値を順次抽出する。そして、抽出部３０８は、抽出された素子遅延平均値（以下、「抽出素子遅延平均値ｍｓ」と称す。）を修正部３０９に出力する。

また、修正部３０９は、回路素子特定部３０７によって特定された修正対象回路素子の素子感度Ｓｃｒおよび素子遅延平均値ｍｒを用いて、対象回路の回路遅延値Ｐｄを修正する。具体的には、修正部３０９は、下記式（４）により、修正後の回路遅延値Ｒｄを算出する。

Ｒｄ＝Ｐｄ＋Ｓｃｒ×（ｍｓ−ｍｒ）・・・（４）

式（４）において、右辺の（ｍｓ−ｍｒ）は、素子遅延平均値の微小修正値Δｍをあらわしている。また、右辺のＳｃｒ×（ｍｓ−ｍｒ）は、回路遅延の改善値をあらわしている。すなわち、改善値に比例して素子感度Ｓｃｒが大きくなるため、素子感度Ｓｃｒが大きければ、少ない改善値で回路遅延の大幅な改善をおこなうことができる。そして、修正部３０９は、修正後の回路遅延値Ｒｄと対象回路の目標回路遅延値Ｔｄを用いて、下記式（５）が最小となる抽出素子遅延平均値ｍｓを検出する。

｜Ｔｄ−Ｒｄ｜・・・（５）

式（５）が最小となる抽出素子遅延平均値ｍｓを検出された場合、そのときの修正後の回路遅延値Ｒｄを、あらたな回路遅延値Ｐｄとする。また、回路情報Ｘ内の修正対象回路素子の記述を、式（５）が最小となる抽出素子遅延平均値ｍｓを有する回路素子の記述に書き換えることによって、回路情報Ｘを修正する。

また、判定部３１０は、修正後の回路遅延値Ｒｄを用いて、対象回路の回路遅延が改善されたか否かを判定する。具体的には、たとえば、下記式（６）に示すように、修正後の回路遅延値Ｒｄから置き換えられたあらたな回路遅延値Ｐｄが、対象回路の目標回路遅延値Ｔｄ以下であるか否かを判定する。

Ｔｄ≧Ｐｄ・・・（６）

上記式（６）を満たす場合、修正後回路情報Ｙを出力する。これにより、対象回路の回路遅延を改善することができる。一方、上記式（６）を満たさない場合は、回路素子特定部３０７により、修正対象パス内の未特定回路素子の中から、素子感度Ｓｃが最大の回路素子を特定する。また、未特定回路素子がない場合、パス特定部３０６により未特定パスの中から、パス感度Ｓｐが最大のパスを特定する。これにより、対象回路の回路遅延が改善するまで自動的に修正することができる。

なお、上述した入力部３０１、検出部３０２、感度計算式算出部３０３、素子感度算出部３０４、パス感度算出部３０５、パス特定部３０６、回路素子特定部３０７、抽出部３０８、修正部３０９、および判定部３１０は、具体的には、たとえば、図１に示したＲＯＭ１０２、ＲＡＭ１０３、ＨＤ１０５などの記録媒体に記録されたプログラムを、ＣＰＵ１０１が実行することによって、またはＩ／Ｆ１０９によって、その機能を実現する。

（設計支援処理手順）
つぎに、この発明の実施の形態にかかる設計支援処理手順について説明する。図５および図６は、この発明の実施の形態にかかる設計支援処理手順を示すフローチャートである。まず、図５において、入力部３０１により対象回路の回路情報Ｘが入力された場合（ステップＳ５０１：Ｙｅｓ）、検出部３０２により対象回路のパスを検出する（ステップＳ５０２）。

そして、感度計算式算出部３０３により、検出されたパスごとに感度計算式を算出する（ステップＳ５０３）。つぎに、素子感度算出部３０４により、感度計算式を用いて、パスごとにパスを構成する各回路素子の素子感度Ｓｃを算出する（ステップＳ５０４）。

そして、パス感度算出部３０５により、各パスのパス感度Ｓｐを算出する（ステップＳ５０５）。そして、パス特定部３０６により、パスの中から、パス感度Ｓｐが最大となるパス（修正対象パス）を特定する（ステップＳ５０６）。つぎに、回路素子特定部３０７により、修正対象パスを構成する回路素子の中から、素子感度が最大となる回路素子（修正対象回路素子）を特定する（ステップＳ５０７）。

そして、修正対照回路素子が特定されると、図６において、抽出部３０８により、回路素子ライブラリ２００から各回路素子の素子遅延平均値ｍｓを抽出する（ステップＳ６０１）。つぎに、修正部３０９により、現在の回路遅延値Ｔｄを修正することにより、回路遅延値Ｒｄを算出する（ステップＳ６０２）。

そして、上述した式（５）の値が最小となる抽出素子遅延平均値ｍｓを検出し（ステップＳ６０３）、修正後の回路遅延値Ｒｄを現在の回路遅延値Ｔｄとする（ステップＳ６０４）。そして、回路情報Ｘの修正対象回路素子の記述を、抽出素子遅延平均値ｍｓを有する回路素子の記述に書き換える（ステップＳ６０５）。

つぎに、対象回路の回路遅延が改善されたか否か、すなわち、上記式（６）を満たすか否かを判定する（ステップＳ６０６）。式（６）を満たさない場合（ステップＳ６０６：Ｎｏ）、修正対象パス内に未特定の回路素子があるか否かを判定する（ステップＳ６０７）。未特定の回路素子がある場合（ステップＳ６０７：Ｙｅｓ）、ステップＳ５０７に移行して、あらたに修正対象回路素子を特定する。これにより、修正対象パス内で回路遅延の修正・改善処理を自動実行することができる。

一方、ステップＳ６０７において、未特定の回路素子がない場合（ステップＳ６０７：Ｎｏ）、未特定のパスがあるか否かを判定する（ステップＳ６０８）。未特定のパスがある場合（ステップＳ６０８：Ｙｅｓ）、ステップＳ５０６に移行して、あらたに修正対象パスを特定する。これにより、修正対象パスを構成する回路素子の修正により対象回路の回路遅延が改善しなかった場合であっても、あらたに修正対象パスを特定することで、対象回路内で回路遅延の修正・改善処理を自動実行することができる。

一方、未特定のパスがない場合（ステップＳ６０８：Ｎｏ）、またはステップＳ６０６において、式（６）を満たした場合（ステップＳ６０６：Ｙｅｓ）、これまでの修正によって書き換えられた修正後回路情報Ｙを出力する（ステップＳ６０９）。

このように、この実施の形態によれば、回路遅延の改善可能性が高い回路素子を優先的かつ自動的に検出することができる。特にパスの特定をおこなうことにより、回路遅延の改善可能性が高い回路素子が含まれているパスを優先的かつ自動的に検出することができる。したがって、対象回路の遅延改善処理の高速化を図ることができる。

また、回路情報を修正することもでき、特に、回路遅延が改善された場合、回路遅延が改善された回路情報を自動的に得ることができる。また、対象回路の回路遅延が改善されるまで、感度の高い回路素子やパスから優先的に遅延改善処理を継続することができ、統計的要因を考慮した効率的な遅延改善処理を実行することができる。

以上のことから、この発明の実施の形態にかかる設計支援装置、設計支援方法、設計支援プログラム、および記録媒体によれば、対象回路の回路遅延を効率的かつ正確におこなうことにより、設計者の負担軽減や設計期間の短縮化を図ることができる。

なお、本実施の形態で説明した設計支援方法は、予め用意されたプログラムをパーソナル・コンピュータやワークステーション等のコンピュータで実行することにより実現することができる。このプログラムは、ハードディスク、フレキシブルディスク、ＣＤ−ＲＯＭ、ＭＯ、ＤＶＤ等のコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行される。またこのプログラムは、インターネット等のネットワークを介して配布することが可能な伝送媒体であってもよい。

（付記１）対象回路の回路情報の中から、前記対象回路を構成するパスを検出する検出手段と、
前記検出手段によって検出されたパスごとに、当該パスを構成する各回路素子の遅延に関するパラメータの変化割合を示す感度の計算式を算出する感度計算式算出手段と、
前記感度計算式算出手段によって算出された計算式を用いて、前記パスを構成する回路素子の感度（以下、「素子感度」という）を算出する素子感度算出手段と、
を備えることを特徴とする設計支援装置。

（付記２）前記素子感度算出手段によって算出された素子感度に基づいて、前記パスを構成する回路素子の中から、修正対象回路素子を特定する回路素子特定手段を備えることを特徴とする付記１に記載の設計支援装置。

（付記３）さらに、前記感度計算式算出手段によって算出された計算式を用いて、前記パスごとに、当該パスの感度（以下、「パス感度」という）を算出するパス感度算出手段と、
前記パス感度算出手段によって算出された各パス感度に基づいて、前記パスの中から修正対象パスを特定するパス特定手段と、を備え、
前記回路素子特定手段は、
前記素子感度算出手段によって算出された素子感度に基づいて、前記パス特定手段によって特定されたパスを構成する回路素子の中から、修正対象回路素子を特定することを特徴とする付記２に記載の設計支援装置。

（付記４）前記回路素子特定手段は、
前記パスを構成する回路素子のうち前記素子感度が最大の回路素子を、前記修正対象回路素子に特定することを特徴とする付記３に記載の設計支援装置。

（付記５）前記回路素子特定手段によって特定された修正対象回路素子の素子感度および当該修正対象回路素子の遅延に関するパラメータを用いて、前記対象回路の回路遅延値を修正する修正手段と、
前記修正手段によって修正された回路遅延値を用いて、前記対象回路の回路遅延が改善されたか否かを判定する判定手段と、
を備えることを特徴とする付記３または４に記載の設計支援装置。

（付記６）前記回路素子特定手段は、
前記判定手段によって改善されていないと判定された場合、未特定の回路素子のうち前記素子感度が最大の回路素子を、前記修正対象回路素子に特定することを特徴とする付記５に記載の設計支援装置。

（付記７）対象回路の回路情報の中から、前記対象回路を構成するパスを検出する検出工程と、
前記検出工程によって検出されたパスごとに、当該パスを構成する各回路素子の遅延に関するパラメータの変化割合を示す感度の計算式を算出する感度計算式算出工程と、
前記感度計算式算出工程によって算出された計算式を用いて、前記パスを構成する回路素子の感度を算出する素子感度算出工程と、
を含んだことを特徴とする設計支援方法。

（付記８）対象回路の回路情報の中から、前記対象回路を構成するパスを検出させる検出工程と、
前記検出工程によって検出されたパスごとに、当該パスを構成する各回路素子の遅延に関するパラメータの変化割合を示す感度の計算式を算出させる感度計算式算出工程と、
前記感度計算式算出工程によって算出された計算式を用いて、前記パスを構成する回路素子の感度を算出させる素子感度算出工程と、
をコンピュータに実行させることを特徴とする設計支援プログラム。

（付記９）付記８に記載の設計支援プログラムを記録したコンピュータに読み取り可能な記録媒体。

以上のように、本発明にかかる設計支援装置、設計支援方法、設計支援プログラム、および記録媒体は、回路設計の遅延改善処理に有用であり、特に、回路内のデータパス、クロックパス、その他複合されたパスを有する回路に適している。

この発明の実施の形態にかかる設計支援装置のハードウェア構成を示すブロック図である。 この発明の実施の形態にかかる回路素子ライブラリを示す説明図である。 この発明の実施の形態にかかる設計支援装置の機能的構成を示すブロック図である。 パスの一例を示す説明図である。 この発明の実施の形態にかかる設計支援処理手順を示すフローチャート(その１)である。 この発明の実施の形態にかかる設計支援処理手順を示すフローチャート（その２）である。

符号の説明

２００ 回路素子ライブラリ
３００ 設計支援装置
３０１ 入力部
３０２ 検出部
３０３ 感度計算式算出部
３０４ 素子感度算出部
３０５ パス感度算出部
３０６ パス特定部
３０７ 回路素子特定部
３０８ 抽出部
３０９ 修正部
３１０ 判定部

Claims (5)

1. 対象回路の回路情報の中から、前記対象回路を構成するパスを検出する検出手段と、
   前記検出手段によって検出されたパスごとに、当該パスを構成する各回路素子の遅延に関するパラメータの変化割合を示す感度の計算式を算出する感度計算式算出手段と、
   前記感度計算式算出手段によって算出された計算式を用いて、前記パスを構成する回路素子の感度（以下、「素子感度」という）を算出する素子感度算出手段と、
   を備えることを特徴とする設計支援装置。
2. 前記素子感度算出手段によって算出された素子感度に基づいて、前記パスを構成する回路素子の中から、修正対象回路素子を特定する回路素子特定手段を備えることを特徴とする請求項１に記載の設計支援装置。
3. 対象回路の回路情報の中から、前記対象回路を構成するパスを検出する検出工程と、
   前記検出工程によって検出されたパスごとに、当該パスを構成する各回路素子の遅延に関するパラメータの変化割合を示す感度の計算式を算出する感度計算式算出工程と、
   前記感度計算式算出工程によって算出された計算式を用いて、前記パスを構成する回路素子の感度を算出する素子感度算出工程と、
   を含んだことを特徴とする設計支援方法。
4. 対象回路の回路情報の中から、前記対象回路を構成するパスを検出させる検出工程と、
   前記検出工程によって検出されたパスごとに、当該パスを構成する各回路素子の遅延に関するパラメータの変化割合を示す感度の計算式を算出させる感度計算式算出工程と、
   前記感度計算式算出工程によって算出された計算式を用いて、前記パスを構成する回路素子の感度を算出させる素子感度算出工程と、
   をコンピュータに実行させることを特徴とする設計支援プログラム。
5. 請求項４に記載の設計支援プログラムを記録したコンピュータに読み取り可能な記録媒体。
   

Images