JP4294000B2 - クロック遅延解析装置、クロック遅延解析方法、クロック遅延解析プログラム、および記録媒体 - Google Patents
クロック遅延解析装置、クロック遅延解析方法、クロック遅延解析プログラム、および記録媒体 Download PDFInfo
- Publication number
- JP4294000B2 JP4294000B2 JP2005086145A JP2005086145A JP4294000B2 JP 4294000 B2 JP4294000 B2 JP 4294000B2 JP 2005086145 A JP2005086145 A JP 2005086145A JP 2005086145 A JP2005086145 A JP 2005086145A JP 4294000 B2 JP4294000 B2 JP 4294000B2
- Authority
- JP
- Japan
- Prior art keywords
- delay
- distribution information
- clock
- circuit
- delay distribution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
- G06F30/3312—Timing analysis
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
まず、この発明の実施の形態にかかるクロック遅延解析装置のハードウェア構成について説明する。図1は、この発明の実施の形態にかかるクロック遅延解析装置のハードウェア構成を示すブロック図である。
つぎに、この発明の実施の形態にかかるクロック遅延解析装置の機能的構成について説明する。図4は、この発明の実施の形態にかかるクロック遅延解析装置の機能的構成を示すブロック図である。図4において、クロック遅延解析装置400は、図3に示した回路素子遅延分布情報データベース300と、入力部401と、抽出部402と、データパス遅延分布情報算出部403と、クロックパス遅延分布情報算出部404と、遅延差分布情報算出部405と、クロック遅延値算出部406と、から構成されている。
=mck−mda−3(σck+σda)・・・(8)
つぎに、この発明の実施の形態にかかるクロック遅延解析処理手順について説明する。図7は、この発明の実施の形態にかかるクロック遅延解析処理手順を示すフローチャートである。図7において、まず、入力部401に回路情報410が入力された場合(ステップS701:Yes)、抽出部402により、回路素子遅延分布情報データベース300から、データパスDPおよびクロックパスCPを構成する回路素子の遅延分布情報を抽出する(ステップS702)。
前記入力手段によって入力された回路情報に基づいて、前記対象回路のデータパスを構成する各回路素子の遅延分布情報を用いて、前記データパスの遅延分布情報を算出するとともに、前記対象回路のクロックパスを構成する各回路素子の遅延分布情報を用いて、前記クロックパスの遅延分布情報を算出する遅延分布情報算出手段と、
前記遅延分布情報算出手段によって算出された前記データパスの遅延分布情報と前記クロックパスの遅延分布情報とを用いて、前記データパスと前記クロックパスとの間の遅延差分布情報を算出する遅延差分布情報算出手段と、
前記遅延差分布情報算出手段によって算出された遅延差分布情報に基づいて、前記対象回路のクロック遅延値を算出するクロック遅延値算出手段と、
を備えることを特徴とするクロック遅延解析装置。
前記記憶手段に記憶された複数の回路素子の遅延分布情報の中から、前記回路情報に記述されている、前記データパスを構成する各回路素子の遅延分布情報と、前記クロックパスを構成する各回路素子の遅延分布情報とを抽出する抽出手段と、を備え、
前記遅延分布情報算出手段は、
前記抽出手段によって抽出された前記データパスを構成する各回路素子の遅延分布情報を用いて、前記データパスの遅延分布情報を算出するとともに、前記抽出手段によって抽出された前記クロックパスを構成する各回路素子の遅延分布情報を用いて、前記クロックパスの遅延分布情報を算出することを特徴とする付記1に記載のクロック遅延解析装置。
前記データパスを構成する各回路素子の遅延分布情報を畳み込むことによって、前記データパスの遅延分布情報を算出するとともに、前記対象回路のクロックパスを構成する各回路素子の遅延分布を畳み込むことによって、前記クロックパスの遅延分布情報を算出することを特徴とする付記1または2に記載のクロック遅延解析装置。
前記入力工程によって入力された回路情報に基づいて、前記対象回路のデータパスを構成する各回路素子の遅延分布情報を用いて、前記データパスの遅延分布情報を算出するとともに、前記対象回路のクロックパスを構成する各回路素子の遅延分布情報を用いて、前記クロックパスの遅延分布情報を算出する遅延分布情報算出工程と、
前記遅延分布情報算出工程によって算出された前記データパスの遅延分布情報と前記クロックパスの遅延分布情報とを用いて、前記データパスと前記クロックパスとの間の遅延差分布情報を算出する遅延差分布情報算出工程と、
前記遅延差分布情報算出工程によって算出された遅延差分布情報に基づいて、前記対象回路のクロック遅延値を算出するクロック遅延値算出工程と、
を含んだことを特徴とするクロック遅延解析方法。
前記遅延分布情報算出工程は、
前記抽出工程によって抽出された前記データパスを構成する各回路素子の遅延分布情報を用いて、前記データパスの遅延分布情報を算出するとともに、前記抽出工程によって抽出された前記クロックパスを構成する各回路素子の遅延分布情報を用いて、前記クロックパスの遅延分布情報を算出することを特徴とする付記4に記載のクロック遅延解析方法。
前記データパスを構成する各回路素子の遅延分布情報を畳み込むことによって、前記データパスの遅延分布情報を算出するとともに、前記対象回路のクロックパスを構成する各回路素子の遅延分布を畳み込むことによって、前記クロックパスの遅延分布情報を算出することを特徴とする付記4または5に記載のクロック遅延解析方法。
前記入力工程によって入力された回路情報に基づいて、前記対象回路のデータパスを構成する各回路素子の遅延分布情報を用いて、前記データパスの遅延分布情報を算出するとともに、前記対象回路のクロックパスを構成する各回路素子の遅延分布情報を用いて、前記クロックパスの遅延分布情報を算出させる遅延分布情報算出工程と、
前記遅延分布情報算出工程によって算出された前記データパスの遅延分布情報と前記クロックパスの遅延分布情報とを用いて、前記データパスと前記クロックパスとの間の遅延差分布情報を算出させる遅延差分布情報算出工程と、
前記遅延差分布情報算出工程によって算出された遅延差分布情報に基づいて、前記対象回路のクロック遅延値を算出させるクロック遅延値算出工程と、
をコンピュータに実行させることを特徴とするクロック遅延解析プログラム。
前記遅延分布情報算出工程は、
前記抽出工程によって抽出された前記データパスを構成する各回路素子の遅延分布情報を用いて、前記データパスの遅延分布情報を算出するとともに、前記抽出工程によって抽出された前記クロックパスを構成する各回路素子の遅延分布情報を用いて、前記クロックパスの遅延分布情報を算出させることを特徴とする付記7に記載のクロック遅延解析プログラム。
前記データパスを構成する各回路素子の遅延分布情報を畳み込むことによって、前記データパスの遅延分布情報を算出するとともに、前記対象回路のクロックパスを構成する各回路素子の遅延分布を畳み込むことによって、前記クロックパスの遅延分布情報を算出させることを特徴とする付記7または8に記載のクロック遅延解析プログラム。
300 回路素子遅延分布情報データベース
400 クロック遅延解析装置
401 入力部
402 抽出部
403 データパス遅延分布情報算出部
404 クロックパス遅延分布情報算出部
405 遅延差分布情報算出部
406 クロック遅延値算出部
410 回路情報
CP クロックパス
DP データパス
Claims (5)
- 対象回路の回路情報の入力を受け付ける入力手段と、
平均値および標準偏差を含む複数の回路素子の遅延分布情報を記憶する記憶手段と、
前記記憶手段に記憶された複数の回路素子の遅延分布情報の中から、前記入力手段によって入力された回路情報に記述されている、前記データパスを構成する各回路素子の遅延分布情報と、前記クロックパスを構成する各回路素子の遅延分布情報とを抽出する抽出手段と、
前記回路情報に基づいて、前記抽出手段によって抽出された前記データパスを構成する各回路素子の遅延分布情報を用いて、平均値および標準偏差を含む前記データパスの遅延分布情報を算出するとともに、前記抽出手段によって抽出された前記クロックパスを構成する各回路素子の遅延分布情報を用いて、平均値および標準偏差を含む前記クロックパスの遅延分布情報を算出する遅延分布情報算出手段と、
前記遅延分布情報算出手段によって算出された前記データパスの遅延分布情報と前記クロックパスの遅延分布情報とを用いて、前記データパスと前記クロックパスとの間の平均値および標準偏差を含む遅延差分布情報を算出する遅延差分布情報算出手段と、
前記遅延差分布情報算出手段によって算出された遅延差分布情報に基づいて、前記対象回路のクロック遅延値を算出するクロック遅延値算出手段と、
を備えることを特徴とするクロック遅延解析装置。 - 前記遅延分布情報算出手段は、
前記データパスを構成する各回路素子の遅延分布情報を畳み込むことによって、平均値および標準偏差を含む前記データパスの遅延分布情報を算出するとともに、前記クロックパスを構成する各回路素子の遅延分布を畳み込むことによって、平均値および標準偏差を含む前記クロックパスの遅延分布情報を算出することを特徴とする請求項1に記載のクロック遅延解析装置。 - 入力手段、抽出手段、遅延分布情報算出手段、遅延差分布情報算出手段、およびクロック遅延値算出手段を備え、平均値および標準偏差を含む複数の回路素子の遅延分布情報を記憶するデータベースにアクセス可能なコンピュータが、
前記入力手段により、対象回路の回路情報の入力を受け付ける入力工程と、
前記抽出手段により、前記データベースの中から、前記入力工程によって入力された回路情報に記述されている、前記データパスを構成する各回路素子の遅延分布情報と、前記クロックパスを構成する各回路素子の遅延分布情報とを抽出する抽出工程と、
前記遅延分布情報算出手段により、前記回路情報に基づいて、前記抽出工程によって抽出された前記データパスを構成する各回路素子の遅延分布情報を用いて、平均値および標準偏差を含む前記データパスの遅延分布情報を算出するとともに、前記抽出工程によって抽出された前記クロックパスを構成する各回路素子の遅延分布情報を用いて、平均値および標準偏差を含む前記クロックパスの遅延分布情報を算出する遅延分布情報算出工程と、
前記遅延差分布情報算出手段により、前記遅延分布情報算出工程によって算出された前記データパスの遅延分布情報と前記クロックパスの遅延分布情報とを用いて、前記データパスと前記クロックパスとの間の平均値および標準偏差を含む遅延差分布情報を算出する遅延差分布情報算出工程と、
前記クロック遅延値算出手段により、前記遅延差分布情報算出工程によって算出された遅延差分布情報に基づいて、前記対象回路のクロック遅延値を算出するクロック遅延値算出工程と、
を実行することを特徴とするクロック遅延解析方法。 - 対象回路の回路情報の入力を受け付けさせる入力工程と、
平均値および標準偏差を含む複数の回路素子の遅延分布情報を記憶するデータベースの中から、前記入力工程によって入力された回路情報に記述されている、前記データパスを構成する各回路素子の遅延分布情報と、前記クロックパスを構成する各回路素子の遅延分布情報とを抽出する抽出工程と、
前記回路情報に基づいて、前記抽出手段によって抽出された前記データパスを構成する各回路素子の遅延分布情報を用いて、平均値および標準偏差を含む前記データパスの遅延分布情報を算出するとともに、前記抽出手段によって抽出された前記クロックパスを構成する各回路素子の遅延分布情報を用いて、平均値および標準偏差を含む前記クロックパスの遅延分布情報を算出させる遅延分布情報算出工程と、
前記遅延分布情報算出工程によって算出された前記データパスの遅延分布情報と前記クロックパスの遅延分布情報とを用いて、前記データパスと前記クロックパスとの間の平均値および標準偏差を含む遅延差分布情報を算出させる遅延差分布情報算出工程と、
前記遅延差分布情報算出工程によって算出された遅延差分布情報に基づいて、前記対象回路のクロック遅延値を算出させるクロック遅延値算出工程と、
をコンピュータに実行させることを特徴とするクロック遅延解析プログラム。 - 請求項4に記載のクロック遅延解析プログラムを記録したコンピュータに読み取り可能
な記録媒体。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005086145A JP4294000B2 (ja) | 2005-03-24 | 2005-03-24 | クロック遅延解析装置、クロック遅延解析方法、クロック遅延解析プログラム、および記録媒体 |
US11/167,311 US7308665B2 (en) | 2005-03-24 | 2005-06-28 | Method and apparatus for analyzing clock-delay, and computer product |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005086145A JP4294000B2 (ja) | 2005-03-24 | 2005-03-24 | クロック遅延解析装置、クロック遅延解析方法、クロック遅延解析プログラム、および記録媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006268478A JP2006268478A (ja) | 2006-10-05 |
JP4294000B2 true JP4294000B2 (ja) | 2009-07-08 |
Family
ID=37110048
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005086145A Expired - Fee Related JP4294000B2 (ja) | 2005-03-24 | 2005-03-24 | クロック遅延解析装置、クロック遅延解析方法、クロック遅延解析プログラム、および記録媒体 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7308665B2 (ja) |
JP (1) | JP4294000B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007081732A2 (en) * | 2006-01-04 | 2007-07-19 | Gordon, Linda, Susan | Electronic disease management system |
JP4414444B2 (ja) | 2007-03-27 | 2010-02-10 | 富士通株式会社 | 遅延解析支援プログラム、該プログラムを記録した記録媒体、遅延解析支援装置、および遅延解析支援方法 |
US10963610B1 (en) * | 2020-05-22 | 2021-03-30 | Cadence Design Systems, Inc. | Analyzing clock jitter using delay calculation engine |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6090150A (en) * | 1991-12-28 | 2000-07-18 | Nec Corporation | Method of designing clock wiring and apparatus for implementing the same |
JPH07182381A (ja) | 1993-12-21 | 1995-07-21 | Pfu Ltd | 遅延時間のバラツキを考慮した論理シミュレーション方法および論理シミュレーション・システム |
US6367060B1 (en) * | 1999-06-18 | 2002-04-02 | C. K. Cheng | Method and apparatus for clock tree solution synthesis based on design constraints |
US6654712B1 (en) * | 2000-02-18 | 2003-11-25 | Hewlett-Packard Development Company, L.P. | Method to reduce skew in clock signal distribution using balanced wire widths |
JP4218924B2 (ja) * | 2001-02-15 | 2009-02-04 | 株式会社日立製作所 | 半導体集積回路の設計システム |
JP4118536B2 (ja) * | 2001-07-03 | 2008-07-16 | 株式会社東芝 | クロック遅延設定方法 |
JP3953756B2 (ja) * | 2001-07-12 | 2007-08-08 | 富士通株式会社 | タイミングバジェット設計方法 |
US6701498B2 (en) * | 2001-11-08 | 2004-03-02 | Sun Microsystems, Inc. | Black box timing model for latch-based systems |
US6799308B2 (en) * | 2002-12-19 | 2004-09-28 | Sun Microsystems, Inc. | Timing analysis of latch-controlled digital circuits with detailed clock skew analysis |
-
2005
- 2005-03-24 JP JP2005086145A patent/JP4294000B2/ja not_active Expired - Fee Related
- 2005-06-28 US US11/167,311 patent/US7308665B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7308665B2 (en) | 2007-12-11 |
US20060236280A1 (en) | 2006-10-19 |
JP2006268478A (ja) | 2006-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5011830B2 (ja) | データ処理方法、データ処理プログラム、該プログラムを記録した記録媒体およびデータ処理装置 | |
JP4275659B2 (ja) | 遅延解析プログラム、遅延解析装置、および遅延解析方法 | |
US20050081171A1 (en) | Timing analysis apparatus, timing analysis method and program product | |
Kanng et al. | Timing margin recovery with flexible flip-flop timing model | |
US8024685B2 (en) | Delay analysis support apparatus, delay analysis support method and computer product | |
JP4294000B2 (ja) | クロック遅延解析装置、クロック遅延解析方法、クロック遅延解析プログラム、および記録媒体 | |
JP4391540B2 (ja) | 遅延解析プログラム、該プログラムを記録した記録媒体、遅延解析装置および遅延解析方法 | |
JP5370256B2 (ja) | 解析支援プログラム、解析支援装置および解析支援方法 | |
JP5167740B2 (ja) | 設計支援プログラム、設計支援装置、および設計支援方法 | |
JP2006268479A (ja) | 設計支援装置、設計支援方法、設計支援プログラム、および記録媒体 | |
JP4351245B2 (ja) | 遅延解析プログラム、該プログラムを記録した記録媒体、遅延解析装置および遅延解析方法 | |
JP4471794B2 (ja) | タイミング解析装置、タイミング解析方法、タイミング解析プログラムおよび記録媒体 | |
JP4649356B2 (ja) | 消費電力算出プログラム、記録媒体、消費電力算出方法、および消費電力算出装置 | |
US8681636B2 (en) | Monitoring apparatus, method, and computer product | |
US20080209368A1 (en) | Layout design method, layout design apparatus, and computer product | |
JP2007257375A (ja) | 遅延解析プログラム、記録媒体、遅延解析方法、および遅延解析装置 | |
US7552411B2 (en) | LSI analysis method, LSI analysis apparatus, and computer product | |
JP2006146711A (ja) | タイミング例外パス検出装置、タイミング例外パス検出方法およびタイミング例外パス検出プログラム | |
US9390387B2 (en) | Visualization technique of feasible regions | |
JP3164055B2 (ja) | 集積回路の遅延時間計算装置及び遅延時間計算プログラムを記録した記憶媒体 | |
JP2009003545A (ja) | 設計支援プログラム、該プログラムを記録した記録媒体、設計支援装置および設計支援方法 | |
JP2010271853A (ja) | 検証支援プログラム、検証支援装置、および検証支援方法 | |
JP2006146710A (ja) | 消費電力見積もり装置、消費電力見積もり方法、消費電力見積もりプログラムおよび記録媒体 | |
US20100175037A1 (en) | Method, apparatus, and program for correcting hold error | |
JP5146684B2 (ja) | クロストーク解析装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081021 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081028 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090331 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090407 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130417 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140417 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |