JP2010271853A - 検証支援プログラム、検証支援装置、および検証支援方法 - Google Patents
検証支援プログラム、検証支援装置、および検証支援方法 Download PDFInfo
- Publication number
- JP2010271853A JP2010271853A JP2009122231A JP2009122231A JP2010271853A JP 2010271853 A JP2010271853 A JP 2010271853A JP 2009122231 A JP2009122231 A JP 2009122231A JP 2009122231 A JP2009122231 A JP 2009122231A JP 2010271853 A JP2010271853 A JP 2010271853A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- input
- circuit
- output
- sequential circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】検証対象回路のネットリストNLから、まだ選択されていない順序回路セルを選択し、その前段に接続されている多入力セルを探索する。選択された順序回路セルのタイミング値と、探索された多入力セルの最小パス遅延値を比較し、探索された多入力セルがグリッチ発生回路であるか否かを判定する。ネットリストNLの全ての順序回路セルが選択され、ネットリストNL内の全てのグリッチ発生回路を検出した後に、判定結果607の全てを出力する。判定結果として、グリッチ発生回路の識別情報、および選択された順序回路セルの識別情報を出力する。また、判定結果として、選択された順序回路セルを含む回路ブロックの最終段のセルまたは論理回路の出力端子の識別情報を出力する。
【選択図】図6
Description
図1は、検証対象回路の回路構成の一例を示す説明図である。図1において、検証対象回路110は、複数の回路ブロック100を備えている。回路ブロック100は、組み合わせ回路セル101と、順序回路セル102とをそれぞれ複数備えている。組み合わせ回路セル101は、たとえばゲート回路セルや加算器セル等の図示省略する多入力セルと、たとえばバッファ回路等の図示省略する1入力セルとを備えている。
図3は、実施の形態にかかる検証支援装置のハードウェア構成を示すブロック図である。図3において、検証支援装置は、CPU(Central Processing Unit)301と、ROM(Read‐Only Memory)302と、RAM(Random Access Memory)303と、磁気ディスクドライブ304と、磁気ディスク305と、光ディスクドライブ306と、光ディスク307と、ディスプレイ308と、I/F(Interface)309と、キーボード310と、マウス311と、スキャナ312と、プリンタ313と、を備えている。また、各構成部はバス300によってそれぞれ接続されている。
次に、検証支援装置がアクセスするライブラリの記憶構成について説明する。ライブラリは、最小パス遅延値テーブルとタイミングテーブルとを有する。最小パス遅延値テーブルとタイミングテーブルは、具体的には、たとえば、図3に示したROM302、RAM303、磁気ディスク305などの記憶装置によりその機能を実現する。
図6は、実施の形態にかかる検証支援装置の機能的構成を示すブロック図である。検証支援装置600は、選択部601と、探索部602と、抽出部603と、判定部604と、出力部605と、を含む構成である。選択部601〜出力部605は、具体的には、たとえば、図3に示したROM302、RAM303、磁気ディスク305、光ディスク307などの記憶装置に記憶されたプログラムをCPU301に実行させることにより、または、I/F309により、その機能を実現する。
図7および図8は、実施の形態にかかる検証支援装置600による検証支援処理手順を示すフローチャートである。図7において、まず、検証対象回路のネットリストNLをテーブルから読み出し、たとえば、RAM303、磁気ディスク305、光ディスク307などの記憶領域に記憶する(ステップS701)。
601 選択部
602 探索部
603 抽出部
604 判定部
605 出力部
606 ライブラリ
607 判定結果
NL ネットリスト
Claims (6)
- 順序回路セルごとに入力データがセット状態に保持される時間と複数入力を持つ多入力セルごとに入出力に要する時間とを記憶するライブラリにアクセス可能なコンピュータを、
対象回路の回路情報の中から任意の順序回路セルを選択する選択手段、
前記選択手段によって選択された順序回路セルの前段に接続されている多入力セルを前記回路情報の中から探索する探索手段、
前記選択された順序回路セルに入力されるデータがセット状態に保持される時間および前記探索手段によって探索された多入力セルの入出力に要する時間と、を前記ライブラリから抽出する抽出手段、
前記抽出手段によって抽出された時間どうしを比較することにより、前記多入力セルがグリッチ発生回路であるか否かを判定する判定手段、
前記判定手段によって判定された判定結果を出力する出力手段、
として機能させることを特徴とする検証支援プログラム。 - 前記探索手段は、
前記選択された順序回路セルの前段以前において、前記多入力セルが検出されるまで前記多入力セルを探索することを特徴とする請求項1に記載の検証支援プログラム。 - 前記出力手段は、
前記判定手段によって前記グリッチ発生回路であると判定された多入力セルまたは前記選択された順序回路セルに関する情報を出力することを特徴とする請求項1または2に記載の検証支援プログラム。 - 前記探索手段は、
前記選択された順序回路セルから後段以降の経路および当該経路の到達点を探索し、
前記出力手段は、
前記判定手段によって前記多入力セルが前記グリッチ発生回路であると判定された場合、さらに、前記探索手段によって探索された到達点を出力することを特徴とする請求項1〜3のいずれか一つに記載の検証支援プログラム。 - 順序回路セルごとに入力データがセット状態に保持される時間と複数入力を持つ多入力セルごとに入出力に要する時間とを記憶するライブラリにアクセス可能なコンピュータを、
対象回路の回路情報の中から任意の順序回路セルを選択する選択手段と、
前記選択手段によって選択された順序回路セルの前段に接続されている多入力セルを前記回路情報の中から探索する探索手段と、
前記選択された順序回路セルに入力されるデータがセット状態に保持される時間および前記探索手段によって探索された多入力セルの入出力に要する時間と、を前記ライブラリから抽出する抽出手段と、
前記抽出手段によって抽出された時間どうしを比較することにより、前記多入力セルがグリッチ発生回路であるか否かを判定する判定手段と、
前記判定手段によって判定された判定結果を出力する出力手段と、
を備えたことを特徴とする検証支援装置。 - 順序回路セルごとに入力データがセット状態に保持される時間と複数入力を持つ多入力セルごとに入出力に要する時間とを記憶するライブラリにアクセス可能なコンピュータを、
対象回路の回路情報の中から任意の順序回路セルを選択する選択工程と、
前記選択工程によって選択された順序回路セルの前段に接続されている多入力セルを前記回路情報の中から探索する探索工程と、
前記選択された順序回路セルに入力されるデータがセット状態に保持される時間および前記探索工程によって探索された多入力セルの入出力に要する時間と、を前記ライブラリから抽出する抽出工程と、
前記抽出工程によって抽出された時間どうしを比較することにより、前記多入力セルがグリッチ発生回路であるか否かを判定する判定工程と、
前記判定工程によって判定された判定結果を出力する出力工程と、
を含むことを特徴とする検証支援方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009122231A JP2010271853A (ja) | 2009-05-20 | 2009-05-20 | 検証支援プログラム、検証支援装置、および検証支援方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009122231A JP2010271853A (ja) | 2009-05-20 | 2009-05-20 | 検証支援プログラム、検証支援装置、および検証支援方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010271853A true JP2010271853A (ja) | 2010-12-02 |
Family
ID=43419839
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009122231A Pending JP2010271853A (ja) | 2009-05-20 | 2009-05-20 | 検証支援プログラム、検証支援装置、および検証支援方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010271853A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020129119A1 (ja) * | 2018-12-17 | 2020-06-25 | 三菱電機株式会社 | 回路設計支援システムおよび回路設計支援プログラム |
-
2009
- 2009-05-20 JP JP2009122231A patent/JP2010271853A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020129119A1 (ja) * | 2018-12-17 | 2020-06-25 | 三菱電機株式会社 | 回路設計支援システムおよび回路設計支援プログラム |
JPWO2020129119A1 (ja) * | 2018-12-17 | 2021-03-11 | 三菱電機株式会社 | 回路設計支援システムおよび回路設計支援プログラム |
US11550978B2 (en) | 2018-12-17 | 2023-01-10 | Mitsubishi Electric Corporation | Circuit design assistance system and computer readable medium |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7603636B2 (en) | Assertion generating system, program thereof, circuit verifying system, and assertion generating method | |
US7464015B2 (en) | Method and apparatus for supporting verification, and computer product | |
KR102419645B1 (ko) | 집적 회로를 설계하기 위한 컴퓨터 구현 방법, 컴퓨팅 시스템, 및 집적 회로의 제조 방법 | |
US20090293033A1 (en) | System and method for layout design of integrated circuit | |
JP2006195898A (ja) | 信号伝播経路描画装置、その描画方法及びプログラム | |
US7367005B2 (en) | Method and apparatus for designing a layout, and computer product | |
JP2006252438A (ja) | 検証支援装置、検証支援方法、検証支援プログラム、および記録媒体 | |
US8166380B2 (en) | Method and apparatus for identifying paths having appropriate lengths for fault simulation | |
JP5359655B2 (ja) | 生成方法 | |
JP5167740B2 (ja) | 設計支援プログラム、設計支援装置、および設計支援方法 | |
US7945882B2 (en) | Asynchronous circuit logical verification method, logical verification apparatus, and computer readable storage medium | |
US20100299645A1 (en) | Design support computer product, apparatus, and method | |
KR101117397B1 (ko) | Lsi 시험 장치, lsi 시험 방법, 및 lsi 시험 프로그램을 기록한 기록 매체 | |
JP2010271853A (ja) | 検証支援プログラム、検証支援装置、および検証支援方法 | |
US20220327269A1 (en) | Computing device and method for detecting clock domain crossing violation in design of memory device | |
US8117573B2 (en) | Verification-scenario generating apparatus, verification-scenario generating method, and computer product | |
US20080209368A1 (en) | Layout design method, layout design apparatus, and computer product | |
US20060236280A1 (en) | Method and apparatus for analyzing clock-delay, and computer product | |
JP4682059B2 (ja) | フォールスパス記述情報生成プログラム、フォールスパス記述情報生成装置およびフォールスパス記述情報生成方法 | |
JP2009110380A (ja) | レイアウト支援プログラム、該プログラムを記録した記録媒体、レイアウト支援装置、およびレイアウト支援方法 | |
JP4217204B2 (ja) | タイミング例外パス検出装置、タイミング例外パス検出方法およびタイミング例外パス検出プログラム | |
JP2008004024A (ja) | レイアウト設計プログラム、該プログラムを記録した記録媒体、レイアウト設計装置、およびレイアウト設計方法 | |
JP4759419B2 (ja) | 遅延解析プログラム、記録媒体、遅延解析方法、および遅延解析装置 | |
US7552411B2 (en) | LSI analysis method, LSI analysis apparatus, and computer product | |
US7895553B2 (en) | Verification support method and apparatus, and computer product |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130311 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130402 |