JP4682059B2 - フォールスパス記述情報生成プログラム、フォールスパス記述情報生成装置およびフォールスパス記述情報生成方法 - Google Patents
フォールスパス記述情報生成プログラム、フォールスパス記述情報生成装置およびフォールスパス記述情報生成方法 Download PDFInfo
- Publication number
- JP4682059B2 JP4682059B2 JP2006056447A JP2006056447A JP4682059B2 JP 4682059 B2 JP4682059 B2 JP 4682059B2 JP 2006056447 A JP2006056447 A JP 2006056447A JP 2006056447 A JP2006056447 A JP 2006056447A JP 4682059 B2 JP4682059 B2 JP 4682059B2
- Authority
- JP
- Japan
- Prior art keywords
- description information
- path
- analysis target
- false
- target path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
- G06F30/3312—Timing analysis
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
- G01R31/318342—Generation of test inputs, e.g. test vectors, patterns or sequences by preliminary fault modelling, e.g. analysis, simulation
- G01R31/318357—Simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/12—Timing analysis or timing optimisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
(フォールスパス記述情報の生成の概要)
まず、図1および図2−1〜図2−3を用いて、この発明の実施の形態にかかるフォールスパス記述情報の生成の概要について説明する。図1は、この発明の実施の形態にかかるフォールスパスの概要について示す説明図である。
つぎに、図2−1〜図2−3を用いて、この発明の実施の形態にかかるフォールスパス記述情報の概要について説明する。図2−1は、この発明の実施の形態にかかるフォールスパスとして検出された解析対象パスに関する記述情報を示す説明図である。
つぎに、図3を用いて、この発明の実施の形態にかかるフォールスパス記述情報生成装置のハードウェア構成について説明する。図3は、この発明の実施の形態にかかるフォールスパス記述情報生成装置のハードウェア構成を示すブロック図である。
つぎに、図4を用いて、この発明の実施の形態にかかるフォールスパス記述情報生成装置の機能的構成について説明する。図4は、この発明の実施の形態にかかるフォールスパス記述情報生成装置の機能的構成を示すブロック図である。図4において、フォールスパス記述情報生成装置400は、解析対象パス抽出部401と、判断部402と、特定部403と、生成部404と、圧縮化記述情報抽出部407と、解析対象パス特定部408と、から構成されている。
つぎに、図5を用いて、この発明の実施の形態にかかるフォールスパス記述情報生成装置400のフォールスパス記述情報生成処理手順について説明する。図5は、この発明の実施の形態にかかるフォールスパス記述情報生成装置のフォールスパス記述情報生成処理手順を示すフローチャートである。
前記解析対象パス抽出工程によって抽出された解析対象パスに関する記述情報に基づいて、当該解析対象パスがフォールスパスであるか否かを判断させる判断工程と、
前記判断工程によって前記解析対象パスがフォールスパスであると判断された場合、当該解析対象パスに含まれる回路素子の中から前記フォールスパスの原因となる回路素子を特定させる特定工程と、
前記特定工程によって特定された回路素子以外の回路素子に関する記述情報を、前記解析対象パスに関する記述情報から削除することにより、前記フォールスパスに関する記述情報を生成させる生成工程と、
をコンピュータに実行させることを特徴とするフォールスパス記述情報生成プログラム。
前記フォールスパスに関する記述情報を、前記特定工程によって特定された回路素子(以下、「特定回路素子」という)のうち入力信号が矛盾し合う特定回路素子に関する記述情報に変換させることにより、前記フォールスパスに関する記述情報を圧縮化した圧縮化記述情報を生成させることを特徴とする付記1に記載のフォールスパス記述情報生成プログラム。
前記解析対象回路に存在するパスに関する記述情報の中から、あらたな解析対象パスに関する記述情報を抽出させ、
前記判断工程は、
前記解析対象パス抽出工程によって抽出されたあらたな解析対象パスに関する記述情報に、前記生成工程によって生成された圧縮化記述情報が含まれているか否かを判断させる圧縮化記述情報判断工程をコンピュータに実行させ、
当該圧縮化記述情報判断工程によって判断された判断結果に基づいて、前記あらたな解析対象パスがフォールスパスであるか否かを判断させることを特徴とする付記2に記載のフォールスパス記述情報生成プログラム。
前記圧縮化記述情報判断工程により、前記圧縮化記述情報が含まれていると判断された場合、前記あらたな解析対象パスがフォールスパスであるか否かの判断をおこなわせないことを特徴とする付記3に記載のフォールスパス記述情報生成プログラム。
前記圧縮化記述情報判断工程により、前記圧縮化記述情報が含まれていないと判断された場合、前記あらたな解析対象パスがフォールスパスであるか否か判断させることを特徴とする付記3に記載のフォールスパス記述情報生成プログラム。
前記各解析対象パスに関する圧縮化記述情報の中から、前記圧縮化記述情報抽出工程よって抽出された圧縮化記述情報と同一の圧縮化記述情報を有する解析対象パスを特定させる解析対象パス特定工程と、をコンピュータに実行させ、
前記生成工程は、
前記各解析対象パスに関する圧縮化記述情報の中から、前記解析対象パス特定工程によって特定された解析対象パスに関する圧縮化記述情報のうち前記同一の圧縮化記述情報を削除させることを特徴とする付記2〜5のいずれか一つに記載のフォールスパス記述情報生成プログラム。
前記各解析対象パスに関する圧縮化記述情報の中から、圧縮化記述情報数が最大となる解析対象パスに関する圧縮化記述情報を抽出させることを特徴とする付記6に記載のフォールスパス記述情報生成プログラム。
前記特定工程によって特定された回路素子のうち入力信号が矛盾し合う特定回路素子に関する記述情報に基づいて、前記フォールスパスの原因を証明する記述情報を生成させることを特徴とする付記1〜7のいずれか一つに記載のフォールスパス記述情報生成プログラム。
前記解析対象パス抽出手段によって抽出された解析対象パスに関する記述情報に基づいて、当該解析対象パスがフォールスパスであるか否かを判断する判断手段と、
前記判断手段によって前記解析対象パスがフォールスパスであると判断された場合、当該解析対象パスに含まれる回路素子の中から前記フォールスパスの原因となる回路素子を特定する特定手段と、
前記特定手段によって特定された回路素子以外の回路素子に関する記述情報を、前記解析対象パスに関する記述情報から削除することにより、前記フォールスパスに関する記述情報を生成する生成手段と、
を備えたことを特徴とするフォールスパス記述情報生成装置。
前記解析対象パス抽出工程によって抽出された解析対象パスに関する記述情報に基づいて、当該解析対象パスがフォールスパスであるか否かを判断する判断工程と、
前記判断工程によって前記解析対象パスがフォールスパスであると判断された場合、当該解析対象パスに含まれる回路素子の中から前記フォールスパスの原因となる回路素子を特定する特定工程と、
前記特定工程によって特定された回路素子以外の回路素子に関する記述情報を、前記解析対象パスに関する記述情報から削除することにより、前記フォールスパスに関する記述情報を生成する生成工程と、
を含むことを特徴とするフォールスパス記述情報生成方法。
301 CPU
302 ROM
303 RAM
304 HDD
305 HD
306 FDD
307 FD
308 ディスプレイ
309 I/F
310 キーボード
311 マウス
312 スキャナ
313 プリンタ
400 フォールスパス記述情報生成装置
401 解析対象パス抽出部
402 判断部
403 特定部
404 生成部
405 フォールスパス判断部
406 圧縮化記述情報判断部
407 圧縮化記述情報抽出部
408 解析対象パス特定部
Claims (5)
- 解析対象回路に存在するパスに関する記述情報の中から、任意の解析対象パスに関する記述情報を抽出させる解析対象パス抽出工程と、
前記解析対象パス抽出工程によって抽出された解析対象パスに関する記述情報に基づいて、当該解析対象パスがフォールスパスであるか否かを判断させる判断工程と、
前記判断工程によって前記解析対象パスがフォールスパスであると判断された場合、当該解析対象パスに含まれる回路素子の中から前記フォールスパスの原因となる回路素子を特定させる特定工程と、
前記特定工程によって特定された回路素子以外の回路素子に関する記述情報を、前記解析対象パスに関する記述情報から削除することにより、前記フォールスパスに関する記述情報を生成させる生成工程と、
をコンピュータに実行させることを特徴とするフォールスパス記述情報生成プログラム。 - 前記生成工程は、
前記フォールスパスに関する記述情報を、前記特定工程によって特定された回路素子(以下、「特定回路素子」という)のうち入力信号が矛盾し合う特定回路素子に関する記述情報に変換させることにより、前記フォールスパスに関する記述情報を圧縮化した圧縮化記述情報を生成させることを特徴とする請求項1に記載のフォールスパス記述情報生成プログラム。 - 前記生成工程によって生成された前記各解析対象パスに関する圧縮化記述情報の中から、任意の解析対象パスに関する圧縮化記述情報を抽出させる圧縮化記述情報抽出工程と、
前記各解析対象パスに関する圧縮化記述情報の中から、前記圧縮化記述情報抽出工程よって抽出された圧縮化記述情報と同一の圧縮化記述情報を有する解析対象パスを特定させる解析対象パス特定工程と、を前記コンピュータに実行させ、
前記生成工程は、
前記各解析対象パスに関する圧縮化記述情報の中から、前記解析対象パス特定工程によって特定された解析対象パスに関する圧縮化記述情報のうち前記同一の圧縮化記述情報を削除させることを特徴とする請求項2に記載のフォールスパス記述情報生成プログラム。 - 解析対象回路に存在するパスに関する記述情報の中から、任意の解析対象パスに関する記述情報を抽出する解析対象パス抽出手段と、
前記解析対象パス抽出手段によって抽出された解析対象パスに関する記述情報に基づいて、当該解析対象パスがフォールスパスであるか否かを判断する判断手段と、
前記判断手段によって前記解析対象パスがフォールスパスであると判断された場合、当該解析対象パスに含まれる回路素子の中から前記フォールスパスの原因となる回路素子を特定する特定手段と、
前記特定手段によって特定された回路素子以外の回路素子に関する記述情報を、前記解析対象パスに関する記述情報から削除することにより、前記フォールスパスに関する記述情報を生成する生成手段と、
を備えたことを特徴とするフォールスパス記述情報生成装置。 - 解析対象パス抽出手段、判断手段、特定手段および生成手段を備えるコンピュータが、
前記解析対象パス抽出手段により、解析対象回路に存在するパスに関する記述情報の中から、任意の解析対象パスに関する記述情報を抽出する解析対象パス抽出工程と、
前記判断手段により、前記解析対象パス抽出工程によって抽出された解析対象パスに関する記述情報に基づいて、当該解析対象パスがフォールスパスであるか否かを判断する判断工程と、
前記特定手段により、前記判断工程によって前記解析対象パスがフォールスパスであると判断された場合、当該解析対象パスに含まれる回路素子の中から前記フォールスパスの原因となる回路素子を特定する特定工程と、
前記生成手段により、前記特定工程によって特定された回路素子以外の回路素子に関する記述情報を、前記解析対象パスに関する記述情報から削除することにより、前記フォールスパスに関する記述情報を生成する生成工程と、
を実行することを特徴とするフォールスパス記述情報生成方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006056447A JP4682059B2 (ja) | 2006-03-02 | 2006-03-02 | フォールスパス記述情報生成プログラム、フォールスパス記述情報生成装置およびフォールスパス記述情報生成方法 |
US11/521,148 US7441217B2 (en) | 2006-03-02 | 2006-09-14 | Method and apparatus for creating simplified false-path description on false path, and computer product |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006056447A JP4682059B2 (ja) | 2006-03-02 | 2006-03-02 | フォールスパス記述情報生成プログラム、フォールスパス記述情報生成装置およびフォールスパス記述情報生成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007233840A JP2007233840A (ja) | 2007-09-13 |
JP4682059B2 true JP4682059B2 (ja) | 2011-05-11 |
Family
ID=38519468
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006056447A Expired - Fee Related JP4682059B2 (ja) | 2006-03-02 | 2006-03-02 | フォールスパス記述情報生成プログラム、フォールスパス記述情報生成装置およびフォールスパス記述情報生成方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7441217B2 (ja) |
JP (1) | JP4682059B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10275561B2 (en) * | 2016-05-27 | 2019-04-30 | Taiwan Semiconductor Manufacturing Company Limited | Method for eliminating false paths of a circuit unit to be implemented using a system |
CN113282246B (zh) * | 2021-06-15 | 2023-07-04 | 杭州海康威视数字技术股份有限公司 | 数据处理方法及装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002342403A (ja) * | 2001-05-16 | 2002-11-29 | Nec Corp | フォールスパス検出装置、フォールスパス検出方法およびそのプログラム |
JP2005293349A (ja) * | 2004-04-01 | 2005-10-20 | Nec Electronics Corp | 回路設計支援システム、設計方法及びプログラム |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001067383A (ja) | 1999-08-26 | 2001-03-16 | Matsushita Electric Ind Co Ltd | 静的タイミング解析方法におけるフォールスパス検出方法およびフォールスパス検査方法 |
US6714902B1 (en) | 2000-03-02 | 2004-03-30 | Cadence Design Systems, Inc. | Method and apparatus for critical and false path verification |
US6952812B2 (en) * | 2001-02-13 | 2005-10-04 | Freescale Semiconductor, Inc. | Design analysis tool for path extraction and false path identification and method thereof |
JP4128131B2 (ja) * | 2003-11-19 | 2008-07-30 | 富士通株式会社 | フォールスパス検出プログラム |
US7526745B2 (en) * | 2004-12-08 | 2009-04-28 | Telefonaktiebolaget L M Ericsson (Publ) | Method for specification and integration of reusable IP constraints |
-
2006
- 2006-03-02 JP JP2006056447A patent/JP4682059B2/ja not_active Expired - Fee Related
- 2006-09-14 US US11/521,148 patent/US7441217B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002342403A (ja) * | 2001-05-16 | 2002-11-29 | Nec Corp | フォールスパス検出装置、フォールスパス検出方法およびそのプログラム |
JP2005293349A (ja) * | 2004-04-01 | 2005-10-20 | Nec Electronics Corp | 回路設計支援システム、設計方法及びプログラム |
Also Published As
Publication number | Publication date |
---|---|
JP2007233840A (ja) | 2007-09-13 |
US7441217B2 (en) | 2008-10-21 |
US20070220457A1 (en) | 2007-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4217220B2 (ja) | 検証支援プログラムおよび検証支援装置 | |
JP2007264994A (ja) | 検証支援装置、検証支援方法、検証支援プログラム、および記録媒体 | |
JP2006252438A (ja) | 検証支援装置、検証支援方法、検証支援プログラム、および記録媒体 | |
JP4414444B2 (ja) | 遅延解析支援プログラム、該プログラムを記録した記録媒体、遅延解析支援装置、および遅延解析支援方法 | |
JP4549280B2 (ja) | 設計支援装置、設計支援方法、および設計支援プログラム | |
JP4682059B2 (ja) | フォールスパス記述情報生成プログラム、フォールスパス記述情報生成装置およびフォールスパス記述情報生成方法 | |
JP2006004056A (ja) | レイアウト設計装置、レイアウト設計方法、レイアウト設計プログラム、および記録媒体 | |
JP2007264993A (ja) | 検証支援装置、検証支援方法、検証支援プログラム、および記録媒体 | |
JP2006201980A (ja) | カバレッジ評価装置、カバレッジ評価方法、カバレッジ評価プログラム、および記録媒体 | |
JP5167740B2 (ja) | 設計支援プログラム、設計支援装置、および設計支援方法 | |
JP4370274B2 (ja) | 検証支援装置、検証支援方法、および検証支援プログラム | |
US20080195985A1 (en) | Apparatus, method, and computer product for estimating power consumption of LSI | |
US7299437B2 (en) | Method and apparatus for detecting timing exception path and computer product | |
JP4649356B2 (ja) | 消費電力算出プログラム、記録媒体、消費電力算出方法、および消費電力算出装置 | |
JP4388847B2 (ja) | レイアウト設計装置、レイアウト設計プログラム、および記録媒体 | |
JP2008004024A (ja) | レイアウト設計プログラム、該プログラムを記録した記録媒体、レイアウト設計装置、およびレイアウト設計方法 | |
KR20100004930A (ko) | Lsi 시험 장치, lsi 시험 방법, 및 lsi 시험 프로그램을 기록한 기록 매체 | |
JP5263393B2 (ja) | 設計支援方法、設計支援装置、および設計支援プログラム | |
US7694248B2 (en) | Method and apparatus for supporting verification, and computer product | |
JP2009110380A (ja) | レイアウト支援プログラム、該プログラムを記録した記録媒体、レイアウト支援装置、およびレイアウト支援方法 | |
JP4747036B2 (ja) | Lsi解析プログラム、該プログラムを記録した記録媒体、lsi解析装置、およびlsi解析方法 | |
JP4351245B2 (ja) | 遅延解析プログラム、該プログラムを記録した記録媒体、遅延解析装置および遅延解析方法 | |
JP2006344165A (ja) | レイアウト設計装置、レイアウト設計方法、レイアウト設計プログラム、および記録媒体 | |
JP2007257375A (ja) | 遅延解析プログラム、記録媒体、遅延解析方法、および遅延解析装置 | |
JP4957641B2 (ja) | 検証支援プログラム、検証支援装置、および検証支援方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080704 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100520 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100601 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100802 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110201 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110207 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |