JP4414444B2 - 遅延解析支援プログラム、該プログラムを記録した記録媒体、遅延解析支援装置、および遅延解析支援方法 - Google Patents

遅延解析支援プログラム、該プログラムを記録した記録媒体、遅延解析支援装置、および遅延解析支援方法 Download PDF

Info

Publication number
JP4414444B2
JP4414444B2 JP2007081616A JP2007081616A JP4414444B2 JP 4414444 B2 JP4414444 B2 JP 4414444B2 JP 2007081616 A JP2007081616 A JP 2007081616A JP 2007081616 A JP2007081616 A JP 2007081616A JP 4414444 B2 JP4414444 B2 JP 4414444B2
Authority
JP
Japan
Prior art keywords
delay
cell
error
probability density
density distribution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007081616A
Other languages
English (en)
Other versions
JP2008242739A (ja
Inventor
泉 新田
利行 澁谷
克己 本間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007081616A priority Critical patent/JP4414444B2/ja
Priority to US12/073,038 priority patent/US8024685B2/en
Publication of JP2008242739A publication Critical patent/JP2008242739A/ja
Application granted granted Critical
Publication of JP4414444B2 publication Critical patent/JP4414444B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/32Circuit design at the digital level
    • G06F30/33Design verification, e.g. functional simulation or model checking
    • G06F30/3308Design verification, e.g. functional simulation or model checking using simulation
    • G06F30/3312Timing analysis

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

この発明は、解析対象回路の回路遅延を見積もる遅延解析支援プログラム、該プログラムを記録した記録媒体、遅延解析支援装置、および遅延解析支援方法に関する。
近年、半導体集積回路の微細化にともない、プロセスのバラツキ、電源電圧の低下、クロストークなどの統計的要因の影響が大きくなってきており、回路遅延の変動が増大している。従来の静的遅延解析(STA)では、これらの回路遅延の変動は遅延マージンとして余分に確保されているが、遅延マージンの増大化のためタイミング設計が困難となってきている。
このため、統計的要因を正確に考慮することにより、不要な遅延マージンを低減させることができる統計的遅延解析(SSTA)に対する要求が高まってきている。SSTAによる遅延解析手法として、たとえば、解析対象回路内の配線またはセル間の性能の相関関係を考慮して遅延解析をおこなう技術が提供されている(たとえば、下記特許文献1または2参照。)。
特開2002−279012号公報 特開2005−092885号公報
しかしながら、上述した従来技術によれば、各セルの遅延を見積もる解析ツール(キャラクタライズツール)に依存する解析誤差、たとえば、入力値に含まれる誤差、アルゴリズムや数値計算による誤差については何ら考慮されていない。
このため、SSTAで実際に扱うセルの遅延値は、元々の遅延のバラツキに解析誤差が加わった値となってしまい、この解析誤差が加わった遅延値を用いてSSTAを実行すると、SSTA全体の解析精度が悪化してしまい、SSTA本来の精度のメリットが相殺されてしまうという問題があった。
ここで、従来技術の問題的を具体的に説明する。図10は、従来技術の問題点を示す説明図である。図10において、確率密度分布PはSSTAで実際に扱うセルの遅延分布、確率密度分布Qはセルの遅延のバラツキを正確にあらわす遅延分布、確率密度分布Rはセルの解析誤差に関する遅延分布である。
図10に示すように、SSTAで実際に扱うセルの遅延分布(確率密度分布P)は、セルの正確な遅延分布(確率密度分布Q)にキャラクタライズツールに依存する解析誤差に関する遅延分布(確率密度分布R)が加わったものとなってしまう。
したがって、キャラクタライズツールから得られるセルの遅延分布を用いてSSTAを実行すると、解析誤差の影響により、悲観的な遅延分布が算出されることとなり、結果的に回路設計の手戻りが生じ、設計者の負担が増大するとともに、設計期間の長期化を招くという問題があった。
この発明は、上述した従来技術による問題点を解消するため、解析対象回路の遅延解析精度を向上させることにより、設計期間の短縮化を図ることができる遅延解析支援プログラム、該プログラムを記録した記録媒体、遅延解析支援装置、および遅延解析支援方法を提供することを目的とする。
上述した課題を解決し、目的を達成するため、この発明にかかる遅延解析支援プログラム、該プログラムを記録した記録媒体、遅延解析支援装置、および遅延解析支援方法は、セルの遅延を見積もるキャラクタライズツールに依存する前記セルの遅延の見積もり誤差に関する誤差情報を取得し、その誤差情報と、前記キャラクタライズツールから得られる前記セルごとの遅延に関する確率密度分布とに基づいて、前記セルごとの遅延の見積もり誤差に関する確率密度分布を算出し、前記セルごとの遅延に関する確率密度分布を保持するセルライブラリと、前記セルごとの遅延の見積もり誤差に関する確率密度分布とを関連付け、解析対象回路に関する回路記述情報の入力を受け付け、入力された回路記述情報に基づいて、関連付けられた確率密度分布群の中から、前記解析対象回路内の各セルの遅延の見積もり誤差に関する確率密度分布を抽出し、抽出された確率密度分布に基づいて、前記解析対象回路内の各セルの遅延の見積もり誤差を累積することにより、前記解析対象回路全体の遅延の見積もり誤差を算出し、前記解析対象回路内のセルごとの遅延に関する確率密度分布に基づく前記解析対象回路の遅延解析結果を取得し、算出された算出結果とともに、取得された解析対象回路の遅延解析結果を出力することを特徴とする。
この発明によれば、キャラクタライズツールに依存する各セルの遅延の見積もり誤差のバラツキを表現する確率密度分布をセルライブラリの記憶内容に付加することができる。また、この発明によれば、キャラクタライズツールに依存する見積もり誤差が原因で発生する解析対象回路全体の遅延の見積もり誤差を算出することができる。また、この発明によれば、SSTAによる遅延解析結果に対する、各セルの遅延の見積もり誤差が原因となって発生する解析対象回路全体の遅延の誤差の割合を出力結果として提示することができる。
また、上記発明において、前記セルごとの性能特性に基づいて、前記セル間の相互の相関関係をあらわす相関係数を算出し、その相関係数と前記セルライブラリとを関連付け、関連付けられた相関係数群の中から前記解析対象回路内のセル間の相互の相関関係をあらわす相関係数を抽出し、抽出された相関係数に基づいて、前記解析対象回路全体の遅延の見積もり誤差を算出することとしてもよい。
この発明によれば、解析対象回路全体の遅延の見積もり誤差のバラツキを見積もる際に用いる、セル間での相互の相関関係をあらわす相関係数をセルライブラリの記憶内容に付加することができる。また、この発明によれば、解析対象回路全体の遅延の見積もり誤差をより正確に算出することができる。
本発明にかかる遅延解析支援プログラム、該プログラムを記録した記録媒体、遅延解析支援装置、および遅延解析支援方法によれば、解析対象回路の遅延解析精度を向上させることにより、設計期間の短縮化を図ることができるという効果を奏する。
以下に添付図面を参照して、この発明にかかる遅延解析支援プログラム、該プログラムを記録した記録媒体、遅延解析支援装置、および遅延解析支援方法の好適な実施の形態を詳細に説明する。
(遅延解析支援装置のハードウェア構成)
まず、この発明の実施の形態にかかる遅延解析支援装置100のハードウェア構成について説明する。図1は、この発明の実施の形態にかかる遅延解析支援装置100のハードウェア構成を示す説明図である。図1において、遅延解析支援装置100は、コンピュータ本体110と、入力装置120と、出力装置130と、から構成されており、不図示のルータやモデムを介してLAN、WANやインターネットなどのネットワーク140に接続可能である。
コンピュータ本体110は、CPU、メモリ、インタフェースを有する。CPUは、遅延解析支援装置100のハードウェア構成の全体の制御を司る。メモリは、ROM、RAM、HD、光ディスク111、フラッシュメモリから構成される。メモリはCPUのワークエリアとして使用される。
また、メモリには各種プログラムが格納されており、CPUからの命令に応じてロードされる。HDおよび光ディスク111はディスクドライブによりデータのリード/ライトが制御される。また、光ディスク111およびフラッシュメモリはコンピュータ本体110に対し着脱自在である。インタフェースは、入力装置120からの入力、出力装置130への出力、ネットワーク140に対する送受信の制御をおこなう。
また、入力装置120としては、キーボード121、マウス122、スキャナ123などがある。キーボード121は、文字、数字、各種指示などの入力のためのキーを備え、データの入力をおこなう。また、タッチパネル式であってもよい。マウス122は、カーソルの移動や範囲選択、あるいはウィンドウの移動やサイズの変更などをおこなう。スキャナ123は、画像を光学的に読み取る。読み取られた画像は画像データとして取り込まれ、コンピュータ本体110内のメモリに格納される。なお、スキャナ123にOCR機能を持たせてもよい。
また、出力装置130としては、ディスプレイ131、スピーカ132、プリンタ133などがある。ディスプレイ131は、カーソル、アイコンあるいはツールボックスをはじめ、文書、画像、機能情報などのデータを表示する。また、スピーカ132は、効果音や読み上げ音などの音声を出力する。また、プリンタ133は、画像データや文書データを印刷する。
(セルライブラリの記憶内容)
つぎに、セルライブラリ200について説明する。図2は、セルライブラリ200の記憶内容を示す説明図である。図2において、セルライブラリ200は、セルごとに、遅延分布情報200−1〜200−nを格納している。遅延分布情報200−1〜200−nは、セルごとに、セル名、セルタイプ、確率密度パラメータ(SSTA)、および確率密度パラメータ(誤差)を有している。
セル名は、セルの名称である。セルタイプは、セルの性能特性をあらわす情報であり、たとえば、インバータ、フリップフロップ、バッファ、配線などセルの機能(種別)をあらわす情報である。確率密度パラメータ(SSTA)は、解析対象回路の回路遅延を見積もるSSTAで実際に扱う各セルの遅延に関する確率密度パラメータであり、平均値M1〜Mnおよび標準偏差Σ1〜Σnを有している。
確率密度パラメータ(誤差)は、セルの遅延を見積もるキャラクタライズツールに依存するセルの遅延の見積もり誤差に関する確率密度パラメータであり、平均値m1〜mnおよび標準偏差σ1〜σnを有している。
ここで、セルCiを例に挙げると、セルタイプはインバータであり、確率密度パラメータ(SSTA)として平均値Miおよび標準偏差Σi、確率密度パラメータ(誤差)として平均値miおよび標準偏差σiを有している。また、セルライブラリ200は、後述する相関係数テーブル300を保持している。
なお、図2に示したセルライブラリ200では、各セルの遅延のバラツキおよび各セルの遅延の見積もり誤差のバラツキを正規分布(平均値および標準偏差)で表現することとしたが、正規分布ではない確率密度分布を区分線形近似によって表現することとしてもよい。
具体的には、たとえば、各セルの遅延に関する確率密度分布を±jΣ(jは任意の自然数)の範囲でN分割して、分割後の「N+1」個の各点の座標(たとえば、(X、Y)=(遅延値、密度分布)で表現することとしてもよい。なお、各セルの遅延の見積もり誤差に関する確率密度分布についても区分線形近似によって表現することとしてもよい。
(相関係数テーブルのデータ構造)
つぎに、相関係数テーブル300について説明する。図3は、相関係数テーブル300のデータ構造を示す説明図である。本実施の形態では、相関係数テーブル300は、図2に示したセルライブラリ200に保持されている。
図3において、相関係数テーブル300は、セルライブラリ200内のセルの組み合わせに応じた相関係数を格納している。相関係数とは、セル間の相互の相関関係をあらわす指標であり、一のセルが他のセルに与える影響をあらわしている。この相関係数は、セルの性能特性(たとえば、機能、性能)に基づいて決定される。
ここでは、同一機能かつ同一性能を有するセル間での相関係数を「1」とし、また、同一機能を有し、その性能が相互に異なるセル間での相関係数を「0.7」とし、また、それ以外のセル間での相関係数を「0」とする。たとえば、セルC1およびセルC2の機能がともに「インバータ」であり、その性能が相互に異なる場合、セルC1とセルC2との間の相関関係をあらわす相関係数は「0.7」となる。
(解析対象回路の一例)
つぎに、この発明の実施の形態にかかる解析対象回路400の一例について説明する。図4は、この発明の実施の形態にかかる解析対象回路400の一例を示す回路図である。なお、図面では、解析対象回路の一部を抜粋して表示している。
図4において、解析対象回路400は、フリップフロップFF1、インバータINV1、インバータINV2、およびフリップフロップFF2から構成されている。また、フリップフロップFF1、インバータINV1、インバータINV2、およびフリップフロップFF2を通る経路をパスP1とし、フリップフロップFF1およびフリップフロップFF2を通る経路をパスP2とする。
パスP1において、フリップフロップFF1のOUT1はインバータINV1のINに接続されており、インバータINV1のOUTはインバータINV2のINに接続されており、インバータINV2のOUTはフリップフロップFF2のIN1に接続されている。また、パスP2において、フリップフロップFF1のOUT2は、フリップフロップFF2のIN2に接続されている。
(遅延解析支援装置100の機能的構成)
つぎに、この発明の実施の形態にかかる遅延解析支援装置100の機能的構成について説明する。図5は、この発明の実施の形態にかかる遅延解析支援装置100の機能的構成を示すブロック図である。図5において、遅延解析支援装置100は、セルライブラリ200と、取得部501と、誤差算出部502と、関連付け部503と、相関算出部504と、入力部505と、抽出部506と、累積誤差算出部507と、出力部508と、から構成されている。
これら各機能501〜508は、メモリに格納された当該機能に関するプログラムをCPUに実行させることにより、当該機能を実現することができる。また、各機能501〜508からの出力データはメモリに保持される。また、図5中矢印で示した接続先の機能的構成は、接続元の機能からの出力データをメモリから読み込んで、当該機能に関するプログラムをCPUに実行させる。
本実施の形態では、セルの遅延を見積もるキャラクタライズツールに依存する遅延の見積もり誤差を考慮して、解析対象回路の統計的遅延解析(SSTA)を実行することにより、SSTA全体の解析精度の向上を図り、SSTA本来の精度で解析対象回路の回路遅延を見積もる。
具体的には、図10で示したSSTAで実際に扱うセルの確率密度分布Pと、セルの解析誤差に関する確率密度分布Rとのそれぞれに対して、独自に統計的な遅延解析をおこなうことにより、キャラクタライズツールに依存する遅延の見積もり誤差を考慮した解析対象回路のSSTAを実現する。
まず、取得部501は、セルの遅延を見積もるキャラクタライズツールに依存するセルの遅延の見積もり誤差に関する誤差情報を取得する機能を有する。具体的には、遅延解析支援装置100に直接入力された誤差情報を取得することとしてもよく、また、セルライブラリ200に予め記憶されている誤差情報を取得することとしてもよい。なお、取得部501によって取得された誤差情報はメモリに保持される。
ここで、キャラクタライズツールとは、セルの特性抽出をおこなう解析ツールであり、たとえば、セルを構成するトランジスタベースのシミュレーションを実行することにより、そのセルの遅延値を算出する解析ツールである。キャラクタライズツールから得られたセルの遅延値(遅延分布)は、たとえば、セルライブラリ200に登録され、解析対象回路の回路遅延を見積もる統計的遅延解析に用いられる。
一方で、キャラクタライズツールからセルの遅延分布を見積もる場合、入力値(たとえば、電圧条件、温度条件など)に含まれる誤差、またはアルゴリズムや数値計算による誤差により、見積もり結果に誤差が生じてしまう。この誤差は、各キャラクタライズツールに依存した固有の見積もり誤差である。
誤差情報は、各キャラクタライズツールに依存するセルの見積もり誤差をあらわす情報である。たとえば、キャラクタライズツールから得られるセルCi(i=1〜n)の遅延に関する確率密度パラメータ(平均値:Mi,標準偏差:Σi)の変動幅によって定義される。たとえば、セルCiの遅延に関する確率密度分布の平均値miの誤差を「±a%」、標準偏差σiの誤差を「±b%」と定義することができる(a、b:整数値)。
また、遅延の見積もり誤差に関する確率密度パラメータ(平均値mi,標準偏差σi)を任意の値に設定する、あるいは、その値を決定する数式を与えることにより、見積もり誤差を定義することとしてもよい。たとえば、セルCiの遅延に関する確率密度分布の平均値miを「0」に固定し、標準偏差σiを下記式(1)によって与えることとしてもよい。ここで、aおよびbは任意の整数値とする。
Figure 0004414444
なお、誤差情報は、セルごとの遅延の見積もり誤差をあらわす情報であってもよく、また、すべてのセルにおいて共通する遅延の見積もり誤差をあらわす情報であってもよい。この誤差情報は、市販されているキャラクタライズツールごとに付加されていてもよく、また、ユーザによって任意に設定された情報であってもよい。
誤差算出部502は、取得部501によって取得された誤差情報と、キャラクタライズツールから得られるセルごとの遅延に関する確率密度分布とに基づいて、セルごとの遅延の見積もり誤差に関する確率密度分布を算出する機能を有する。
具体的には、たとえば、誤差算出部502は、取得部501によって取得された誤差情報をメモリから読み出し、さらに、セルライブラリ200からセルC1〜Cnの遅延に関する確率密度分布を読み出して、それらの情報に基づいて、各セルC1〜Cnの遅延の見積もり誤差に関する確率密度分布を算出して、その算出結果をセルライブラリ200に登録する。
ここで、セルC1を例に挙げて、誤差算出部502による見積もり誤差に関する確率密度分布の算出手法について説明する。ここでは、C1の遅延の見積もり誤差に関する確率密度分布の平均値をM1=100.0、標準偏差をΣ1=12.0とし、誤差情報を各セルの遅延に関する確率密度分布の平均値の「5%」、標準偏差の「50%」とする。
まず、誤差算出部502により、誤差情報をメモリから読み出し、さらに、セルライブラリ200からセルC1の遅延に関する確率密度パラメータ(M1,Σ1)を読み出す。そして、これらの情報に基づいて、セルC1の遅延の見積もり誤差に関する確率密度パラメータ(m1,σ1)を算出する。
具体的には、平均値の誤差が5%となっているため、セルC1の遅延に関する確率密度分布の平均値M1(M1=100.0)の5%が、セルC1の遅延の見積もり誤差に関する確率密度分布の平均値m1(m1=5.0)となる。
また、標準偏差の誤差が50%となっているため、セルC1の遅延に関する確率密度分布の標準偏差Σ1(Σ1=12.0)の50%が、セルC1の遅延の見積もり誤差に関する確率密度分布の標準偏差σ1(σ1=6.0)となる。
関連付け部503は、セルごとの遅延に関する確率密度分布を保持するセルライブラリと、誤差算出部502によって算出されたセルごとの遅延の見積もり誤差に関する確率密度分布とを関連付ける機能を有する。具体的には、関連付け部503は、誤差算出部502によって算出された算出結果をメモリから読み出して、その算出結果とセルごとの遅延に関する確率密度分布とを関連付けて、セルライブラリ200に格納する。
相関算出部504は、セルごとの性能特性に基づいて、セル間の相互の相関関係をあらわす相関係数を算出する機能を有する。具体的には、たとえば、相関算出部504は、セルライブラリ200から解析対象回路内の各セルの性能特性に関する情報を読み出して、セル間の相互の相関関係をあらわす相関係数を算出し、その算出結果をテーブル化して(たとえば、相関係数テーブル300)、メモリに保持する。
セルの性能特性とは、たとえば、図2に示したセルタイプであり、セルの機能や性能をあらわすものである。相関係数とは、セル間の相互の相関関係をあらわす指標であり、各セルの性能特性に基づいて決定される。具体的には、たとえば、同一機能を有するセル間では、一方のセルが他方のセルに与える影響が大きいため、相関関係は強くなり相関係数が大きくなる。また、異なる機能を有するセル間では、一方のセルが他方のセルに与える影響は小さいため、相関関係は弱くなり相関係数は小さくなる。
相関係数は、図3に示したように、「0以上1以下」の値によって表現してもよく、また、相関係数として取り得る値のバラツキを考慮して確率密度分布によって表現することとしてもよい。この場合、セル間の相関係数を、たとえば、相関係数に関する確率密度分布の平均値および標準偏差によって表現することができる。
また、関連付け部503は、さらに、相関算出部504によって算出された相関係数と、セルごとの遅延に関する確率密度分布を保持するセルライブラリとを関連付ける機能を有する。具体的には、関連付け部503は、相関算出部504によって算出された算出結果をテーブル化した相関係数テーブル300をメモリから読み出して、その相関係数テーブル300とセルライブラリ200とを関連付ける。
入力部505は、解析対象回路に関する回路記述情報の入力を受け付ける機能を有する。回路記述情報は、たとえば、図4に示した解析対象回路400のネットリストである。具体的には、図1に示したキーボード121やマウス122などの入力装置120をユーザが操作することで、回路記述情報の入力を受け付ける。なお、入力部505によって入力された回路記述情報はメモリに保持される。
抽出部506は、入力部505によって入力された回路記述情報に基づいて、関連付け部503によって関連付けられた確率密度分布群の中から、解析対象回路内の各セルの遅延の見積もり誤差に関する確率密度分布を抽出する機能を有する。
具体的には、たとえば、抽出部506は、入力部505によって入力された回路記述情報をメモリから読み出して、解析対象回路内の各セルの見積もり誤差に関する確率密度パラメータを抽出してメモリに保持する。図4に示した解析対象回路400を例に挙げると、フリップフロップFF1、インバータINV1、インバータINV2、およびフリップフロップFF2の見積もり誤差に関する確率密度パラメータを抽出することとなる。
累積誤差算出部507は、抽出部506によって抽出された確率密度分布に基づいて、解析対象回路内の各セルの遅延の見積もり誤差を累積することにより、解析対象回路全体の遅延の見積もり誤差を算出する機能を有する。
具体的には、たとえば、累積誤差算出部507は、抽出部506によって抽出された見積もり誤差に関する確率密度パラメータをメモリから読み出して、既存のアルゴリズムを利用したSSTAを実行することにより、解析対象回路内の各セルの遅延の見積り誤差を累積して、解析対象回路全体の遅延の見積もり誤差を算出してメモリに保持する。なお、SSTAによる遅延解析手法については公知技術のため説明を省略する。
出力部508は、累積誤差算出部507によって算出された算出結果をメモリから読み出して、その算出結果を出力する機能を有する。このとき、たとえば、累積誤差算出部507によって算出された算出結果とともに、解析対象回路内のセルごとの遅延に関する確率密度分布に基づく解析対象回路の遅延解析結果(たとえば、図6に示すタイミングリスト600)を出力することとしてもよい。
具体的には、たとえば、セルライブラリ200に格納されている各セルの遅延に関する確率密度分布:Pi(平均値:M1〜Mn、標準偏差:Σ1〜Σn)に基づいて、既存のアルゴリズムを利用したSSTAを実行することにより、解析対象回路の回路遅延を見積もる。そして、この遅延解析結果を累積誤差算出部507によって算出された算出結果とともに出力する。
また、解析対象回路の遅延解析結果を解析対象回路全体の遅延の見積もり誤差とともに出力する場合は、見積もり誤差の絶対値を出力してもよく、また、解析対象回路の遅延解析結果に対する遅延の見積もり誤差の比率を出力してもよい。
なお、解析対象回路内の各セルの遅延に関する確率密度分布Piに基づく統計的遅延解析は、遅延解析支援装置100において実行してもよく、また、外部のコンピュータ装置で実行された統計的遅延解析の遅延解析結果を取得することとしてもよい。
出力部508による出力形式は、ディスプレイ131での画面表示、プリンタ133での印刷出力、メモリへのデータ出力(保存)、外部のコンピュータ装置への送信のいずれであってもよい。なお、出力部508による出力形式の具体例については図6を用いて後述する。
また、抽出部506は、関連付け部503によって関連付けられた相関係数群の中から解析対象回路内のセル間の相互の相関関係をあらわす相関係数を抽出する機能を有する。具体的には、たとえば、抽出部506は、セルライブラリ200に保持されている相関係数テーブル300の中から、解析対象回路内のセル間の相互の相関関係をあらわす相関係数を抽出してメモリに保持する。
また、累積誤差算出部507は、さらに、抽出部506によって抽出された相関係数に基づいて、解析対象回路全体の遅延の見積もり誤差を算出する機能を有する。具体的には、累積誤差算出部507は、解析対象回路内のセル間で相関関係を有している場合には、その相関関係を考慮して、解析対象回路全体の遅延の見積もり誤差を算出する。なお、解析対象回路内のセル間の相関関係を考慮したSSTAによる遅延解析手法については公知技術のため説明を省略する。
ここで、出力部508による出力形式の具体例について説明する。図6は、出力形式の具体例を示す説明図である。ここでは、本実施の形態にかかる遅延解析結果(タイミングリスト600)として、解析対象回路400の遅延値およびスラック値を出力する場合を例に挙げて説明する。なお、配線での遅延は考慮しないこととする。
図6において、タイミングリスト600には、図4に示した解析対象回路400の遅延解析結果が表示されている。図6中、StepはパスP1,P2内の各セルでの遅延値、TotalはパスP1,P2内での累積遅延値、ErrorはパスP1,P2内での見積もり誤差に関する累積遅延値をあらわしている。各遅延値の単位をピコセカンド[ps]とする。
また、Arrival timeはパスP1の遅延値、Required timeはパスP2の遅延値、Slackは解析対象回路400のスラック値をあらわしている。スラックとは、目標性能に対する遅延の余裕度をあらわすものであり、目標性能に達している場合には正のスラックとなり、目標性能に達していない場合には負のスラックとなる。
具体的には、パスP1の遅延値とパスP2の遅延値との差分によってあらわすことができ、ここでは、パスP1の遅延値が217[ps]であり、パスP2の遅延値が10[ps]のため、解析対象回路400のスラック値は−207[ps]となる(負のスラック)。
このタイミングリスト600により、ユーザは、各セルの遅延の見積もり誤差が原因となって発生する解析対象回路400全体の遅延の誤差が、どの程度、解析対象回路400のSSTAに影響を与えているのかを直感的に判断することができる。ここでは、解析対象回路400全体の遅延の誤差が6.7[ps]となっているため、不要な遅延マージンをその誤差分低減させることができる。
さらに、解析対象回路400のスラック値が合わせて提示されているため、目標性能に達するために、どの程度、解析対象回路400の回路遅延を改善させるべきかを直感的に判断することができる。
(遅延解析支援装置100の遅延解析処理手順)
つぎに、この発明の実施の形態にかかる遅延解析支援装置100の遅延解析処理手順について説明する。図7は、この発明の実施の形態にかかる遅延解析支援装置100の遅延解析処理手順を示すフローチャートである。
図7のフローチャートにおいて、まず、セルライブラリ作成処理を実行し(ステップS701)、このあと、統計的遅延解析処理を実行して(ステップS702)、最後に、出力部508により、遅延解析結果を出力する(ステップS703)。
つぎに、図7に示したセルライブラリ作成処理(ステップS701)の処理手順について説明する。図8は、セルライブラリ作成処理(ステップS701)の処理手順を示すフローチャートである。図8のフローチャートにおいて、まず、取得部501により、セルの遅延を見積もるキャラクタライズツールに依存するセルの遅延の見積もり誤差に関する誤差情報を取得したか否かを判断する(ステップS801)。
ここで、誤差情報を取得するのを待って(ステップS801:No)、取得された場合(ステップS801:Yes)、誤差算出部502により、取得部501によって取得された誤差情報と、キャラクタライズツールから得られるセルごとの遅延に関する確率密度分布とに基づいて、セルごとの遅延の見積もり誤差に関する確率密度分布を算出する(ステップS802)。
このあと、相関算出部504により、セルごとの性能特性に基づいて、セル間の相互の相関関係をあらわす相関係数を算出する(ステップS803)。なお、キャラクタライズツールから得られるセルごとの遅延に関する確率密度分布は予めセルライブラリ200に保持されている。
このあと、関連付け部503により、ステップS802において算出された見積もり誤差に関する確率密度分布およびステップS803において算出されたセル間の相互の相関関係をあらわす相関係数と、セルライブラリ200とを関連付けて(ステップS804)、見積もり誤差に関する確率密度分布群および相関係数群をセルライブラリ200に登録して(ステップS805)、図7に示したステップS702に移行する。
なお、ステップS802およびステップS803における処理は、実行順序が逆であってもよく、また、同時並行して実行することとしてもよい。
つぎに、図7に示した統計的遅延解析処理(ステップS702)の処理手順について説明する。図9は、統計的遅延解析処理(ステップS702)の処理手順を示すフローチャートである。図9のフローチャートにおいて、まず、入力部505により、解析対象回路に関する回路記述情報の入力を受け付けたか否かを判断する(ステップS901)。
ここで、回路記述情報が入力されるのを待って(ステップS901:No)、入力を受け付けた場合(ステップS901:Yes)、抽出部506により、入力部505によって入力された回路記述情報に基づいて、図8に示したセルライブラリ作成処理後のセルライブラリ200の中から、解析対象回路内の各セルの遅延の見積もり誤差に関する確率密度分布を抽出する(ステップS902)。
このあと、抽出部506により、図8に示したセルライブラリ作成処理後のセルライブラリ200の中から解析対象回路内のセル間の相互の相関関係をあらわす相関係数を抽出する(ステップS903)。
そして、累積誤差算出部507により、ステップS902において抽出された見積もり誤差に関する確率密度分布およびステップS903において抽出されたセル間の相互の相関関係をあらわす相関係数に基づいて、解析対象回路全体の遅延の見積もり誤差を算出して(ステップS904)、図7に示すステップS703に移行する。
なお、ステップS902およびステップS903における処理は、実行順序が逆であってもよく、また、同時並行して実行することとしてもよい。
また、図8に示したセルライブラリ作成処理と図9に示した統計的遅延解析処理とは、それぞれ独自に実行することとしてもよい。たとえば、予めセルライブラリ作成処理を実行して、セルごとの遅延の見積もり誤差に関する確率密度分布およびセル間の相互の相関関係をあらわす相関係数が登録されたセルライブラリ200を作成しておき、このあと、統計的遅延解析処理を実行する際に作成されたセルライブラリ200の記憶内容を用いることとしてもよい。
この発明の実施の形態によれば、セルの遅延を見積もるキャラクタライズツールに依存する各セルの遅延の見積もり誤差のバラツキを表現する確率密度分布をセルライブラリ200の記憶内容に付加することができる。さらに、セル間での相互の相関関係をあらわす相関係数をセルライブラリ200の記憶内容に付加することができる。
また、セルライブラリ200の記憶内容に基づいて、キャラクタライズツールに依存する見積もり誤差が原因で発生する解析対象回路全体の遅延の見積もり誤差を算出することができる。このとき、解析対象回路内のセル間での相互の相関関係を考慮して、解析対象回路全体の遅延の見積もり誤差をより正確に算出することができる。
さらに、SSTAによる遅延解析結果に対する、各セルの遅延の見積もり誤差が原因となって発生する解析対象回路全体の遅延の誤差の割合を出力結果として提示することができる。このため、ユーザは、各セルの遅延の見積もり誤差が原因となって発生する解析対象回路全体の遅延の誤差が、どの程度、解析対象回路のSSTAに影響を与えているのかを直感的に判断することができる。
そして、各セルの遅延の見積もり誤差が原因となって発生する解析対象回路全体の遅延の誤差を考慮した統計的遅延解析をおこなうことにより、解析対象回路の統計的要因を正確に把握することができ、不要な遅延マージンを低減させることができる。
以上説明したように、遅延解析支援プログラム、該プログラムを記録した記録媒体、遅延解析支援装置、および遅延解析支援方法によれば、解析対象回路の遅延解析精度を向上させることにより、設計期間の短縮化を図ることができる。
なお、本実施の形態で説明した遅延解析支援方法は、予め用意されたプログラムをパーソナル・コンピュータやワークステーションなどのコンピュータで実行することにより実現することができる。このプログラムは、ハードディスク、フレキシブルディスク、CD−ROM、MO、DVDなどのコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行される。またこのプログラムは、インターネットなどのネットワークを介して配布することが可能な伝送媒体であってもよい。
また、本実施の形態で説明した遅延解析支援装置100は、スタンダードセルやストラクチャードASIC(Application Specific Integrated Circuit)などの特定用途向けIC(以下、単に「ASIC」と称す。)やFPGAなどのPLD(Programmable Logic Device)によっても実現することができる。具体的には、たとえば、上述した遅延解析支援装置100の機能的構成501〜508をHDL記述によって機能定義し、そのHDL記述を論理合成してASICやPLDに与えることにより、遅延解析支援装置100を製造することができる。
(付記1)セルの遅延を見積もるキャラクタライズツールに依存する前記セルの遅延の見積もり誤差に関する誤差情報を取得させる取得工程と、
前記取得工程によって取得された誤差情報と、前記キャラクタライズツールから得られる前記セルごとの遅延に関する確率密度分布とに基づいて、前記セルごとの遅延の見積もり誤差に関する確率密度分布を算出させる誤差算出工程と、
前記セルごとの遅延に関する確率密度分布を保持するセルライブラリと、前記誤差算出工程によって算出されたセルごとの遅延の見積もり誤差に関する確率密度分布とを関連付けさせる関連付け工程と、
をコンピュータに実行させることを特徴とする遅延解析支援プログラム。
(付記2)前記セルごとの性能特性に基づいて、前記セル間の相互の相関関係をあらわす相関係数を算出させる相関算出工程を前記コンピュータに実行させ、
前記関連付け工程は、
さらに、前記相関算出工程によって算出された相関係数と前記セルライブラリとを関連付けさせることを特徴とする付記1に記載の遅延解析支援プログラム。
(付記3)解析対象回路に関する回路記述情報の入力を受け付けさせる入力工程と、
前記入力工程によって入力された回路記述情報に基づいて、前記関連付け工程によって関連付けられた確率密度分布群の中から、前記解析対象回路内の各セルの遅延の見積もり誤差に関する確率密度分布を抽出させる抽出工程と、
前記抽出工程によって抽出された確率密度分布に基づいて、前記解析対象回路内の各セルの遅延の見積もり誤差を累積することにより、前記解析対象回路全体の遅延の見積もり誤差を算出させる累積誤差算出工程と、
前記累積誤差算出工程によって算出された算出結果を出力させる出力工程と、
を前記コンピュータに実行させることを特徴とする付記2に記載の遅延解析支援プログラム。
(付記4)前記抽出工程は、
さらに、前記関連付け工程によって関連付けられた相関係数群の中から前記解析対象回路内のセル間の相互の相関関係をあらわす相関係数を抽出させ、
前記累積誤差算出工程は、
さらに、前記抽出工程によって抽出された相関係数に基づいて、前記解析対象回路全体の遅延の見積もり誤差を算出させることを特徴とする付記3に記載の遅延解析支援プログラム。
(付記5)前記出力工程は、
前記累積誤差算出工程によって算出された算出結果とともに、前記解析対象回路内のセルごとの遅延に関する確率密度分布に基づく前記解析対象回路の遅延解析結果を出力させることを特徴とする付記3または4に記載の遅延解析支援プログラム。
(付記6)付記1〜5のいずれか一つに記載の遅延解析支援プログラムを記録した前記コンピュータに読み取り可能な記録媒体。
(付記7)セルの遅延を見積もるキャラクタライズツールに依存する前記セルの遅延の見積もり誤差に関する誤差情報を取得する取得手段と、
前記取得手段によって取得された誤差情報と、前記キャラクタライズツールから得られる前記セルごとの遅延に関する確率密度分布とに基づいて、前記セルごとの遅延の見積もり誤差に関する確率密度分布を算出する誤差算出手段と、
前記セルごとの遅延に関する確率密度分布を保持するセルライブラリと、前記誤差算出手段によって算出されたセルごとの遅延の見積もり誤差に関する確率密度分布とを関連付ける関連付け手段と、
を備えることを特徴とする遅延解析支援装置。
(付記8)前記セルごとの性能特性に基づいて、前記セル間の相互の相関関係をあらわす相関係数を算出する相関算出手段を備え、
前記関連付け手段は、
前記相関算出手段によって算出された相関係数と前記セルライブラリとを関連付けることを特徴とする付記7に記載の遅延解析支援装置。
(付記9)解析対象回路に関する回路記述情報の入力を受け付ける入力手段と、
前記入力手段によって入力された回路記述情報に基づいて、前記関連付け手段によって関連付けられた確率密度分布群の中から、前記解析対象回路内の各セルの遅延の見積もり誤差に関する確率密度分布を抽出する抽出手段と、
前記抽出手段によって抽出された確率密度分布に基づいて、前記解析対象回路内の各セルの遅延の見積もり誤差を累積することにより、前記解析対象回路全体の遅延の見積もり誤差を算出する累積誤差算出手段と、
前記累積誤差算出手段によって算出された算出結果を出力する出力手段と、
を備えることを特徴とする付記8に記載の遅延解析支援装置。
(付記10)前記抽出手段は、
前記関連付け手段によって関連付けられた相関係数群の中から前記解析対象回路内のセル間の相互の相関関係をあらわす相関係数を抽出し、
前記累積誤差算出手段は、
前記抽出手段によって抽出された相関係数に基づいて、前記解析対象回路全体の遅延の見積もり誤差を算出することを特徴とする付記9に記載の遅延解析支援装置。
(付記11)前記出力手段は、
前記累積誤差算出手段によって算出された算出結果とともに、前記解析対象回路内のセルごとの遅延に関する確率密度分布に基づく前記解析対象回路の遅延解析結果を出力することを特徴とする付記9または10に記載の遅延解析支援装置。
(付記12)セルの遅延を見積もるキャラクタライズツールに依存する前記セルの遅延の見積もり誤差に関する誤差情報を取得する取得工程と、
前記取得工程によって取得された誤差情報と、前記キャラクタライズツールから得られる前記セルごとの遅延に関する確率密度分布とに基づいて、前記セルごとの遅延の見積もり誤差に関する確率密度分布を算出する誤差算出工程と、
前記セルごとの遅延に関する確率密度分布を保持するセルライブラリと、前記誤差算出工程によって算出されたセルごとの遅延の見積もり誤差に関する確率密度分布とを関連付ける関連付け工程と、
を含んだことを特徴とする遅延解析支援方法。
(付記13)前記セルごとの性能特性に基づいて、前記セル間の相互の相関関係をあらわす相関係数を算出する相関算出工程を含み、
前記関連付け工程は、
さらに、前記相関算出工程によって算出された相関係数と前記セルライブラリとを関連付けることを特徴とする付記12に記載の遅延解析支援方法。
(付記14)解析対象回路に関する回路記述情報の入力を受け付ける入力工程と、
前記入力工程によって入力された回路記述情報に基づいて、前記関連付け工程によって関連付けられた確率密度分布群の中から、前記解析対象回路内の各セルの遅延の見積もり誤差に関する確率密度分布を抽出する抽出工程と、
前記抽出工程によって抽出された確率密度分布に基づいて、前記解析対象回路内の各セルの遅延の見積もり誤差を累積することにより、前記解析対象回路全体の遅延の見積もり誤差を算出する累積誤差算出工程と、
前記累積誤差算出工程によって算出された算出結果を出力する出力工程と、
を含むことを特徴とする付記13に記載の遅延解析支援方法。
(付記15)前記抽出工程は、
さらに、前記関連付け工程によって関連付けられた相関係数群の中から前記解析対象回路内のセル間の相互の相関関係をあらわす相関係数を抽出し、
前記累積誤差算出工程は、
さらに、前記抽出工程によって抽出された相関係数に基づいて、前記解析対象回路全体の遅延の見積もり誤差を算出することを特徴とする付記14に記載の遅延解析支援方法。
(付記16)前記出力工程は、
前記累積誤差算出工程によって算出された算出結果とともに、前記解析対象回路内のセルごとの遅延に関する確率密度分布に基づく前記解析対象回路の遅延解析結果を出力することを特徴とする付記14または15に記載の遅延解析支援方法。
以上のように、本発明にかかる遅延解析支援プログラム、該プログラムを記録した記録媒体、遅延解析支援装置、および遅延解析支援方法は、LSIの遅延解析に有用である。
この発明の実施の形態にかかる遅延解析支援装置のハードウェア構成を示す説明図である。 セルライブラリの記憶内容を示す説明図である。 相関係数テーブルのデータ構造を示す説明図である。 この発明の実施の形態にかかる解析対象回路の一例を示す回路図である。 この発明の実施の形態にかかる遅延解析支援装置の機能的構成を示すブロック図である。 出力形式の具体例を示す説明図である。 この発明の実施の形態にかかる遅延解析支援装置の遅延解析処理手順を示すフローチャートである。 セルライブラリ作成処理の処理手順を示すフローチャートである。 統計的遅延解析処理の処理手順を示すフローチャートである。 従来技術の問題点を示す説明図である。
符号の説明
100 遅延解析支援装置
200 セルライブラリ
200−1〜200−n 遅延分布情報
300 相関係数テーブル
400 解析対象回路
501 取得部
502 誤差算出部
503 関連付け部
504 相関算出部
505 入力部
506 抽出部
507 累積誤差算出部
508 出力部
600 タイミングリスト

Claims (5)

  1. セルの遅延を見積もるキャラクタライズツールに依存する前記セルの遅延の見積もり誤差に関する誤差情報を取得させる取得工程と、
    前記取得工程によって取得された誤差情報と、前記キャラクタライズツールから得られる前記セルごとの遅延に関する確率密度分布とに基づいて、前記セルごとの遅延の見積もり誤差に関する確率密度分布を算出させる誤差算出工程と、
    前記セルごとの遅延に関する確率密度分布を保持するセルライブラリと、前記誤差算出工程によって算出されたセルごとの遅延の見積もり誤差に関する確率密度分布とを関連付けさせる関連付け工程と、
    解析対象回路に関する回路記述情報の入力を受け付けさせる入力工程と、
    前記入力工程によって入力された回路記述情報に基づいて、前記関連付け工程によって関連付けられた確率密度分布群の中から、前記解析対象回路内の各セルの遅延の見積もり誤差に関する確率密度分布を抽出させる抽出工程と、
    前記抽出工程によって抽出された確率密度分布に基づいて、前記解析対象回路内の各セルの遅延の見積もり誤差を累積することにより、前記解析対象回路全体の遅延の見積もり誤差を算出させる累積誤差算出工程と、
    前記解析対象回路内のセルごとの遅延に関する確率密度分布に基づく前記解析対象回路の遅延解析結果を取得させる遅延解析結果取得工程と、
    前記累積誤差算出工程によって算出された算出結果とともに、前記遅延解析結果取得工程によって取得された解析対象回路の遅延解析結果を出力させる出力工程と、
    をコンピュータに実行させることを特徴とする遅延解析支援プログラム。
  2. 前記セルごとの性能特性に基づいて、前記セル間の相互の相関関係をあらわす相関係数を算出させる相関算出工程を前記コンピュータに実行させ、
    前記関連付け工程は、
    さらに、前記相関算出工程によって算出された相関係数と前記セルライブラリとを関連付けさせ
    前記抽出工程は、
    さらに、前記関連付け工程によって関連付けられた相関係数群の中から前記解析対象回路内のセル間の相互の相関関係をあらわす相関係数を抽出させ、
    前記累積誤差算出工程は、
    さらに、前記抽出工程によって抽出された相関係数に基づいて、前記解析対象回路全体の遅延の見積もり誤差を算出させることを特徴とする請求項1に記載の遅延解析支援プログラム。
  3. 請求項1または2に記載の遅延解析支援プログラムを記録した前記コンピュータに読み取り可能な記録媒体。
  4. セルの遅延を見積もるキャラクタライズツールに依存する前記セルの遅延の見積もり誤差に関する誤差情報を取得する取得手段と、
    前記取得手段によって取得された誤差情報と、前記キャラクタライズツールから得られる前記セルごとの遅延に関する確率密度分布とに基づいて、前記セルごとの遅延の見積もり誤差に関する確率密度分布を算出する誤差算出手段と、
    前記セルごとの遅延に関する確率密度分布を保持するセルライブラリと、前記誤差算出手段によって算出されたセルごとの遅延の見積もり誤差に関する確率密度分布とを関連付ける関連付け手段と、
    解析対象回路に関する回路記述情報の入力を受け付ける入力手段と、
    前記入力手段によって入力された回路記述情報に基づいて、前記関連付け手段によって関連付けられた確率密度分布群の中から、前記解析対象回路内の各セルの遅延の見積もり誤差に関する確率密度分布を抽出する抽出手段と、
    前記抽出手段によって抽出された確率密度分布に基づいて、前記解析対象回路内の各セルの遅延の見積もり誤差を累積することにより、前記解析対象回路全体の遅延の見積もり誤差を算出する累積誤差算出手段と、
    前記解析対象回路内のセルごとの遅延に関する確率密度分布に基づく前記解析対象回路の遅延解析結果を取得する遅延解析結果取得手段と、
    前記累積誤差算出手段によって算出された算出結果とともに、前記遅延解析結果取得手段によって取得された解析対象回路の遅延解析結果を出力する出力手段と、
    を備えることを特徴とする遅延解析支援装置。
  5. 取得手段、誤差算出手段、関連付け手段、入力手段、抽出手段、累積誤差算出手段、遅延解析結果取得手段および出力手段を備える遅延解析支援装置が、
    前記取得手段により、セルの遅延を見積もるキャラクタライズツールに依存する前記セルの遅延の見積もり誤差に関する誤差情報を取得する取得工程と、
    前記誤差算出手段により、前記取得工程によって取得された誤差情報と、前記キャラクタライズツールから得られる前記セルごとの遅延に関する確率密度分布とに基づいて、前記セルごとの遅延の見積もり誤差に関する確率密度分布を算出する誤差算出工程と、
    前記関連付け手段により、前記セルごとの遅延に関する確率密度分布を保持するセルライブラリと、前記誤差算出工程によって算出されたセルごとの遅延の見積もり誤差に関する確率密度分布とを関連付ける関連付け工程と、
    前記入力手段により、解析対象回路に関する回路記述情報の入力を受け付ける入力工程と、
    前記抽出手段により、前記入力工程によって入力された回路記述情報に基づいて、前記関連付け工程によって関連付けられた確率密度分布群の中から、前記解析対象回路内の各セルの遅延の見積もり誤差に関する確率密度分布を抽出する抽出工程と、
    前記累積誤差算出手段により、前記抽出工程によって抽出された確率密度分布に基づいて、前記解析対象回路内の各セルの遅延の見積もり誤差を累積することにより、前記解析対象回路全体の遅延の見積もり誤差を算出する累積誤差算出工程と、
    前記遅延解析結果取得手段により、前記解析対象回路内のセルごとの遅延に関する確率密度分布に基づく前記解析対象回路の遅延解析結果を取得する遅延解析結果取得工程と、
    前記出力手段により、前記累積誤差算出工程によって算出された算出結果とともに、前記遅延解析結果取得工程によって取得された解析対象回路の遅延解析結果を出力する出力工程と、
    を実行することを特徴とする遅延解析支援方法。
JP2007081616A 2007-03-27 2007-03-27 遅延解析支援プログラム、該プログラムを記録した記録媒体、遅延解析支援装置、および遅延解析支援方法 Expired - Fee Related JP4414444B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007081616A JP4414444B2 (ja) 2007-03-27 2007-03-27 遅延解析支援プログラム、該プログラムを記録した記録媒体、遅延解析支援装置、および遅延解析支援方法
US12/073,038 US8024685B2 (en) 2007-03-27 2008-02-28 Delay analysis support apparatus, delay analysis support method and computer product

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007081616A JP4414444B2 (ja) 2007-03-27 2007-03-27 遅延解析支援プログラム、該プログラムを記録した記録媒体、遅延解析支援装置、および遅延解析支援方法

Publications (2)

Publication Number Publication Date
JP2008242739A JP2008242739A (ja) 2008-10-09
JP4414444B2 true JP4414444B2 (ja) 2010-02-10

Family

ID=39796504

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007081616A Expired - Fee Related JP4414444B2 (ja) 2007-03-27 2007-03-27 遅延解析支援プログラム、該プログラムを記録した記録媒体、遅延解析支援装置、および遅延解析支援方法

Country Status (2)

Country Link
US (1) US8024685B2 (ja)
JP (1) JP4414444B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8245165B1 (en) * 2008-04-11 2012-08-14 Cadence Design Systems, Inc. Methods and apparatus for waveform based variational static timing analysis
WO2010100871A1 (ja) * 2009-03-03 2010-09-10 日本電気株式会社 遅延ライブラリ生成システム
JP5401376B2 (ja) * 2010-03-29 2014-01-29 ルネサスエレクトロニクス株式会社 半導体集積回路装置の設計方法
JP2012243151A (ja) * 2011-05-20 2012-12-10 Toshiba Corp 半導体集積回路のチップサイズ見積もり装置、及び半導体集積回路のチップサイズ見積もり方法
US8977998B1 (en) * 2013-02-21 2015-03-10 Altera Corporation Timing analysis with end-of-life pessimism removal
US20140355043A1 (en) * 2013-06-03 2014-12-04 Hewlett-Packard Development Company, L.P. Print production management
KR101841385B1 (ko) * 2017-01-02 2018-03-22 연세대학교 산학협력단 다중 분포들을 활용하여 라이브러리를 재구성하는 장치 및 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09311877A (ja) 1996-05-22 1997-12-02 Matsushita Electric Ind Co Ltd 遅延時間計算方法及び論理シミュレーション装置
JP2002279012A (ja) 2000-11-22 2002-09-27 Matsushita Electric Ind Co Ltd 遅延分布計算方法、回路評価方法およびフォールスパス抽出方法
US7428716B2 (en) 2003-09-19 2008-09-23 International Business Machines Corporation System and method for statistical timing analysis of digital circuits
JP2005352787A (ja) 2004-06-10 2005-12-22 Matsushita Electric Ind Co Ltd タイミング解析方法およびタイミング解析装置
JP4294000B2 (ja) 2005-03-24 2009-07-08 富士通株式会社 クロック遅延解析装置、クロック遅延解析方法、クロック遅延解析プログラム、および記録媒体
JP2006268479A (ja) 2005-03-24 2006-10-05 Fujitsu Ltd 設計支援装置、設計支援方法、設計支援プログラム、および記録媒体

Also Published As

Publication number Publication date
US8024685B2 (en) 2011-09-20
JP2008242739A (ja) 2008-10-09
US20080244487A1 (en) 2008-10-02

Similar Documents

Publication Publication Date Title
JP4414444B2 (ja) 遅延解析支援プログラム、該プログラムを記録した記録媒体、遅延解析支援装置、および遅延解析支援方法
JP2007087342A (ja) 遅延解析プログラム、該プログラムを記録した記録媒体、遅延解析装置、および遅延解析方法
JP2010218252A (ja) 統計的タイミング解析用セルライブラリ作成装置、統計的タイミング解析装置、統計的タイミング解析用セルライブラリ作成方法および統計的タイミング解析方法
JP5076832B2 (ja) 遅延解析支援プログラム、該プログラムを記録した記録媒体、遅延解析支援装置、および遅延解析支援方法
WO2010092825A1 (ja) 回路解析方法
JP5098970B2 (ja) リーク電流分布検証支援プログラム、リーク電流分布検証支援装置およびリーク電流分布検証支援方法
JP5056478B2 (ja) リーク電流解析プログラム、該プログラムを記録した記録媒体、リーク電流解析装置、およびリーク電流解析方法
JP5370256B2 (ja) 解析支援プログラム、解析支援装置および解析支援方法
JP4391540B2 (ja) 遅延解析プログラム、該プログラムを記録した記録媒体、遅延解析装置および遅延解析方法
JP4437824B2 (ja) 遅延解析結果表示プログラム
JP4969416B2 (ja) 動作タイミング検証装置及びプログラム
JP2006268479A (ja) 設計支援装置、設計支援方法、設計支援プログラム、および記録媒体
JP5167740B2 (ja) 設計支援プログラム、設計支援装置、および設計支援方法
JP4985323B2 (ja) レイアウト支援プログラム、該プログラムを記録した記録媒体、レイアウト支援装置、およびレイアウト支援方法
US7681161B2 (en) Circuit delay analyzer, circuit delay analyzing method, and computer product
JP2006085635A (ja) タイミング解析装置、タイミング解析方法、タイミング解析プログラムおよび記録媒体
JP2008004024A (ja) レイアウト設計プログラム、該プログラムを記録した記録媒体、レイアウト設計装置、およびレイアウト設計方法
JP4682059B2 (ja) フォールスパス記述情報生成プログラム、フォールスパス記述情報生成装置およびフォールスパス記述情報生成方法
JP2008204349A (ja) レイアウト設計プログラム、該プログラムを記録した記録媒体、レイアウト設計方法、およびレイアウト設計装置
JP4946655B2 (ja) 設計支援プログラム、該プログラムを記録した記録媒体、設計支援装置および設計支援方法
JP4217204B2 (ja) タイミング例外パス検出装置、タイミング例外パス検出方法およびタイミング例外パス検出プログラム
JP2007257375A (ja) 遅延解析プログラム、記録媒体、遅延解析方法、および遅延解析装置
JP5664274B2 (ja) 解析支援プログラム、解析支援装置、および解析支援方法
JP2009169505A (ja) セルライブラリ検証プログラム、該プログラムを記録した記録媒体、セルライブラリ検証装置、およびセルライブラリ検証方法
JP2010108016A (ja) 消費電力計算プログラム、該プログラムを記録した記録媒体、消費電力計算装置および消費電力計算方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090914

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091119

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121127

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121127

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131127

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees