JP4985323B2 - レイアウト支援プログラム、該プログラムを記録した記録媒体、レイアウト支援装置、およびレイアウト支援方法 - Google Patents

Description

この発明は、半導体プロセスのばらつきを考慮したレイアウト設計を支援するレイアウト支援プログラム、該プログラムを記録した記録媒体、レイアウト支援装置、およびレイアウト支援方法に関する。

近年、ＬＳＩの微細化、高集積化にともない、プロセスのばらつき、電源電圧の低下、クロストークなどの影響が大きくなってきており、回路遅延の変動が増大している。特に、テクノロジの微細化にともなって回路全体の遅延に占める配線遅延の割合が増大しており、配線のプロセスのばらつきを考慮したタイミング検証が重要となってきている。

そこで、複数のコーナー条件を考慮したタイミング検証をおこなう手法が開示されている（たとえば、下記特許文献１参照。）。具体的には、クロック系パスとデータ系パスとの遅延差が最悪値となるワーストコーナー条件を生成し、その条件を用いたタイミング検証をおこなう。これにより、複数のコーナー条件の全組み合わせを考慮した高精度のタイミング検証を実現する。

特開２００５−１４１４３４号公報

しかしながら、上述した特許文献１に記載の従来技術は、コーナー条件を絞り込むための手法であり、タイミングを最適化するレイアウト設計については何ら考慮されていない。このため、複数のコーナー条件を網羅するタイミング検証における、コーナー条件ごとのタイミング調整にかかるＴＡＴ（Ｔｕｒｎ Ａｒｏｕｎｄ Ｔｉｍｅ）が増大してしまい、設計期間の長期化を招くという問題があった。

この発明は、上述した従来技術による問題点を解消するため、効率的なレイアウト設計を実現することにより、ＴＡＴの低減化および設計期間の短縮化を図ることができるレイアウト支援プログラム、該プログラムを記録した記録媒体、レイアウト支援装置、およびレイアウト支援方法を提供することを目的とする。

上述した課題を解決し、目的を達成するため、このレイアウト支援プログラム、該プログラムを記録した記録媒体、レイアウト支援装置、およびレイアウト支援方法は、設計対象回路の配線に関する複数のコーナー条件を用いて解析された前記設計対象回路の遅延解析結果を取得し、取得された遅延解析結果に基づいて、前記コーナー条件ごとに、前記コーナー条件を用いて解析されたクロック遅延値と、前記コーナー条件とは異なる他のコーナー条件を用いて解析されたクロック遅延値との遅延差を算出し、算出された算出結果に基づいて、前記複数のコーナー条件の中から前記設計対象回路のレイアウト設計に用いるコーナー条件を決定し、決定された決定結果を出力することを要件とする。

また、このレイアウト支援プログラム、該プログラムを記録した記録媒体、レイアウト支援装置、およびレイアウト支援方法は、前記複数のコーナー条件のうち、前記遅延差が最小となるコーナー条件を前記設計対象回路のレイアウト設計に用いるコーナー条件に決定することとしてもよい。

このレイアウト支援プログラム、該プログラムを記録した記録媒体、レイアウト支援装置、およびレイアウト支援方法によれば、複数のコーナー条件において、クロック遅延値のばらつきが小さくなるコーナー条件をタイミング・ドリブン・レイアウト（ＴＤＬ）に用いるコーナー条件に決定することができる。

また、このレイアウト支援プログラム、該プログラムを記録した記録媒体、レイアウト支援装置、およびレイアウト支援方法は、さらに、前記コーナー条件ごとの前記設計対象回路に挿入されるバッファ数に基づいて、前記設計対象回路のレイアウト設計に用いるコーナー条件を決定することとしてもよい。

また、このレイアウト支援プログラム、該プログラムを記録した記録媒体、レイアウト支援装置、およびレイアウト支援方法は、前記遅延差が予め設定された閾値以下となるコーナー条件のうち、前記バッファ数が最小となるコーナー条件を前記設計対象回路のレイアウト設計に用いるコーナー条件に決定することとしてもよい。

このレイアウト支援プログラム、該プログラムを記録した記録媒体、レイアウト支援装置、およびレイアウト支援方法によれば、挿入されるバッファ数が少ないコーナー条件を、ＴＤＬに用いるコーナー条件に決定することにより、消費電力を抑えたレイアウト設計を実現する。

また、このレイアウト支援プログラム、該プログラムを記録した記録媒体、レイアウト支援装置、およびレイアウト支援方法は、前記複数コーナー条件から、一のコーナー条件の選択を受け付け、算出された算出結果を出力し、前記算出結果が出力された結果、選択された一のコーナー条件を、前記設計対象回路のレイアウト設計に用いるコーナー条件に決定することとしてもよい。

また、このレイアウト支援プログラム、該プログラムを記録した記録媒体、レイアウト支援装置、およびレイアウト支援方法は、さらに、前記コーナー条件ごとの前記設計対象回路に挿入されるバッファ数を表わす挿入バッファ情報を出力することとしてもよい。

このレイアウト支援プログラム、該プログラムを記録した記録媒体、レイアウト支援装置、およびレイアウト支援方法によれば、ユーザによる選択操作に応じてレイアウト設計に用いるコーナー条件を決定することができる。

このレイアウト支援プログラム、該プログラムを記録した記録媒体、レイアウト支援装置、およびレイアウト支援方法によれば、効率的なレイアウト設計を実現することにより、ＴＡＴの低減化および設計期間の短縮化を図ることができるという効果を奏する。

以下に添付図面を参照して、このレイアウト支援プログラム、該プログラムを記録した記録媒体、レイアウト支援装置、およびレイアウト支援方法の好適な実施の形態を詳細に説明する。

（本実施の形態の概要）
まず、本実施の形態の概要を説明する。図１は、本実施の形態の概要を示す説明図である。図１において、設計対象回路の回路情報から回路モデルを生成する。このあと、この回路モデルを用いて、配線に関するコーナー条件ごとのレイアウト設計をおこなう。ここで、配線に関するコーナー条件について説明する。

近年、テクノロジの微細化にともなって、回路全体の遅延に占める配線遅延の割合が増大しており、配線のプロセスのばらつきを考慮したタイミング検証が重要となってきている。図２は、配線コーナーを示す説明図である。図２に示すように、配線幅が９０ｎｍ以前のプロセスでは、回路全体の遅延に占める配線遅延の割合が小さいため、容量ベースのコーナー（Ｃｗｏｒｓｔ、Ｃｂｅｓｔ）に着目するだけで、十分なタイミング調整が可能であった。

一方で、配線幅が６５ｎｍ以降のプロセスでは、配線抵抗（Ｒ）が大きくなり配線遅延が増大してしまう。このため、ＲＣｗｏｒｓｔコーナー（時定数ｗｏｒｓｔ）での配線遅延に占める配線抵抗（Ｒ）成分の影響が非常に大きくなり、容量ベースのコーナーに着目したタイミング調整では不十分になってきている。

本実施の形態では、配線のばらつきを考慮するために、配線容量（Ｃ）が最大となるコーナー条件（Ｃｗｏｒｓｔ）、配線容量（Ｃ）と配線抵抗（Ｒ）との乗算値で表わす時定数（ＲＣ）が最大となるコーナー条件（ＲＣｗｏｒｓｔ）、および配線容量（Ｃ）が最小となるコーナー条件（Ｃｂｅｓｔ）に着目したタイミング検証をおこなう。

レイアウトが終了すると、コーナー条件ごとに、セルの特性抽出（ＲＣ抽出）、クロック遅延値計算、およびクロック遅延値の変動率グラフ作成をおこなう。そして、この変動率グラフを参照することにより、複数のコーナー条件のうち、クロック遅延値に関して他のコーナー条件とのばらつきが最小となるコーナー条件を決定する。

このあと、そのコーナー条件を用いて、与えられたタイミング制約を考慮したタイミング・ドリブン・レイアウト（ＴＤＬ）をおこなう。最後に、ＴＤＬが終了した最終的なネットリストを実配線に基づいて、設計対象回路の製造後の動作保証をおこなうためのサインオフ検証をおこなう。

このように、本実施の形態では、複数のコーナー条件において、クロック遅延値のばらつきが小さくなるコーナー条件をＴＤＬに用いるコーナー条件に決定することにより、効率的なレイアウト設計を実現し、ＴＡＴの低減化を図る。

なお、上記各コーナー条件の配線構造を以下のように定義する。図３は、配線断面構造を示す説明図である。また、図４は、配線の構造定義を示す説明図である。図３において、配線断面構造のイメージが示されており、３１０は層間絶縁膜、３２０は配線メタルである。図３中、「ｗｉｄｔｈ」は配線メタルの幅であり、「ｔｈｉｃｋｎｅｓｓ」は配線メタルの厚さである。また、「ｈｅｉｇｈｔ」は層間絶縁膜からの配線メタルの高さである。

図４において、配線構造テーブル４００には、コーナー条件ごとの配線構造（幅、厚さ、高さ、ビアの抵抗値）が定義されている。図４中、「＋」は標準の配線構造に比べて大きいことを、「−」は標準の配線構造に比べて小さいことを表わしている。また、「Ｖｉａ Ｒｅｓｉｓｔａｎｃｅ」はビアの抵抗値である。つまり、幅、厚さ、高さ、ビアの抵抗値それぞれの標準値に対する大小の組み合わせによってコーナー条件が定義されている。

ここで、ＲＣｗｏｒｓｔを例に挙げると、ＲＣｗｏｒｓｔのコーナー条件での配線構造は、幅、厚さ、高さがいずれも標準値よりも小さく、ビア抵抗が標準値よりも大きくなっている。したがって、上述したクロック遅延値を計算する場合には、このような配線構造の配線の特性抽出（ＲＣ抽出）をおこなうこととなる。

（解析対象回路の一例）
つぎに、設計対象回路の一例について説明する。図５は、設計対象回路の一例を示す回路図である。なお、図面では、設計対象回路の一部を抜粋して表示している。図５において、設計対象回路５００は、回路素子Ｃ１〜Ｃ９を有している。回路素子Ｃ１〜Ｃ９としては、例えば、配線、フリップフロップ、バッファ、インバータなどが挙げられる。

パス１は、回路素子Ｃ１、Ｃ２、Ｃ３を通る経路（パス）、また、パス２は、回路素子Ｃ４、Ｃ５、Ｃ６を通る経路、また、パス３は、回路素子Ｃ７、Ｃ８、Ｃ９を通る経路である。これらパス１〜３は、様々な特性を有する回路素子Ｃ１〜Ｃ９から構成されている。このため、各パス１〜３の遅延値が最大または最小となるコーナー条件はパス１〜３ごとに異なる。

例えば、ゲート電圧の閾値が標準に比べて低い回路素子Ｃ１を有するパス１は、低電圧、高温条件で遅延最大、高電圧、低温条件で遅延最小となる。また、ゲート電圧の閾値が標準値である回路素子Ｃ５を有するパス２は、低電圧、低温条件で遅延最大、高電圧、高温条件で遅延最小となる。このため、複数種類のパス１〜３のタイミングを同時に保証するためには、複数のコーナー条件を考慮する必要がある。

（セルライブラリの記憶内容）
つぎに、セルライブラリについて説明する。図６は、セルライブラリの記憶内容を示す説明図である。図６において、セルライブラリ６００は、セルごとの遅延分布を表わす遅延分布情報６００−１〜６００−ｎを記憶している。具体的には、遅延分布情報６００−１〜６００−ｎは、セルごとに、セル名、セルタイプおよび確率密度パラメータを有している。

セル名は、セルの名称である。セルタイプは、セルの種別を表わしており、たとえば、配線、インバータ、フリップフロップ、バッファなどである。確率密度パラメータは、各セルの遅延値を表わす確率密度パラメータであり、平均値Ｍ１〜Ｍｎおよび標準偏差σ１〜σｎを有している。ここで、セルＣｉを例に挙げると、セルタイプは配線であり、確率密度パラメータとして平均値Ｍｉおよび標準偏差σｉを有している。

（レイアウト支援装置のハードウェア構成）
つぎに、レイアウト支援装置のハードウェア構成について説明する。図７は、本実施の形態にかかるレイアウト支援装置のハードウェア構成を示すブロック図である。

図７において、レイアウト支援装置７００は、ＣＰＵ７０１と、ＲＯＭ７０２と、ＲＡＭ７０３と、ＨＤＤ（ハードディスクドライブ）７０４と、ＨＤ（ハードディスク）７０５と、ＦＤＤ（フレキシブルディスクドライブ）７０６と、着脱可能な記録媒体の一例としてのＦＤ（フレキシブルディスク）７０７と、ディスプレイ７０８と、Ｉ／Ｆ（インターフェース）７０９と、キーボード７１０と、マウス７１１と、スキャナ７１２と、プリンタ７１３とを備えている。また、各構成部は、バス７２０によってそれぞれ接続されている。

ここで、ＣＰＵ７０１は、レイアウト支援装置７００の全体の制御を司る。ＲＯＭ７０２は、ブートプログラムなどのプログラムを記録している。ＲＡＭ７０３は、ＣＰＵ７０１のワークエリアとして使用される。ＨＤＤ７０４は、ＣＰＵ７０１の制御にしたがってＨＤ７０５に対するデータのリード／ライトを制御する。ＨＤ７０５は、ＨＤＤ７０４の制御で書き込まれたデータを記憶する。

ＦＤＤ７０６は、ＣＰＵ７０１の制御にしたがってＦＤ７０７に対するデータのリード／ライトを制御する。ＦＤ７０７は、ＦＤＤ７０６の制御で書き込まれたデータを記憶したり、ＦＤ７０７に記憶されたデータをレイアウト支援装置７００に読み取らせたりする。

また、着脱可能な記録媒体として、ＦＤ７０７のほか、ＣＤ−ＲＯＭ（ＣＤ−Ｒ、ＣＤ−ＲＷ）、ＭＯ、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｋ）、メモリカードなどであってもよい。ディスプレイ７０８は、カーソル、アイコンあるいはツールボックスをはじめ、文書、画像、機能情報などのデータを表示する。このディスプレイ７０８には、たとえば、ＣＲＴ、ＴＦＴ液晶ディスプレイ、プラズマディスプレイなどを採用することができる。

Ｉ／Ｆ７０９は、通信回線を通じてインターネットなどのネットワーク７１４に接続され、このネットワーク７１４を介して他の装置に接続される。そして、Ｉ／Ｆ７０９は、ネットワーク７１４と内部のインターフェースを司り、外部装置からのデータの入出力を制御する。Ｉ／Ｆ７０９には、たとえばモデムやＬＡＮアダプタなどを採用することができる。

キーボード７１０は、文字、数字、各種指示などの入力のためのキーを備え、データの入力をおこなう。また、タッチパネル式の入力パッドやテンキーなどであってもよい。マウス７１１は、カーソルの移動や範囲選択、あるいはウィンドウの移動やサイズの変更などをおこなう。ポインティングデバイスとして同様の機能を備えるものであれば、トラックボールやジョイスティックなどであってもよい。

スキャナ７１２は、画像を光学的に読み取り、装置内に画像データを読み込む。なお、スキャナ７１２は、ＯＣＲ機能を持たせてもよい。また、プリンタ７１３は、画像データや文書データを印刷する。プリンタ７１３には、たとえば、レーザプリンタやインクジェットプリンタなどを採用することができる。

（レイアウト支援装置の機能的構成）
つぎに、本実施の形態にかかるレイアウト支援装置７００の機能的構成について説明する。図８は、本実施の形態にかかるレイアウト支援装置の機能的構成を示すブロック図である。図８において、レイアウト支援装置７００は、取得部８０１と、算出部８０２と、決定部８０３と、出力部８０４と、選択部８０５と、から構成されている。

これら各機能８０１〜８０５は、メモリに格納された当該機能に関するプログラムをＣＰＵに実行させることにより、当該機能を実現することができる。また、各機能８０１〜８０５からの出力データはメモリに保持される。また、図８中矢印で示した接続先の機能的構成は、接続元の機能からの出力データをメモリから読み込んで、当該機能に関するプログラムをＣＰＵに実行させる。

まず、取得部８０１は、設計対象回路の配線に関する複数のコーナー条件を用いて解析された設計対象回路の遅延解析結果を取得する機能を有する。具体的には、例えば、図５に示した設計対象回路５００に関する回路情報に基づいて、各コーナー条件を考慮したＲＣ抽出、ＳＴＡ（Ｓｔａｔｉｃ Ｔｉｍｉｎｇ Ａｎａｌｙｓｉｓ）を実行することにより、コーナー条件ごとの遅延解析結果を取得する。

ここで、回路情報とは、例えば、設計対象回路５００のネットリスト、動作周波数、回路段数、使用セル種別、配線層、配線幅、および配線やトランジスタのプロセス、電源電圧、温度（以下、「ＰＴＶ条件」という）に関する情報である。また、コーナー条件とは、配線の配線容量（Ｃ）および配線遅延（Ｒ）のばらつきを考慮した条件である（図２参照）。なお、回路情報、遅延解析結果は、不図示の外部装置から取得することとしてもよく、また、ユーザの操作入力、不図示のデータベースやライブラリからの抽出によって取得することとしてもよい。

より具体的には、例えば、まず、回路情報から設計対象回路５００の回路モデルを生成する。このあと、生成された回路モデルを用いてコーナー条件ごとのフロアプラン、配置、クロックツリー合成、配線をおこなう。そして、図６に示したセルライブラリ６００の記憶内容を用いて各セルのＲＣ抽出を実行し、このあと、遅延解析を実行してコーナー条件ごとのクロック遅延値を取得する。

なお、クロック遅延値は、クロック信号が入力されてから出力されるまでの遅延時間である。また、上述した回路モデルは、例えば、ＤＲＣ（Ｄｅｓｉｇｎ Ｒｕｌｅ Ｃｈｅｃｋ）を考慮することなく生成された簡易的なモデルである。

また、考慮するコーナー条件は、図７に示したキーボード７１０やマウス７１１などをユーザが操作することで、任意に設定可能である。本実施の形態では、配線容量（Ｃ）が最大となるコーナー条件（Ｃｗｏｒｓｔ）、時定数（ＲＣ）が最大となるコーナー条件（ＲＣｗｏｒｓｔ）、および配線容量（Ｃ）が最小となるコーナー条件（Ｃｂｅｓｔ）が設定されていることとする。

ここで、遅延解析結果の具体例について説明する。図９は、遅延解析結果の一例を示す説明図である。図９において、遅延解析結果９００は、コーナー条件ごとに、設計対象回路５００の遅延情報９００−１〜９００−３を有している。具体的には、遅延情報９００−１〜９００−３は、各コーナー条件を用いて解析されたクロック遅延値を有している。ここで、遅延情報９００−１を例に挙げると、配線容量（Ｃ）が最大となるコーナー条件（Ｃｗｏｒｓｔ）を用いて解析されたクロック遅延値１００［ｐｓ］を有している。

算出部８０２は、取得部８０１によって取得された遅延解析結果に基づいて、コーナー条件ごとに、コーナー条件を用いて解析されたクロック遅延値と、該コーナー条件とは異なる他のコーナー条件を用いて解析されたクロック遅延値との遅延差を算出する機能を有する。具体的には、例えば、図９に示した遅延解析結果９００に基づいて、コーナー条件ごとの遅延差を算出する。

また、算出部８０２は、コーナー条件ごとに、コーナー条件を用いて解析されたクロック遅延値に対する、他のコーナー条件を用いて解析されたクロック遅延値の変動率を算出することとしてもよい。この変動率は、例えば、あるコーナー条件を用いて解析されたクロック遅延値に対する、上述した遅延差の占める割合、または、他のコーナー条件を用いて解析されたクロック遅延値の占める割合によって表現することができる。

ここで、算出部８０２による算出処理の具体例を説明する。ここでは、Ｃｗｏｒｓｔコーナー条件を用いて解析されたクロック遅延値をＸ［ｐｓ］とし、Ｃｂｅｓｔコーナー条件を用いて解析されたクロック遅延値をＹ［ｐｓ］とし、ＲＣｗｏｒｓｔコーナー条件を用いて解析されたクロック遅延値をＺ［ｐｓ］とする。

Ｃｗｏｒｓｔコーナー条件を例に挙げると、Ｃｂｅｓｔコーナー条件のクロック遅延値との遅延差は（Ｙ−Ｘ）［ｐｓ］、ＲＣｗｏｒｓｔコーナー条件のクロック遅延値との遅延差は（Ｚ−Ｘ）［ｐｓ］となる。また、Ｃｂｅｓｔコーナー条件のクロック遅延値との間の変動率は｛１００×（Ｙ／Ｘ−１）｝［％］、ＲＣｗｏｒｓｔコーナー条件のクロック遅延値との間の変動率は｛１００×（Ｚ／Ｘ−１）｝［％］となる。

具体的には、例えば、図９に示した遅延解析結果９００を参照することにより、各遅延情報９００−１〜９００−３から特定されるクロック遅延値を、それぞれ対応する上記式に代入することによって、コーナー条件ごとの遅延差または変動率を算出することができる。図１０および図１１を用いて、遅延解析結果９００に基づく算出結果について説明する。

図１０は、算出結果の一例を示す説明図（その１）である。図１０において、算出結果１０００は、遅延解析結果９００に基づくコーナー条件ごとの遅延差情報１０００−１〜１０００−３を有している。例えば、Ｃｗｏｒｓｔコーナー条件を参照すると、Ｃｂｅｓｔコーナー条件のクロック遅延値との遅延差は−９［ｐｓ］、ＲＣｗｏｒｓｔコーナー条件のクロック遅延値との遅延差は−７［ｐｓ］である。

図１１は、算出結果の一例を示す説明図（その２）である。図１１において、算出結果１１００は、遅延解析結果９００に基づくコーナー条件ごとの変動率情報１１００−１〜１１００−３を有している。例えば、Ｃｗｏｒｓｔコーナー条件を参照すると、Ｃｂｅｓｔコーナー条件のクロック遅延値との間の変動率は−９［％］、ＲＣｗｏｒｓｔコーナー条件のクロック遅延値との間の変動率は−７［％］である。

なお、配線に関する複数通りの配線幅を表わす情報が回路情報に含まれている場合、配線幅ごとに遅延差（または、変動率）が算出されることとなる。例えば、Ｐ［μｍ］、Ｑ［μｍ］、Ｒ［μｍ］（ただし、Ｐ＜Ｑ＜Ｒ）の３通りの配線幅を表わす情報が回路情報に含まれているとする。

この場合、算出部８０２は、複数通りの配線幅を用いて解析された遅延解析結果に基づいて、配線幅ごとに遅延差（または、変動率）を算出する。さらに、使用する配線層を表わす情報が回路情報に含まれている場合、その配線層に応じて解析された遅延解析結果に基づいて、遅延差（または、変動率）が算出されることとなる。

決定部８０３は、算出部８０２によって算出された算出結果に基づいて、複数のコーナー条件の中から設計対象回路のレイアウト設計に用いるコーナー条件を決定する機能を有する。具体的には、例えば、複数のコーナー条件のうち、遅延差が最小となるコーナー条件を設計対象回路のレイアウト設計に用いるコーナー条件に決定することとしてもよい。

より詳細に説明すると、まず、コーナー条件ごとに、他のコーナー条件との遅延差（または、変動率）が最大となる最大遅延差（または、最大変動率）を特定する。つぎに、コーナー条件ごとの最大遅延差の絶対値を比較して、その絶対値が最小となるコーナー条件を特定する。このあと、決定部８０３は、最大遅延差の絶対値が最小（以下、「最小絶対値」という）となるコーナー条件を、設計対象回路５００のＴＤＬ（タイミング・ドリブン・レイアウト）に用いるコーナー条件に決定する。

ここで、図１０に示した算出結果１０００を例に挙げると、決定部８０３は、遅延差情報１０００−１〜１０００−３から、コーナー条件ごとに、他のコーナー条件との遅延差が最大となる最大遅延差「−９，９，７」を特定する。つぎに、コーナー条件ごとの最大遅延差の絶対値「９，９，７」を比較して、その絶対値が最小（ここでは、「７」）となるコーナー条件（ＲＣｗｏｒｓｔ）を特定し、ＲＣｗｏｒｓｔコーナー条件を設計対象回路５００のＴＤＬに用いるコーナー条件に決定する。

また、決定部８０３は、さらに、コーナー条件ごとの設計対象回路に挿入されるバッファ数に基づいて、設計対象回路のレイアウト設計に用いるコーナー条件を決定することとしてもよい。ここで、バッファ数とは、コーナー条件ごとのレイアウト時に挿入されるバッファの総数である。なお、挿入されるバッファ数を表わすバッファ情報は、例えば、コーナー条件ごとのレイアウト終了後、ＲＯＭ７０２やＲＡＭ７０３などの記憶部に記憶される。

通常、挿入されるバッファ数の増加にともなって、消費電力が増大する。このため、例えば、上述したコーナー条件ごとの遅延差または変動率が同程度であった場合、消費電力の増大化を防ぐために、挿入されるバッファ数が少ないコーナー条件を、レイアウト設計に用いるコーナー条件として優先的に決定することとしてもよい。

具体的には、例えば、決定部８０３は、遅延差（または、変動率）が予め設定された閾値以下となるコーナー条件のうち、バッファ数が最小となるコーナー条件を設計対象回路のレイアウト設計に用いるコーナー条件に決定することとしてもよい。この閾値は、キーボード７１０やマウス７１１などをユーザが操作することで、任意に設定可能である。

ここで、コーナー条件（Ｃｗｏｒｓｔ、Ｃｂｅｓｔ、ＲＣｗｏｒｓｔ）ごとのバッファ数が「１５００，１２５０，１２００」であり、閾値が「１０」に設定されているとする。この場合、図１０に示した算出結果１０００を例に挙げると、決定部８０３は、最大遅延差が１０以下となる３つのコーナー条件のうち、バッファ数が最小となるＲＣｗｏｒｓｔコーナー条件を設計対象回路５００のＴＤＬに用いるコーナー条件に決定する。

また、決定部８０３は、コーナー条件ごとの最大遅延差の絶対値が、最小絶対値の所定範囲内となるコーナー条件のうち、バッファ数が最小となるコーナー条件を設計対象回路のレイアウト設計に用いるコーナー条件に決定することとしてもよい。なお、所定範囲は、キーボード７１０やマウス７１１などをユーザが操作することで、予め任意に設定可能である。

ここで、コーナー条件（Ｃｗｏｒｓｔ、Ｃｂｅｓｔ、ＲＣｗｏｒｓｔ）ごとのバッファ数が「１５００，１２５０，１２００」であり、所定範囲が「３」に設定されているとする。この場合、図１０に示した算出結果１０００を例に挙げると、決定部８０３は、最小絶対値「７」の所定範囲内、すなわち、最大遅延差が７以上１０以下となる３つのコーナー条件のうち、バッファ数が最小となるＲＣｗｏｒｓｔコーナー条件を、設計対象回路５００のＴＤＬに用いるコーナー条件に決定する。

また、決定部８０３は、遅延差が予め設定された閾値以下となるコーナー条件のうち、他のコーナー条件のクロック遅延値との遅延差の絶対値を累積した累積遅延差が最小となるコーナー条件を、設計対象回路のレイアウト設計に用いるコーナー条件に決定することとしてもよい。

ここで、閾値が「１０」に設定されているとする。この場合、図１０に示した算出結果１０００を例に挙げると、決定部８０３は、最大遅延差が１０以下となる３つのコーナー条件のうち、遅延差の絶対値を累積した累積遅延差「１６，１１，９」が最小となるＲＣｗｏｒｓｔコーナー条件を、設計対象回路５００のＴＤＬに用いるコーナー条件に決定する。

出力部８０４は、決定部８０３によって決定された決定結果を出力する機能を有する。具体的には、例えば、遅延差または変動率が最小となるコーナー条件を表わす決定結果を出力する。なお、出力部８０４による出力形式は、ディスプレイ７０８での画面表示、プリンタ７１３での印刷出力、メモリへのデータ出力（保存）、外部のコンピュータ装置への送信のいずれであってもよい。

ユーザは、出力部８０４によって出力される出力結果から、ＴＤＬに用いる最適なコーナー条件を判断することができる。なお、決定部８０３によって決定された決定結果を用いて自動的に設計対象回路のＴＤＬを実行し、ＴＤＬ後のサインオフ検証を実行することとしてもよい。

また、出力部８０４は、算出部８０２によって算出された算出結果を出力することとしてもよい。さらに、出力部８０４は、コーナー条件ごとの設計対象回路に挿入されるバッファ数を表わす挿入バッファ情報を出力することとしてもよい。具体的には、例えば、記憶部に記憶されている算出結果および挿入バッファ情報を読み出して、その算出結果および挿入バッファ情報を出力する。

より詳細に説明すると、例えば、不図示の作成部は、算出部８０２によって算出された算出結果に基づいて、遅延差（または、変動率）をグラフ化して表わす遅延差（または、変動率）グラフを生成する。また、作成部は、記憶部から読み出された挿入バッファ情報に基づいて、挿入されるバッファ数をグラフ化して表わすバッファ数グラフを作成する。

そして、出力部８０４は、作成部によって作成された遅延差（または、変動率）グラフまたは／およびバッファ数グラフを出力することとしてもよい。ここで、変動率グラフおよびバッファ数グラフの具体例について説明する。図１２−１〜図１２−３は、変動率グラフの一例を示す説明図である。また、図１３−１〜図１３−３は、バッファ数グラフの一例を示す説明図である。なお、複数の配線層のうち４／５層を使用する場合を例に挙げて説明する。

図１２−１〜図１２−３には、配線の配線幅Ｐ［μｍ］，Ｑ［μｍ］，Ｒ［μｍ］（Ｐ＜Ｑ＜Ｒ）に応じた変動率グラフ１２１０〜１２３０が表記されている。具体的には、例えば、図１２−１には、図１１に示した変動率情報１１００−１〜１１００−３に基づいて生成された変動率グラフ１２１０が表記されている。

ユーザは、例えば、ディスプレイ７０８に表示される変動率グラフ１２１０を視認することにより、クロック遅延値の変動率を判断することができる。具体的には、例えば、Ｃｗｏｒｓｔコーナー条件を参照すると、Ｃｂｅｓｔコーナー条件のクロック遅延値との間の変動率は−９［％］、ＲＣｗｏｒｓｔコーナー条件のクロック遅延値との間の変動率は−７［％］であると判断することができる。

同様に、図１２−２には、配線の配線幅がＱ［μｍ］であった場合の変動率情報に基づいて生成された変動率グラフ１２２０が表記されている。また、図１２−３には、配線の配線幅がＲ［μｍ］であった場合の変動率情報に基づいて生成された変動率グラフ１２３０が表記されている。

図１３−１〜図１３−３には、配線の配線幅Ｐ［μｍ］，Ｑ［μｍ］，Ｒ［μｍ］（Ｐ＜Ｑ＜Ｒ）に応じたバッファ数グラフ１３１０〜１３３０が表記されている。具体的には、例えば、図１３−１には、記憶部に記憶されている挿入バッファ情報（Ｃｗｏｒｓｔ、Ｃｂｅｓｔ、ＲＣｗｏｒｓｔ）＝（１５００，１２５０，１２００）に基づいて生成されたバッファ数グラフ１３１０が表記されている。

ユーザは、例えば、ディスプレイ７０８に表示されるバッファ数グラフ１３１０を視認することにより、設計対象回路に挿入されるバッファ数を判断することができる。具体的には、例えば、Ｃｗｏｒｓｔコーナー条件を参照すると、挿入されるバッファ数は１５００個であると判断することができる。

同様に、図１３−２には、配線の配線幅がＱ［μｍ］であった場合の挿入バッファ情報に基づいて生成されたバッファ数グラフ１３２０が表記されている。また、図１３−３には、配線の配線幅がＲ［μｍ］であった場合の挿入バッファ情報に基づいて生成されたバッファ数グラフ１３３０が表記されている。

選択部８０５は、複数コーナー条件から、一のコーナー条件の選択を受け付ける機能を有する。具体的には、例えば、ユーザは、ディスプレイ７０８に表示された変動率グラフ１２１０〜１２３０およびバッファ数グラフ１３１０〜１３３０を参照することにより、ＴＤＬに用いる最適なコーナー条件を判断し、図７に示したキーボード７１０やマウス７１１などを操作して一のコーナー条件を選択する。

ここで、図１２−１および図１３−１を例に挙げると、ユーザは、まず、変動率グラフ１２１０から、変動率の絶対値が１０［％］以内となるＣｗｏｒｓｔコーナー条件とＲＣｗｏｒｓｔコーナー条件を特定する。このあと、バッファ数グラフ１３１０から、Ｃｗｏｒｓｔコーナー条件とＲＣｗｏｒｓｔコーナー条件とのバッファ数を比較して、バッファ数が少ない方のＲＣｗｏｒｓｔコーナー条件を選択する。

決定部８０３は、出力部８０４によって算出結果が出力された結果、選択部８０５によって選択された一のコーナー条件を、設計対象回路のレイアウト設計に用いるコーナー条件に決定することとしてもよい。具体的には、例えば、図７に示したキーボード７１０やマウス７１１などをユーザが操作することによって選択された一のコーナー条件を、設計対象回路のレイアウト設計に用いるコーナー条件に決定する。

（レイアウト支援装置のレイアウト支援処理手順）
つぎに、本実施の形態にかかるレイアウト支援装置７００のレイアウト支援処理手順について説明する。図１４は、本実施の形態にかかるレイアウト支援装置のレイアウト支援処理手順を示すフローチャートである。

図１４のフローチャートにおいて、まず、取得部８０１により、設計対象回路の配線に関する複数のコーナー条件を用いて解析された設計対象回路の遅延解析結果を取得したか否かを判断する（ステップＳ１４０１）。

ここで、遅延解析結果を取得するのを待って（ステップＳ１４０１：Ｎｏ）、取得した場合（ステップＳ１４０１：Ｙｅｓ）、算出部８０２により、取得部８０１によって取得された遅延解析結果に基づいて、コーナー条件ごとに、コーナー条件を用いて解析されたクロック遅延値と、コーナー条件とは異なる他のコーナー条件を用いて解析されたクロック遅延値との遅延差を算出する（ステップＳ１４０２）。

このあと、決定部８０３により、算出部８０２によって算出された算出結果に基づいて、複数のコーナー条件の中から設計対象回路のレイアウト設計に用いるコーナー条件を決定する決定処理を実行する（ステップＳ１４０３）。

最後に、出力部８０４により、決定部８０３によって決定された決定結果を出力して（ステップＳ１４０４）、本フローチャートによる一連の処理を終了する。また、ステップＳ１４０２において、算出部８０２により、コーナー条件ごとに、コーナー条件を用いて解析されたクロック遅延値に対する、他のコーナー条件を用いて解析されたクロック遅延値の変動率を算出することとしてもよい。

つぎに、図１４に示したステップＳ１４０３における決定処理の処理手順について説明する。図１５は、決定処理の処理手順の一例を示すフローチャートである。ここでは、図１４に示したステップＳ１４０２において、クロック遅延値の変動率が算出された場合を例に挙げて説明する。

図１５のフローチャートにおいて、まず、図１４に示したステップＳ１４０２において算出された算出結果に基づいて、変動率グラフを作成する（ステップＳ１５０１）。このあと、出力部８０４により、ステップＳ１５０１において作成された変動率グラフを出力する（ステップＳ１５０２）。

ここで、選択部８０５により、複数コーナー条件から、一のコーナー条件の選択を受け付けるのを待って（ステップＳ１５０３：Ｎｏ）、一のコーナー条件の選択を受け付けた場合（ステップＳ１５０３：Ｙｅｓ）、決定部８０３により、選択部８０５によって選択された一のコーナー条件を設計対象回路のレイアウト設計に用いるコーナー条件に決定して（ステップＳ１５０４）、図１４に示したステップＳ１４０４に移行する。

本実施の形態によれば、複数のコーナー条件のうち、クロック遅延値の遅延差（または、変動率）が最小となるコーナー条件をレイアウト設計に用いるコーナー条件に決定することができる。これにより、複数のコーナー条件におけるクロック遅延値のばらつきを抑えることができ、ＴＤＬをおこなう際の、ＥＣＯ（Ｅｎｇｉｎｅｅｒｉｎｇ Ｃｈａｎｇｅ Ｏｒｄｅｒ）回数を削減することができる。

また、クロック遅延値の遅延差（または、変動率）が同程度に小さいコーナー条件が複数存在する場合には、バッファ数が最小となるコーナー条件をレイアウト設計に用いるコーナー条件に決定することができる。これにより、消費電力を抑えたレイアウト設計を実現することができる。

以上説明したように、このレイアウト支援プログラム、該プログラムを記録した記録媒体、レイアウト支援装置、およびレイアウト支援方法によれば、効率的なレイアウト設計を実現することにより、ＴＡＴの低減化および設計期間の短縮化を図ることができる。

なお、本実施の形態で説明したレイアウト支援方法は、予め用意されたプログラムをパーソナル・コンピュータやワークステーションなどのコンピュータで実行することにより実現することができる。このプログラムは、ハードディスク、フレキシブルディスク、ＣＤ−ＲＯＭ、ＭＯ、ＤＶＤなどのコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行される。またこのプログラムは、インターネットなどのネットワークを介して配布することが可能な伝送媒体であってもよい。

また、本実施の形態で説明したレイアウト支援装置７００は、スタンダードセルやストラクチャードＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）などの特定用途向けＩＣ（以下、単に「ＡＳＩＣ」と称す。）やＦＰＧＡなどのＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）によっても実現することができる。具体的には、たとえば、上述したレイアウト支援装置７００の機能８０１〜８０５をＨＤＬ記述によって機能定義し、そのＨＤＬ記述を論理合成してＡＳＩＣやＰＬＤに与えることにより、レイアウト支援装置７００を製造することができる。

上述した実施の形態に関し、さらに以下の付記を開示する。

（付記１）コンピュータを、
設計対象回路の配線に関する複数のコーナー条件を用いて解析された前記設計対象回路の遅延解析結果を取得する取得手段、
前記取得手段によって取得された遅延解析結果に基づいて、前記コーナー条件ごとに、前記コーナー条件を用いて解析されたクロック遅延値と、前記コーナー条件とは異なる他のコーナー条件を用いて解析されたクロック遅延値との遅延差を算出する算出手段、
前記算出手段によって算出された算出結果に基づいて、前記複数のコーナー条件の中から前記設計対象回路のレイアウト設計に用いるコーナー条件を決定する決定手段、
前記決定手段によって決定された決定結果を出力する出力手段、
として機能させることを特徴とするレイアウト支援プログラム。

（付記２）前記決定手段は、
前記複数のコーナー条件のうち、前記遅延差が最小となるコーナー条件を前記設計対象回路のレイアウト設計に用いるコーナー条件に決定することを特徴とする付記１に記載のレイアウト支援プログラム。

（付記３）前記決定手段は、
さらに、前記コーナー条件ごとの前記設計対象回路に挿入されるバッファ数に基づいて、前記設計対象回路のレイアウト設計に用いるコーナー条件を決定することを特徴とする付記１に記載のレイアウト支援プログラム。

（付記４）前記決定手段は、
前記遅延差が予め設定された閾値以下となるコーナー条件のうち、前記バッファ数が最小となるコーナー条件を、前記設計対象回路のレイアウト設計に用いるコーナー条件に決定することを特徴とする付記３に記載のレイアウト支援プログラム。

（付記５）前記決定手段は、
前記遅延差が最小の遅延差の所定範囲内となるコーナー条件のうち、前記バッファ数が最小となるコーナー条件を前記設計対象回路のレイアウト設計に用いるコーナー条件に決定することを特徴とする付記３に記載のレイアウト支援プログラム。

（付記６）前記算出手段は、
前記配線に関する複数通りの配線幅を用いて解析された前記遅延解析結果に基づいて、前記配線幅ごとに前記遅延差を算出することを特徴とする付記１〜５のいずれか一つに記載のレイアウト支援プログラム。

（付記７）前記コンピュータを、
前記複数コーナー条件から、一のコーナー条件の選択を受け付ける選択手段として機能させ、
前記出力手段は、
前記算出手段によって算出された算出結果を出力し、
前記決定手段は、
前記出力手段によって前記算出結果が出力された結果、前記選択手段によって選択された一のコーナー条件を、前記設計対象回路のレイアウト設計に用いるコーナー条件に決定することを特徴とする付記１に記載のレイアウト支援プログラム。

（付記８）前記出力手段は、
さらに、前記コーナー条件ごとの前記設計対象回路に挿入されるバッファ数を表わす挿入バッファ情報を出力することを特徴とする付記７に記載のレイアウト支援プログラム。

（付記９）前記算出手段は、
前記コーナー条件ごとに、前記コーナー条件を用いて解析されたクロック遅延値に対する、前記他のコーナー条件を用いて解析されたクロック遅延値の変動率を算出することを特徴とする付記１に記載のレイアウト支援プログラム。

（付記１０）付記１〜９のいずれか一つに記載のレイアウト支援プログラムを記録したコンピュータに読み取り可能な記録媒体。

（付記１１）設計対象回路の配線に関する複数のコーナー条件を用いて解析された前記設計対象回路の遅延解析結果を取得する取得手段と、
前記取得手段によって取得された遅延解析結果に基づいて、前記コーナー条件ごとに、前記コーナー条件を用いて解析されたクロック遅延値と、前記コーナー条件とは異なる他のコーナー条件を用いて解析されたクロック遅延値との遅延差を算出する算出手段と、
前記算出手段によって算出された算出結果に基づいて、前記複数のコーナー条件の中から前記設計対象回路のレイアウト設計に用いるコーナー条件を決定する決定手段と、
前記決定手段によって決定された決定結果を出力する出力手段と、
を備えることを特徴とするレイアウト支援装置。

（付記１２）設計対象回路の配線に関する複数のコーナー条件を用いて解析された前記設計対象回路の遅延解析結果を取得する取得工程と、
前記取得工程によって取得された遅延解析結果に基づいて、前記コーナー条件ごとに、前記コーナー条件を用いて解析されたクロック遅延値と、前記コーナー条件とは異なる他のコーナー条件を用いて解析されたクロック遅延値との遅延差を算出する算出工程と、
前記算出工程によって算出された算出結果に基づいて、前記複数のコーナー条件の中から前記設計対象回路のレイアウト設計に用いるコーナー条件を決定する決定工程と、
前記決定工程によって決定された決定結果を出力する出力工程と、
を含んだことを特徴とするレイアウト支援方法。

本実施の形態の概要を示す説明図である。 配線コーナーを示す説明図である。 配線断面構造を示す説明図である。 配線の構造定義を示す説明図である。 設計対象回路の一例を示す回路図である。 セルライブラリの記憶内容を示す説明図である。 本実施の形態にかかるレイアウト支援装置のハードウェア構成を示すブロック図である。 本実施の形態にかかるレイアウト支援装置の機能的構成を示すブロック図である。 遅延解析結果の一例を示す説明図である。 算出結果の一例を示す説明図（その１）である。 算出結果の一例を示す説明図（その２）である。 変動率グラフの一例を示す説明図（その１）である。 変動率グラフの一例を示す説明図（その２）である。 変動率グラフの一例を示す説明図（その３）である。 バッファ数グラフの一例を示す説明図（その１）である。 バッファ数グラフの一例を示す説明図（その２）である。 バッファ数グラフの一例を示す説明図（その３）である。 本実施の形態にかかるレイアウト支援装置のレイアウト支援処理手順を示すフローチャートである。 決定処理の処理手順の一例を示すフローチャートである。

符号の説明

３１０ 層間絶縁膜
３２０ 配線メタル
４００ 配線構造テーブル
５００ 設計対象回路
６００ セルライブラリ
６００−１〜６００−ｎ 遅延分布情報
７００ レイアウト支援装置
８０１ 取得部
８０２ 算出部
８０３ 決定部
８０４ 出力部
８０５ 選択部
９００ 遅延解析結果
９００−１〜９００−３ 遅延情報
１０００，１１００ 算出結果
１０００−１〜１０００−３ 遅延差情報
１１００−１〜１１００−３ 変動率情報
１２１０〜１２３０ 変動率グラフ
１３１０〜１３３０ バッファ数グラフ

Claims (8)

1. コンピュータを、
   設計対象回路の配線に関する複数のコーナー条件を用いて解析された前記設計対象回路の遅延解析結果を取得する取得手段、
   前記取得手段によって取得された遅延解析結果に基づいて、前記コーナー条件ごとに、前記コーナー条件を用いて解析されたクロック遅延値と、前記コーナー条件とは異なる他のコーナー条件を用いて解析されたクロック遅延値との遅延差を算出する算出手段、
   前記算出手段によって算出された算出結果に基づいて、前記複数のコーナー条件の中から前記設計対象回路のレイアウト設計に用いるコーナー条件を決定する決定手段、
   前記決定手段によって決定された決定結果を出力する出力手段、
   として機能させることを特徴とするレイアウト支援プログラム。
2. 前記決定手段は、
   前記複数のコーナー条件のうち、前記遅延差が最小となるコーナー条件を前記設計対象回路のレイアウト設計に用いるコーナー条件に決定することを特徴とする請求項１に記載のレイアウト支援プログラム。
3. 前記決定手段は、
   さらに、前記コーナー条件ごとの前記設計対象回路に挿入されるバッファ数に基づいて、前記設計対象回路のレイアウト設計に用いるコーナー条件を決定することを特徴とする請求項１に記載のレイアウト支援プログラム。
4. 前記決定手段は、
   前記遅延差が予め設定された閾値以下となるコーナー条件のうち、前記バッファ数が最小となるコーナー条件を、前記設計対象回路のレイアウト設計に用いるコーナー条件に決定することを特徴とする請求項３に記載のレイアウト支援プログラム。
5. 前記コンピュータを、
   前記複数のコーナー条件から、一のコーナー条件の選択を受け付ける選択手段として機能させ、
   前記出力手段は、
   前記算出手段によって算出された算出結果を出力し、
   前記決定手段は、
   前記出力手段によって前記算出結果が出力された結果、前記選択手段によって選択された一のコーナー条件を、前記設計対象回路のレイアウト設計に用いるコーナー条件に決定することを特徴とする請求項１に記載のレイアウト支援プログラム。
6. 請求項１〜５のいずれか一つに記載のレイアウト支援プログラムを記録したコンピュータに読み取り可能な記録媒体。
7. 設計対象回路の配線に関する複数のコーナー条件を用いて解析された前記設計対象回路の遅延解析結果を取得する取得手段と、
   前記取得手段によって取得された遅延解析結果に基づいて、前記コーナー条件ごとに、前記コーナー条件を用いて解析されたクロック遅延値と、前記コーナー条件とは異なる他のコーナー条件を用いて解析されたクロック遅延値との遅延差を算出する算出手段と、
   前記算出手段によって算出された算出結果に基づいて、前記複数のコーナー条件の中から前記設計対象回路のレイアウト設計に用いるコーナー条件を決定する決定手段と、
   前記決定手段によって決定された決定結果を出力する出力手段と、
   を備えることを特徴とするレイアウト支援装置。
8. コンピュータが、
   設計対象回路の配線に関する複数のコーナー条件を用いて解析された前記設計対象回路の遅延解析結果を取得する取得工程と、
   前記取得工程によって取得された遅延解析結果に基づいて、前記コーナー条件ごとに、前記コーナー条件を用いて解析されたクロック遅延値と、前記コーナー条件とは異なる他のコーナー条件を用いて解析されたクロック遅延値との遅延差を算出する算出工程と、
   前記算出工程によって算出された算出結果に基づいて、前記複数のコーナー条件の中から前記設計対象回路のレイアウト設計に用いるコーナー条件を決定する決定工程と、
   前記決定工程によって決定された決定結果を出力する出力工程と、
   を実行することを特徴とするレイアウト支援方法。

Images