JP5531807B2 - 設計支援プログラム、設計支援装置、および設計支援方法 - Google Patents
設計支援プログラム、設計支援装置、および設計支援方法 Download PDFInfo
- Publication number
- JP5531807B2 JP5531807B2 JP2010139637A JP2010139637A JP5531807B2 JP 5531807 B2 JP5531807 B2 JP 5531807B2 JP 2010139637 A JP2010139637 A JP 2010139637A JP 2010139637 A JP2010139637 A JP 2010139637A JP 5531807 B2 JP5531807 B2 JP 5531807B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- elapsed time
- output voltage
- output
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
- G06F30/3312—Timing analysis
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
(設計支援装置のハードウェア)
図2は、設計支援装置のハードウェアを示すブロック図である。図2において、設計支援装置は、CPU(Central Processing Unit)201と、ROM(Read‐Only Memory)202と、RAM(Random Access Memory)203と、を有している。さらに、設計支援装置は、磁気ディスクドライブ204と、磁気ディスク205と、光ディスクドライブ206と、光ディスク207と、ディスプレイ208と、I/F(Interface)209と、キーボード210と、を有している。さらに、設計支援装置は、マウス211と、スキャナ212と、プリンタ213と、を有している。また、各部はバス200によってそれぞれ接続されている。
図3は、実施の形態1にかかる設計支援装置の機能ブロック図である。設計支援装置300は、取得部301と、変化時間算出部302と、経過時間算出部303と、格納部304と、を有している。図2に示したROM202、RAM203、磁気ディスク205、光ディスク207などの記憶装置に記憶された各機能(取得部301〜格納部304)を有する設計支援プログラムをCPU201がロードする。そして、該設計支援プログラムにコーディングされている処理をCPU201が実行することにより、該各機能が実現される。
図4は、PTV条件の一例を示す説明図である。まず、PTVとは、Process(プロセス)と、Temperature(温度)と、Voltage(電圧)を示している。PTV条件テーブル400では、PTV条件の項目401とプロセスの項目402と温度の項目403と電圧の項目404とを有している。PTV条件の項目401には、TYP条件であるか、FAST条件であるか、SLOW条件であるかが保持されている。
・TYP条件:各セルの動作が通常の速度である条件
・FAST条件:各セルの動作が最も速くなる条件
・SLOW条件:各セルの動作が最も遅くなる条件
図5は、セルの一例を示す説明図である。実施の形態1では、インバータのセルを例に挙げて説明する。図5では、セル名がINVERTER1であるインバータのセルをトランジスタ記述で示している。INVERTER1はPMOS(P Channel Metal Oxide Semiconductor)とNMOS(N Channel Metal Oxide Semiconductor)とを有している。IN端子に入力される入力電圧(Vin)とOUT端子から出力される出力電圧(Vds)との時間差が遅延時間である。図5で示すCはINVERTER1内の接合容量(寄生容量)であって、INVERTER1の出力側の負荷容量とは異なる容量である。
・飽和領域:Vds≧Vgs−Vth
・非飽和領域(線形領域):Vds<Vgs−Vth
・μ[cm^2/(V×s)]:キャリア移動度
・ε0(Epsilon0)[F/cm]:真空誘電率
・εox(Epsilon ox)[F/cm]:比誘電率
・Tox[m]:酸化膜圧
・Cox[F]:ゲート容量
・W[m]:ゲート幅
・L[m]:ゲート長
・C[F]:接合容量(寄生容量)
図7は、トランジスタ特性のテーブルを示す説明図である。トランジスタ特性のテーブル700は、テーブル701とテーブル712とを有している。なお、トランジスタ特性のテーブル700は、磁気ディスク205、光ディスク207などの記憶装置に記憶されている。
図8は、Vdsの一例を示す説明図である。テーブル800はVdsの項目801を有し、Vdsの項目801にはVdsが保持されている。実施の形態1では図8のようにVdsを1.8[V]から0.0[V]まで0.1[V]ステップで変化させ、上記式(1)または上記式(2)を用いてIdsを算出する。Vdsが1.8〜1.5[V]の場合、INVERTER1の動作領域は飽和領域であるため、上記式(1)でIdsが算出される。Vdsが1.4〜0.0[V]の場合、INVERTER1の動作領域は非飽和領域であるため、上記式(2)でIdsが算出される。
具体的には、たとえば、CPU201が、上記式(1)を記憶装置から取得し、式(1)内の各パラメータをトランジスタ特性のテーブル700から取得し、上記式(1)に設定する。そして、たとえば、CPU201が、NMOSの動作領域が飽和領域におけるIdsを算出する。すなわち、Vdsが1.8〜1.5[V]の場合のIdsが算出される。飽和領域においてはVdsに関係なくIdsは同一電流値である。なお、算出結果は、RAM203、磁気ディスク205、光ディスク207などの記憶装置に記憶される。
図9は、VdsごとのIdsの一例を示す説明図である。テーブル900は、VdsごとのIdsを示し、Vdsの項目901とIdsの項目902とを有している。Vdsの項目901にはVdsが保持され、Idsの項目902には該VdsのIdsが保持されている。
・tAB:3.279535511146584E−12
・tBC:5.17154782518248E−12
・Vdsが1.7[V]時の経過時間[sec]:tAB/3
・Vdsが1.6[V]時の経過時間[sec]:tAB/3+(該1.7[V]時の経過時間)
・Vdsが1.5[V]時の経過時間[sec]:tAB/3+(該1.6[V]時の経過時間)
・Vdsが1.3[V]時の経過時間[sec]:tBC/6+(該1.4[V]時の経過時間)
・Vdsが1.2[V]時の経過時間[sec]:tBC/6+(該1.3[V]時の経過時間)
・Vdsが1.1[V]時の経過時間[sec]:tBC/6+(該1.2[V]時の経過時間)
・Vdsが1.0[V]時の経過時間[sec]:tBC/6+(該1.1[V]時の経過時間)
・Vdsが0.9[V]時の経過時間[sec]:tBC/6+(該1.0[V]時の経過時間)
つぎに、INVERTER1内のNMOSの内部抵抗(rDS)の算出について説明する。具体的には、たとえば、CPU201は、VdsをIdsで割ることにより、rDSを算出する。
つぎに、trとtfとの影響を考慮した電流テーブルの作成について説明する。ここで、trとは立ち上がり入力電圧(Vin)が立ち上がるまでの時間を示し、tfとは立ち下がり入力電圧(Vin)が立ち下がるまでの時間を示す。
図14および図15は、実施の形態1にかかる設計支援装置300による設計支援処理手順の一例を示すフローチャートである。まず、CPU201が、トランジスタの各パラメータを取得する(ステップS1401)。そして、CPU201が、複数のPTV条件から特定のPTV条件を選択し(ステップS1402)、選択したPTV条件のVthを取得する(ステップS1403)。
つぎに、実施の形態2では、実施の形態1で作成した電流テーブルを用いて設計対象回路の回路情報内の対象セルの遅延時間を算出する例を説明する。また、実施の形態2では、実施の形態1で説明したハードウェアについては同一であるため、同一符号としてその説明を省略する。
図16は、実施の形態2にかかる設計支援装置の機能ブロック図である。設計支援装置1600は、抽出部1601と、決定部1602と、補正部1603と、出力部1604と、特定部1605と、算出部1606と、を有している。図2に示したROM202、RAM203、磁気ディスク205、光ディスク207などの記憶装置に記憶された各機能(抽出部1601〜算出部1606)を有する設計支援プログラムをCPU201がロードする。そして、該設計支援プログラムにコーディングされている処理をCPU201が実行することにより、該各機能が実現される。
図17は、電流テーブル群の一例を示す説明図である。電流テーブル群1700は、セルごとの電流テーブルを有している。INVERTER1を例に挙げると、電流テーブル群1700には、INVERTER1の電流テーブルやINVETER2の電流テーブルなど、各セルの電流テーブルを有している。INVERTE1の電流テーブル群は、TYP条件のテーブル群と、FAST条件のテーブル群と、SLOW条件のテーブル群を有している。さらに、TYP条件のテーブル群は、立ち上がり入力のテーブルと、立ち下がり入力のテーブルとを有している。
図18は、内部抵抗テーブル群の一例を示す説明図である。内部抵抗テーブル群1800は、セルごとに各セル内のMOSの内部抵抗の値を保持している。たとえば、内部抵抗テーブル1801では、INVERTER1のNMOSの内部抵抗の値とINVERTER1のPMOSの内部抵抗の値とを保持している。
図19は、設計対象回路の回路情報の一例を示す説明図である。回路情報1900は、設計対象回路内のセルの接続情報を含む電子データであり、具体的には、たとえば、設計対象回路のレイアウトデータや論理合成後における設計対象回路のネットリストである。回路情報1900では、セルC1〜C7を有している。
図20は、配線テーブルの一例を示す説明図である。まず、配線テーブル2000では、回路情報1900内の各セルの出力から次段セルへの入力までの配線の配線抵抗の値や配線容量の値を保持している。配線テーブル2000では、配線の項目2001と、配線抵抗の項目2002と、配線容量の項目2003と、を有している。
図21は、セルの入力容量の一例を示す説明図である。入力容量テーブル2100では各セルの入力容量の値を保持している。入力容量テーブル2100ではセル名の項目2101と入力容量の項目2102とを有している。たとえば、セル名の項目2101に保持されているセル名がINVERTER1の場合、入力容量の項目2100は5[fF]が保持されている。
図22は、制約テーブルの一例を示す説明図である。制約テーブル2200には、外部入力スルーと外部負荷容量の値と外部負荷抵抗の値とが格納されている。実施の形態2では、上述のようにセルC1の入力スルーには制約テーブル2200内の外部入力スルーの項目2201に保持されている値を用いる。また、上述のように実施の形態2では、セルC7の負荷容量および負荷抵抗にはそれぞれ制約テーブル2200内の外部負荷容量の項目2202に保持されている値と外部負荷抵抗の項目2203に保持されている値とを用いる。
図23は、閾値テーブルの一例を示す説明図である。閾値テーブル2300では、入力電圧の時間的変化と出力電圧の時間的変化とに基づいて遅延時間を算出する際の、入力電圧の閾値(以下、「入力閾値」と称する。)と、出力電圧の閾値(以下、「出力閾値」と称する。)を保持している。閾値テーブル2300は、セル名の項目2301と、入力閾値の項目2302と、出力閾値の項目2303とを有している。
<時定数の算出>
まず、具体的には、たとえば、CPU201が、回路情報1900からセルC1を対象セルとして選択する。つぎに、具体的には、たとえば、CPU201が、セルC1の次段セル(セルC2)の入力容量の値と、セルC1の出力側のcline1の配線容量の値とcline1の配線抵抗の値とを取得する。そして、たとえば、CPU201が、セルC1の前段セルがあるか無いかを判断し、該前段セルが無いため、制約テーブル2200内の外部入力スルーの項目2201に保持されている値を取得してセルC1の入力スルーに決定する。
・セルC1の次段セル(セルC2)の入力容量の値:5[fF]
・cline1の配線容量の値:5[fF]
・cline1の配線抵抗の値:50[Ω]
・外部入力スルー:10E−12[sec]
・セルC1の負荷容量の値=セルC2の入力容量の値+cline1の配線容量の値
=5.0E−15[F]+5.0E−15[F]
=10.0E−15[F]
・セルC1の時定数=セルC1の負荷容量の値×cline1の配線抵抗の値
=10.0E−15[F]×50[Ω]
=0.5E−12[sec]
図24は、出力電圧の算出例を示す説明図である。つぎに、具体的には、たとえば、CPU201が、抽出した電流テーブルと、INVERTER1のNMOSの内部抵抗に基づいて経過時間ごとの出力電圧の値を算出する。テーブル2400が算出結果である。テーブル2400は、経過時間の項目2401と、Vds_nonRCの項目2402と、Vinの項目2403とを有している。なお、テーブル2400は、RAM203、磁気ディスク205、光ディスク207などの記憶装置に記憶される。
・・・(7)
・tX=13.5[psec]
・tY=12.5[psec]
・tZ=13[psec]
・Vds(tX)=1.162[V]
・Vds(tY)=1.297[V]
・τ=0.5[psec]
・Vds_RC(13)={1.297[V]−1.162[V]}/{13.5[psec]−12.5[psec]}×0.5[psec]+1.162[V]
=1.229[V]
つぎに、対象セルの遅延時間の算出について説明する。具体的には、たとえば、CPU201が、閾値テーブル2300から対象セルの入力閾値と対象セルの出力閾値とをセル名に基づいて検索する。閾値テーブル2300内にINVERTER1に対応するセル名が無いため、DEFAULTの閾値が検索される。DEFAULTの入力閾値が50[%]であり、DEFAULTの出力閾値が50[%]である。
つぎに、対象セルの出力閾値と該対象セルの次段セルの入力閾値とが異なる場合について説明する。例2では対象セルを回路情報1900内のセルC4とする。
図31〜図34は、実施の形態2にかかる設計支援装置1600による設計支援処理手順の一例を示すフローチャートである。まず、CPU201が、回路情報内のパスPを構成するセルごとにパスPを分割する(ステップS3101)。そして、CPU201が、i=1とし(ステップS3102)、パスP上の先頭からi番目の分割パスPiがあるか否かを判断する(ステップS3103)。
前記記憶装置から、設計対象回路の回路情報の中から選ばれた対象セルに関する前記各経過時間での出力電圧値を抽出する抽出工程と、
前記抽出工程により抽出された前記対象セルの各出力電圧値の経過時間から、特定電圧値に基づいて補正対象とする経過時間を決定する決定工程と、
前記決定工程により決定された経過時間に前記対象セルの出力側の時定数を加算する補正工程と、
前記補正工程による補正後の経過時間ごとの出力電圧値と前記決定工程により決定されなかった経過時間ごとの出力電圧値とを出力する出力工程と、
を実行させることを特徴とする設計支援プログラム。
前記出力工程により出力された出力電圧値のうち、前記対象セルの出力電圧の閾値である出力電圧値の経過時間を特定する特定工程と、
前記対象セルへの入力電圧の変化開始から該入力電圧が該入力電圧の閾値となるまでの経過時間と、前記特定工程により特定された経過時間との時間差を算出する算出工程と、
を実行させることを特徴とする付記1に記載の設計支援プログラム。
前記出力工程により出力された出力電圧値のうち、前記対象セルの次段セルの前記入力電圧の閾値である出力電圧値の経過時間を特定する特定工程と、
前記対象セルへの入力電圧の変化開始から該入力電圧が該入力電圧の閾値となるまでの経過時間と、前記特定工程により特定された経過時間との時間差を算出する算出工程と、
を実行させることを特徴とする付記1に記載の設計支援プログラム。
特定電圧値以上であるセルの複数の出力電圧値の各出力電圧値での前記セルの出力電流値を記憶する記憶装置から前記各出力電圧値での出力電流値を取得する取得工程と、
前記セル内のトランジスタの接合容量の値と、前記セルのゲート閾値電圧の値と、前記取得工程により取得された出力電流値とに基づいて、前記複数の出力電圧値のうち最も低い電圧値から、前記複数の出力電圧値のうち最も高い電圧値までに前記出力電流値が変化する変化時間を算出する変化時間算出工程と、
前記変化時間算出工程により算出された変化時間に基づいて、前記セルへの入力電圧の変化開始時からの経過時間を前記出力電流値ごとに算出する経過時間算出工程と、
前記経過時間算出工程により算出された前記出力電流値ごとの経過時間を前記記憶装置へ格納する格納工程と、
を実行させることを特徴とする設計支援プログラム。
特定電圧値未満であるセルの複数の出力電圧値の各出力電圧値での前記セルの出力電流値を記憶する記憶装置から前記各出力電圧値での出力電流値を取得する取得工程と、
前記セル内のトランジスタの接合容量の値と、前記セルへの入力電圧の値と、前記取得工程により取得された出力電流値とに基づいて、前記複数の出力電圧値のうち最も低い電圧値から、前記複数の出力電圧値のうち最も高い電圧値までに前記出力電流値が変化する変化時間を算出する変化時間算出工程と、
前記変化時間算出工程により算出された変化時間に基づいて、前記入力電圧の変化開始時からの経過時間を前記出力電流値ごとに算出する経過時間算出工程と、
前記経過時間算出工程により算出された前記出力電流値ごとの経過時間を前記記憶装置へ格納する格納工程と、
を実行させることを特徴とする設計支援プログラム。
前記抽出手段により抽出された各出力電圧値の経過時間から、特定電圧値に基づいて補正対象とする経過時間を決定する決定手段と、
前記決定手段により決定された経過時間に前記対象セルの出力側の時定数を加算する補正手段と、
前記補正手段による補正後の経過時間ごとの出力電圧値と前記決定手段により決定されなかった経過時間ごとの出力電圧値とを出力する出力手段と、
を備えることを特徴とする設計支援装置。
前記セル内のトランジスタの接合容量の値と、前記セルのゲート閾値電圧の値と、前記取得手段により取得された出力電流値とに基づいて、前記複数の出力電圧値のうち最も低い電圧値から、前記複数の出力電圧値のうち最も高い電圧値までに前記出力電流値が変化する変化時間を算出する変化時間算出手段と、
前記変化時間算出手段により算出された変化時間に基づいて、前記セルへの入力電圧の変化開始時からの経過時間を前記出力電流値ごとに算出する経過時間算出手段と、
前記経過時間算出手段により算出された前記出力電流値ごとの経過時間を前記記憶装置へ格納する格納手段と、
を備えることを特徴とする設計支援装置。
前記セル内のトランジスタの接合容量の値と、前記セルへの入力電圧の値と、前記取得手段により取得された出力電流値とに基づいて、前記複数の出力電圧値のうち最も低い電圧値から、前記複数の出力電圧値のうち最も高い電圧値までに前記出力電流値が変化する変化時間を算出する変化時間算出手段と、
前記変化時間算出手段により算出された変化時間に基づいて、前記入力電圧の変化開始時からの経過時間を前記出力電流値ごとに算出する経過時間算出手段と、
前記経過時間算出手段により算出された前記出力電流値ごとの経過時間を前記記憶装置へ格納する格納手段と、
を備えることを特徴とする設計支援装置。
前記記憶装置から、設計対象回路の回路情報の中から選ばれた対象セルに関する前記各経過時間での出力電圧値を前記対象セルに基づいて抽出する抽出工程と、
前記抽出工程により抽出された各出力電圧値の経過時間から、特定電圧値に基づいて補正対象とする経過時間を決定する決定工程と、
前記決定工程により決定された経過時間に前記対象セルの出力側の時定数を加算する補正工程と、
前記補正工程による補正後の経過時間ごとの出力電圧値と前記決定工程により決定されなかった経過時間ごとの出力電圧値とを出力する出力工程と、
を実行することを特徴とする設計支援方法。
特定電圧値以上であるセルの複数の出力電圧値の各出力電圧値での前記セルの出力電流値を記憶する記憶装置から前記各出力電圧値での出力電流値を取得する取得工程と、
前記セル内のトランジスタの接合容量の値と、前記セルのゲート閾値電圧の値と、前記取得工程により取得された出力電流値とに基づいて、前記複数の出力電圧値のうち最も低い電圧値から、前記複数の出力電圧値のうち最も高い電圧値までに前記出力電流値が変化する変化時間を算出する変化時間算出工程と、
前記変化時間算出工程により算出された変化時間に基づいて、前記セルへの入力電圧の変化開始時からの経過時間を前記出力電流値ごとに算出する経過時間算出工程と、
前記経過時間算出工程により算出された前記出力電流値ごとの経過時間を前記記憶装置へ格納する格納工程と、
を実行することを特徴とする設計支援方法。
特定電圧値未満であるセルの複数の出力電圧値の各出力電圧値での前記セルの出力電流値を記憶する記憶装置から前記各出力電圧値での出力電流値を取得する取得工程と、
前記セル内のトランジスタの接合容量の値と、前記セルへの入力電圧の値と、前記取得工程により取得された出力電流値とに基づいて、前記複数の出力電圧値のうち最も低い電圧値から、前記複数の出力電圧値のうち最も高い電圧値までに前記出力電流値が変化する変化時間を算出する変化時間算出工程と、
前記変化時間算出工程により算出された変化時間に基づいて、前記入力電圧の変化開始時からの経過時間を前記出力電流値ごとに算出する経過時間算出工程と、
前記経過時間算出工程により算出された前記出力電流値ごとの経過時間を前記記憶装置へ格納する格納工程と、
を実行することを特徴とする設計支援方法。
301 取得部
302 変化時間算出部
303 経過時間算出部
304 格納部
900,1000,2400,2600,2700 テーブル
1003,1300 電流テーブル
1601 抽出部
1602 決定部
1603 補正部
1604 出力部
1605 特定部
1606 算出部
Claims (7)
- セルへ与える入力電圧の変化開始時からの複数の経過時間の各経過時間での前記セルの出力電圧値を前記セルごとに記憶する記憶装置にアクセス可能なコンピュータに、
前記記憶装置から、設計対象回路の回路情報の中から選ばれた対象セルに関する前記各経過時間での出力電圧値を抽出する抽出工程と、
前記抽出工程により抽出された前記対象セルの各出力電圧値の経過時間から、前記対象セルの動作領域が非飽和領域となる出力電圧値に対応する経過時間を補正対象として決定する決定工程と、
前記決定工程により決定された経過時間に前記対象セルの出力側の時定数を加算する補正工程と、
前記補正工程による補正後の経過時間ごとの出力電圧値と前記決定工程により決定されなかった経過時間ごとの出力電圧値とを出力する出力工程と、
を実行させることを特徴とする設計支援プログラム。 - 前記コンピュータに、
前記出力工程により出力された出力電圧値のうち、前記対象セルの出力電圧の閾値である出力電圧値の経過時間を特定する特定工程と、
前記対象セルへの入力電圧の変化開始から該入力電圧が該入力電圧の閾値となるまでの経過時間と、前記特定工程により特定された経過時間との時間差を算出する算出工程と、
を実行させることを特徴とする請求項1に記載の設計支援プログラム。 - 前記コンピュータに、
前記出力工程により出力された出力電圧値のうち、前記対象セルの次段セルの前記入力電圧の閾値である出力電圧値の経過時間を特定する特定工程と、
前記対象セルへの入力電圧の変化開始から該入力電圧が該入力電圧の閾値となるまでの経過時間と、前記特定工程により特定された経過時間との時間差を算出する算出工程と、
を実行させることを特徴とする請求項1に記載の設計支援プログラム。 - 前記コンピュータに、
前記セルの動作領域が非飽和領域となる出力電圧値以上である前記セルの複数の出力電圧値の各出力電圧値での前記セルの出力電流値を記憶する記憶装置から前記各出力電圧値での出力電流値を取得する取得工程と、
前記セル内のトランジスタの接合容量の値と、前記セルのゲート閾値電圧の値と、前記取得工程により取得された出力電流値とに基づいて、前記複数の出力電圧値のうち最も低い電圧値から、前記複数の出力電圧値のうち最も高い電圧値までに前記出力電流値が変化する変化時間を算出する変化時間算出工程と、
前記変化時間算出工程により算出された変化時間に基づいて、前記セルへの入力電圧の変化開始時からの経過時間を前記出力電流値ごとに算出する経過時間算出工程と、
前記経過時間算出工程により算出された各経過時間での前記出力電圧値であって、前記出力電流値と前記セルの内部抵抗に基づく前記出力電圧値を前記セルごとに前記記憶装置へ格納する格納工程と、
を実行させ、
前記抽出工程では、前記格納工程によって前記セルごとに格納された前記各経過時間での前記出力電圧値を含む前記記憶装置から、前記対象セルに関する前記各経過時間での出力電圧値を抽出することを特徴とする請求項1〜3のいずれか一つに記載の設計支援プログラム。 - 前記コンピュータに、
前記セルの動作領域が非飽和領域となる出力電圧値未満である前記セルの複数の出力電圧値の各出力電圧値での前記セルの出力電流値を記憶する記憶装置から前記各出力電圧値での出力電流値を取得する取得工程と、
前記セル内のトランジスタの接合容量の値と、前記セルへの入力電圧の値と、前記取得工程により取得された出力電流値とに基づいて、前記複数の出力電圧値のうち最も低い電圧値から、前記複数の出力電圧値のうち最も高い電圧値までに前記出力電流値が変化する変化時間を算出する変化時間算出工程と、
前記変化時間算出工程により算出された変化時間に基づいて、前記入力電圧の変化開始時からの経過時間を前記出力電流値ごとに算出する経過時間算出工程と、
前記経過時間算出工程により算出された各経過時間での前記出力電圧値であって、前記出力電流値と前記セルの内部抵抗に基づく前記出力電圧値を前記セルごとに前記記憶装置へ格納する格納工程と、
を実行させ、
前記抽出工程では、前記格納工程によって前記セルごとに格納された前記各経過時間での前記出力電圧値を含む前記記憶装置から、前記対象セルに関する前記各経過時間での出力電圧値を抽出することを特徴とする請求項1〜4のいずれか一つに記載の設計支援プログラム。 - セルへ与える入力電圧の変化開始時からの複数の経過時間の各経過時間での前記セルの出力電圧値を前記セルごとに記憶する記憶装置から、設計対象回路の回路情報の中から選ばれた対象セルに関する前記各経過時間での出力電圧値を前記対象セルに基づいて抽出する抽出手段と、
前記抽出手段により抽出された各出力電圧値の経過時間から、前記対象セルの動作領域が非飽和領域となる出力電圧値に対応する経過時間を補正対象として決定する決定手段と、
前記決定手段により決定された経過時間に前記対象セルの出力側の時定数を加算する補正手段と、
前記補正手段による補正後の経過時間ごとの出力電圧値と前記決定手段により決定されなかった経過時間ごとの出力電圧値とを出力する出力手段と、
を備えることを特徴とする設計支援装置。 - セルへ与える入力電圧の変化開始時からの複数の経過時間の各経過時間での前記セルの出力電圧値を前記セルごとに記憶する記憶装置にアクセス可能なコンピュータが、
前記記憶装置から、設計対象回路の回路情報の中から選ばれた対象セルに関する前記各経過時間での出力電圧値を前記対象セルに基づいて抽出する抽出工程と、
前記抽出工程により抽出された各出力電圧値の経過時間から、前記対象セルの動作領域が非飽和領域となる出力電圧値に対応する経過時間を補正対象として決定する決定工程と、
前記決定工程により決定された経過時間に前記対象セルの出力側の時定数を加算する補正工程と、
前記補正工程による補正後の経過時間ごとの出力電圧値と前記決定工程により決定されなかった経過時間ごとの出力電圧値とを出力する出力工程と、
を実行することを特徴とする設計支援方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010139637A JP5531807B2 (ja) | 2010-06-18 | 2010-06-18 | 設計支援プログラム、設計支援装置、および設計支援方法 |
US13/049,674 US20110314434A1 (en) | 2010-06-18 | 2011-03-16 | Computer product, apparatus, and method for supporting design |
US13/049,595 US8381146B2 (en) | 2010-06-18 | 2011-03-16 | Computer product, apparatus, and method for correcting time delay variation of a circuit design |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010139637A JP5531807B2 (ja) | 2010-06-18 | 2010-06-18 | 設計支援プログラム、設計支援装置、および設計支援方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012003612A JP2012003612A (ja) | 2012-01-05 |
JP5531807B2 true JP5531807B2 (ja) | 2014-06-25 |
Family
ID=45329820
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010139637A Expired - Fee Related JP5531807B2 (ja) | 2010-06-18 | 2010-06-18 | 設計支援プログラム、設計支援装置、および設計支援方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US20110314434A1 (ja) |
JP (1) | JP5531807B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102118695B1 (ko) * | 2013-06-28 | 2020-06-03 | 삼성전자주식회사 | 전류 프로파일 모델링을 위한 방법 및 장치 |
KR102371893B1 (ko) | 2017-05-18 | 2022-03-08 | 삼성전자주식회사 | 반도체 메모리 칩, 반도체 메모리 패키지, 및 이를 이용한 전자 시스템 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07160741A (ja) * | 1993-12-09 | 1995-06-23 | Fuji Facom Corp | 電気回路の動作遅延時間模擬方法 |
US5629860A (en) * | 1994-05-16 | 1997-05-13 | Motorola, Inc. | Method for determining timing delays associated with placement and routing of an integrated circuit |
JPH0877240A (ja) * | 1994-09-01 | 1996-03-22 | Yamaha Corp | Lsiの論理シミュレーション方法 |
JP3948536B2 (ja) | 1997-01-10 | 2007-07-25 | 株式会社ルネサステクノロジ | ゲート遅延計算装置 |
US5912569A (en) * | 1997-09-22 | 1999-06-15 | Cypress Semiconductor Corp. | Methods, circuits and devices for improving crossover performance and/or monotonicity, and applications of the same in a universal serial bus (USB) low speed output driver |
JP2000194734A (ja) * | 1998-12-25 | 2000-07-14 | Matsushita Electric Ind Co Ltd | 半導体集積回路のバックアノテ―ション方法 |
JP2000357183A (ja) * | 1999-06-16 | 2000-12-26 | Matsushita Electric Ind Co Ltd | 遅延ライブラリ表現方法、遅延ライブラリ生成方法、および遅延ライブラリを用いた遅延計算方法 |
DE60140869D1 (de) | 2000-05-12 | 2010-02-04 | Simplex Solutions Inc | Hochgenaues taktierungsmodell für die prüfung von integrierten schaltungen |
JP4462745B2 (ja) * | 2000-10-13 | 2010-05-12 | 株式会社ルネサステクノロジ | 遅延時間計算方法及び記録媒体 |
US6670821B2 (en) * | 2002-01-02 | 2003-12-30 | Broadcom Corporation | Methods and systems for sensing and compensating for process, voltage, temperature, and load variations |
JP2003308357A (ja) * | 2002-04-12 | 2003-10-31 | Matsushita Electric Ind Co Ltd | 論理回路シミュレーション方法、論理回路シミュレーションプログラム、および論理回路シミュレーション装置 |
US6813753B2 (en) * | 2002-04-16 | 2004-11-02 | Micron Technology, Inc. | Method of determining library parameters using timing surface planarity |
US7421379B2 (en) * | 2004-10-29 | 2008-09-02 | Synopsys, Inc. | Segmentation and interpolation of current waveforms |
JP4553852B2 (ja) * | 2006-02-08 | 2010-09-29 | 富士通株式会社 | Ibis補正ツール、ibis補正方法および波形シミュレーション装置 |
JP4011098B2 (ja) * | 2006-10-05 | 2007-11-21 | 富士通株式会社 | 回路の遅延時間演算方法及び遅延時間演算装置 |
-
2010
- 2010-06-18 JP JP2010139637A patent/JP5531807B2/ja not_active Expired - Fee Related
-
2011
- 2011-03-16 US US13/049,674 patent/US20110314434A1/en not_active Abandoned
- 2011-03-16 US US13/049,595 patent/US8381146B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8381146B2 (en) | 2013-02-19 |
US20110314434A1 (en) | 2011-12-22 |
US20110314433A1 (en) | 2011-12-22 |
JP2012003612A (ja) | 2012-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7917872B2 (en) | Simulation method and computer-readable storage medium | |
US7219045B1 (en) | Hot-carrier reliability design rule checker | |
US8745560B1 (en) | Methods for generating a user interface for timing budget analysis of integrated circuit designs | |
US7835888B2 (en) | Method and apparatus for extracting characteristic of semiconductor integrated circuit | |
US20030182640A1 (en) | Signal integrity analysis system | |
KR20040060796A (ko) | 집적회로의 최적화 설계장치, 집적회로의 최적화 설계방법및 집적회로의 최적화 설계방법을 하기 위한 프로그램을기록한 기록매체 | |
JP2007122589A (ja) | ミックスドシグナル回路シミュレータ | |
US7958473B2 (en) | Method and computer program for configuring an integrated circuit design for static timing analysis | |
JP4946573B2 (ja) | デカップリングセル配置方法及びデカップリングセル配置装置 | |
US10275553B2 (en) | Custom circuit power analysis | |
JP2010218252A (ja) | 統計的タイミング解析用セルライブラリ作成装置、統計的タイミング解析装置、統計的タイミング解析用セルライブラリ作成方法および統計的タイミング解析方法 | |
US10031995B2 (en) | Detecting circuit design flaws based on timing analysis | |
JP5531807B2 (ja) | 設計支援プログラム、設計支援装置、および設計支援方法 | |
US7409650B2 (en) | Low power consumption designing method of semiconductor integrated circuit | |
US20180137228A1 (en) | Simulation assist apparatus and simulation assist method | |
US20030131318A1 (en) | Reducing cell library development cycle time | |
JP4985323B2 (ja) | レイアウト支援プログラム、該プログラムを記録した記録媒体、レイアウト支援装置、およびレイアウト支援方法 | |
JP2008287666A (ja) | 回路動作検証装置、半導体集積回路の製造方法、回路動作検証方法、制御プログラムおよび可読記録媒体 | |
JP2006085635A (ja) | タイミング解析装置、タイミング解析方法、タイミング解析プログラムおよび記録媒体 | |
US20090282378A1 (en) | Semiconductor device design support apparatus and semiconductor device design support method | |
US20110078649A1 (en) | Wafer layout assisting method and system | |
US20230205971A1 (en) | Method for designing semiconductor integrated circuit, circuit design system, and control program | |
JPH11274023A (ja) | 半導体装置の信頼性評価方法及び半導体装置の信頼性評価プログラムを記録したコンピュータ読み取り可能な記録媒体 | |
US11314912B2 (en) | IC design data base generating method, IC design method, and electronic device using the methods | |
JP5272913B2 (ja) | 設計支援プログラム、設計支援装置、および設計支援方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130227 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130730 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130806 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130926 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131007 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140325 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140407 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5531807 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |