JPH11274023A - 半導体装置の信頼性評価方法及び半導体装置の信頼性評価プログラムを記録したコンピュータ読み取り可能な記録媒体 - Google Patents
半導体装置の信頼性評価方法及び半導体装置の信頼性評価プログラムを記録したコンピュータ読み取り可能な記録媒体Info
- Publication number
- JPH11274023A JPH11274023A JP10075728A JP7572898A JPH11274023A JP H11274023 A JPH11274023 A JP H11274023A JP 10075728 A JP10075728 A JP 10075728A JP 7572898 A JP7572898 A JP 7572898A JP H11274023 A JPH11274023 A JP H11274023A
- Authority
- JP
- Japan
- Prior art keywords
- library
- semiconductor device
- reliability
- evaluation
- substrate current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 評価精度を落とすことなく、大規模ＬＳＩ
のホットキャリアによるデバイス劣化寿命の信頼性評価
の高速化を可能とする。 【解決手段】 半導体装置における入力スルーと負荷容
量の２変数からなる基板電流に関するデータを抽出して
ライブラリ化した基板電流ライブラリ１５と、回路接続
情報１８、遅延ライブラリ１７及びイベントファイル１
６を用いてホットキャリアによる半導体素子寿命を評価
するものである。
のホットキャリアによるデバイス劣化寿命の信頼性評価
の高速化を可能とする。 【解決手段】 半導体装置における入力スルーと負荷容
量の２変数からなる基板電流に関するデータを抽出して
ライブラリ化した基板電流ライブラリ１５と、回路接続
情報１８、遅延ライブラリ１７及びイベントファイル１
６を用いてホットキャリアによる半導体素子寿命を評価
するものである。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の信頼
性評価方法及び半導体装置の信頼性評価プログラムを記
録したコンピュータ読み取り可能な記録媒体に関し、更
に言えばホットキャリアによるデバイス特性の劣化寿命
の信頼性をセルベースで評価する技術に関するものであ
る。
性評価方法及び半導体装置の信頼性評価プログラムを記
録したコンピュータ読み取り可能な記録媒体に関し、更
に言えばホットキャリアによるデバイス特性の劣化寿命
の信頼性をセルベースで評価する技術に関するものであ
る。
【０００２】
【従来の技術】一般に、ＬＳＩを製品化する上で、ＬＳ
Ｉデバイス特性の劣化寿命の信頼性として、およそ１０
年保証できるようにしている。ここで、信頼性寿命は、
プロセス的要因と回路動作的要因に分けられる。しか
し、近年、微細化及び高速化に伴ない、プロセス的な対
策だけでは、信頼性としての劣化寿命保証が難しくなっ
てきている。
Ｉデバイス特性の劣化寿命の信頼性として、およそ１０
年保証できるようにしている。ここで、信頼性寿命は、
プロセス的要因と回路動作的要因に分けられる。しか
し、近年、微細化及び高速化に伴ない、プロセス的な対
策だけでは、信頼性としての劣化寿命保証が難しくなっ
てきている。
【０００３】信頼性評価の一つであるホットキャリアに
よるデバイス劣化のトランジスタ（ＩＣ）寿命の解析方
法としては、以下のものが実用化されている。 １．トランジスタに常時、所望の電圧を印加した状態に
して寿命を測定する、いわゆるＤＣ測定だけで判定する
方法。 ２．ＤＣ測定と危険な（寿命が短くなると予想される箇
所の）トランジスタの回路シミュレーションからｄｕｔ
ｙを判定する方法。
よるデバイス劣化のトランジスタ（ＩＣ）寿命の解析方
法としては、以下のものが実用化されている。 １．トランジスタに常時、所望の電圧を印加した状態に
して寿命を測定する、いわゆるＤＣ測定だけで判定する
方法。 ２．ＤＣ測定と危険な（寿命が短くなると予想される箇
所の）トランジスタの回路シミュレーションからｄｕｔ
ｙを判定する方法。
【０００４】３．上記測定方法に加え、寿命までを理論
計算する方法。 しかしながら、最近のテクニックである回路シミュレー
ションを用いた実動作を模擬した方法でも、トランジス
タレベルの解析のため、回路シミュレーション（ＳＰＩ
ＣＥ）を実際に動かすには、時間的に数千素子程度が限
界である。そこで、ＬＳＩの寿命評価を危険箇所だけ抜
き出して解析することもあるが、熟練者の勘に頼る部分
が大きかった。
計算する方法。 しかしながら、最近のテクニックである回路シミュレー
ションを用いた実動作を模擬した方法でも、トランジス
タレベルの解析のため、回路シミュレーション（ＳＰＩ
ＣＥ）を実際に動かすには、時間的に数千素子程度が限
界である。そこで、ＬＳＩの寿命評価を危険箇所だけ抜
き出して解析することもあるが、熟練者の勘に頼る部分
が大きかった。
【０００５】また、大規模回路も解析できるように遅延
時間に基づいたタイミング（過渡）シミュレータを利用
する方法もあるが、精度的に不充分なものであった。
時間に基づいたタイミング（過渡）シミュレータを利用
する方法もあるが、精度的に不充分なものであった。
【０００６】
【発明が解決しようとする課題】前述したように従来の
回路シミュレータを使ったトランジスタレベルの寿命評
価では、回路規模に限界があり、また多くのシミュレー
ション時間を要していた。また、タイミングシミュレー
タでは、信頼性として寿命を評価するには、充分な精度
が得られなかった。
回路シミュレータを使ったトランジスタレベルの寿命評
価では、回路規模に限界があり、また多くのシミュレー
ション時間を要していた。また、タイミングシミュレー
タでは、信頼性として寿命を評価するには、充分な精度
が得られなかった。
【０００７】従って、本発明は評価精度を落とすことが
なく、大規模ＬＳＩのホットキャリアによるデバイス劣
化寿命の信頼性評価の高速化を可能とする半導体装置の
信頼性評価方法及び半導体装置の信頼性評価プログラム
を記録したコンピュータ読み取り可能な記録媒体を提供
することを目的とする。
なく、大規模ＬＳＩのホットキャリアによるデバイス劣
化寿命の信頼性評価の高速化を可能とする半導体装置の
信頼性評価方法及び半導体装置の信頼性評価プログラム
を記録したコンピュータ読み取り可能な記録媒体を提供
することを目的とする。
【０００８】
【課題を解決するための手段】そこで、請求項１に記載
の本発明は、半導体装置における入力スルーと負荷容量
の２変数からなる基板電流に関するデータを抽出してラ
イブラリ化した基板電流ライブラリと、回路接続情報ラ
イブラリ、遅延ライブラリ及びイベント情報ライブラリ
を用いてホットキャリアによる半導体素子寿命を評価す
ることを特徴とするものである。
の本発明は、半導体装置における入力スルーと負荷容量
の２変数からなる基板電流に関するデータを抽出してラ
イブラリ化した基板電流ライブラリと、回路接続情報ラ
イブラリ、遅延ライブラリ及びイベント情報ライブラリ
を用いてホットキャリアによる半導体素子寿命を評価す
ることを特徴とするものである。
【０００９】また、請求項２に記載の本発明は、前記請
求項１に記載の半導体装置の信頼性評価方法において、
入力スルーあるいは負荷容量がそれぞれ、ある基準デー
タを満たす場合には寿命評価の対象から除外するように
ライブラリ化しておくことを特徴とするものである。更
に、請求項３に記載の本発明は、コンピュータによって
半導体装置の信頼性評価を実行するための信頼性評価プ
ログラムを記録したコンピュータ読み取り可能な記録媒
体であって、該信頼性評価プログラムはコンピュータに
半導体装置における入力スルーと負荷容量の２変数から
なる基板電流に関するデータを抽出させて基板電流ライ
ブラリとさせ、該基板電流ライブラリと回路接続情報ラ
イブラリ、遅延ライブラリ及びイベント情報ライブラリ
を用いてホットキャリアによる半導体素子寿命を評価さ
せることを特徴とするものである。
求項１に記載の半導体装置の信頼性評価方法において、
入力スルーあるいは負荷容量がそれぞれ、ある基準デー
タを満たす場合には寿命評価の対象から除外するように
ライブラリ化しておくことを特徴とするものである。更
に、請求項３に記載の本発明は、コンピュータによって
半導体装置の信頼性評価を実行するための信頼性評価プ
ログラムを記録したコンピュータ読み取り可能な記録媒
体であって、該信頼性評価プログラムはコンピュータに
半導体装置における入力スルーと負荷容量の２変数から
なる基板電流に関するデータを抽出させて基板電流ライ
ブラリとさせ、該基板電流ライブラリと回路接続情報ラ
イブラリ、遅延ライブラリ及びイベント情報ライブラリ
を用いてホットキャリアによる半導体素子寿命を評価さ
せることを特徴とするものである。
【００１０】また、請求項４に記載の本発明は、基板電
流ライブラリ、回路接続情報ライブラリ、遅延ライブラ
リ及びイベント情報ライブラリを用いてホットキャリア
による半導体素子寿命を評価する半導体装置の信頼性評
価方法において、入力スルーあるいは負荷容量あるいは
動作周波数の各組み合わせに関して、それぞれがある基
準データを満たす場合には寿命評価の対称から除外する
ようにライブラリ化しておくことを特徴とするものであ
る。
流ライブラリ、回路接続情報ライブラリ、遅延ライブラ
リ及びイベント情報ライブラリを用いてホットキャリア
による半導体素子寿命を評価する半導体装置の信頼性評
価方法において、入力スルーあるいは負荷容量あるいは
動作周波数の各組み合わせに関して、それぞれがある基
準データを満たす場合には寿命評価の対称から除外する
ようにライブラリ化しておくことを特徴とするものであ
る。
【００１１】また、請求項５に記載の本発明は、前記請
求項４に記載の半導体装置の信頼性評価方法において、
標準セル毎に入力スルーあるいは負荷容量あるいは動作
周波数のそれぞれの限界を設定しておき、この限界にお
いても寿命が問題とならないデータは、ライブラリから
除外しておくことを特徴とするとするものである。
求項４に記載の半導体装置の信頼性評価方法において、
標準セル毎に入力スルーあるいは負荷容量あるいは動作
周波数のそれぞれの限界を設定しておき、この限界にお
いても寿命が問題とならないデータは、ライブラリから
除外しておくことを特徴とするとするものである。
【００１２】
【発明の実施の形態】以下、本発明の半導体装置の信頼
性評価方法及び半導体装置の信頼性評価プログラムを記
録したコンピュータ読み取り可能な記録媒体に係る一実
施形態について図面を参照しながら説明する。本発明の
特徴は、ホットキャリアによるＬＳＩデバイス劣化寿命
の信頼性解析・評価において、論理シミュレーションベ
ースのセルレベルでの解析・評価を可能とすることで、
大規模回路の信頼性評価を高速・高精度に行うものであ
る。
性評価方法及び半導体装置の信頼性評価プログラムを記
録したコンピュータ読み取り可能な記録媒体に係る一実
施形態について図面を参照しながら説明する。本発明の
特徴は、ホットキャリアによるＬＳＩデバイス劣化寿命
の信頼性解析・評価において、論理シミュレーションベ
ースのセルレベルでの解析・評価を可能とすることで、
大規模回路の信頼性評価を高速・高精度に行うものであ
る。
【００１３】図３は本発明の半導体装置の信頼性評価プ
ログラムを記録したコンピュータ読み取り可能な記録媒
体を実行するための構成ブロック図であり、３０は制御
装置としてのＣＰＵで、３１は記憶装置としてのメモリ
で、３２は入出力制御部であり、該入出力制御部３２に
はキーボード等から成る入力装置３３、ＣＲＴ画面等の
表示装置及び出力装置３５が接続されている。
ログラムを記録したコンピュータ読み取り可能な記録媒
体を実行するための構成ブロック図であり、３０は制御
装置としてのＣＰＵで、３１は記憶装置としてのメモリ
で、３２は入出力制御部であり、該入出力制御部３２に
はキーボード等から成る入力装置３３、ＣＲＴ画面等の
表示装置及び出力装置３５が接続されている。
【００１４】ここで、セルベースの解析・評価を可能に
するためには、前記ＣＰＵ３０は、先ず、各セル毎に特
性を抽出（キャラクタライゼーション）させ、それらを
ライブラリ化させる。図２は基板電流のキャラクタライ
ゼーションフローチャートを示す図であり、以下、この
フローチャートを参照しながら基板電流ライブラリ化に
ついて説明する。
するためには、前記ＣＰＵ３０は、先ず、各セル毎に特
性を抽出（キャラクタライゼーション）させ、それらを
ライブラリ化させる。図２は基板電流のキャラクタライ
ゼーションフローチャートを示す図であり、以下、この
フローチャートを参照しながら基板電流ライブラリ化に
ついて説明する。
【００１５】図２において、１０はセル回路接続情報を
格納するセルサブサーキットで、セル回路接続情報の一
例としては、例えば、図４の回路図に示すようなインバ
ータ１，２，３，４が直列接続され、その各インバータ
１，２，３，４の出力部にはノードＮ１，Ｎ２，Ｎ３，
Ｎ４を介して容量５，６，７，８が接続されてなるもの
がある。
格納するセルサブサーキットで、セル回路接続情報の一
例としては、例えば、図４の回路図に示すようなインバ
ータ１，２，３，４が直列接続され、その各インバータ
１，２，３，４の出力部にはノードＮ１，Ｎ２，Ｎ３，
Ｎ４を介して容量５，６，７，８が接続されてなるもの
がある。
【００１６】そして、制御ファイル１１、前記セルサブ
サーキット１０内の全てのセルの中から、その使われて
いるチャネル幅・チャネル長を探索（全セル内の同構成
・同条件のトランジスタ抽出）した情報１２、ＳＰＩＣ
Ｅモデルパラメータ１３及び信頼性情報を格納した信頼
性パラメータ１４の各情報から回路内に使用されている
全てのトランジスタセルのＤＣ（直流）的な基板電流の
最大値Ｉsubmaxを回路シミュレータを用いて求める。
（ステップＳ１）。ここで、基板電流モデルは、予め、
各トランジスタセルのノードの波形からモデリングして
おく。尚、前述したチャネル幅・チャネル長を探索した
情報１２には、本発明で解析・評価する回路セルが、図
３に示すように同構成のインバータ１，２，３，４であ
るため、インバータ１つだけの情報が格納されている。
サーキット１０内の全てのセルの中から、その使われて
いるチャネル幅・チャネル長を探索（全セル内の同構成
・同条件のトランジスタ抽出）した情報１２、ＳＰＩＣ
Ｅモデルパラメータ１３及び信頼性情報を格納した信頼
性パラメータ１４の各情報から回路内に使用されている
全てのトランジスタセルのＤＣ（直流）的な基板電流の
最大値Ｉsubmaxを回路シミュレータを用いて求める。
（ステップＳ１）。ここで、基板電流モデルは、予め、
各トランジスタセルのノードの波形からモデリングして
おく。尚、前述したチャネル幅・チャネル長を探索した
情報１２には、本発明で解析・評価する回路セルが、図
３に示すように同構成のインバータ１，２，３，４であ
るため、インバータ１つだけの情報が格納されている。
【００１７】次に、各セルの入出力ピンの全状態につい
て、回路シミュレーションを用いて、着目している入力
ピンの入力スルーと出力ピンの負荷容量を変化させて、
過渡的な基板電流Ｉsubを求め、時間で積分した基板電
流に関わる（Ｉsub／Ｗ）nを計算する（ステップＳ
２）。そして、ＣＰＵ３０は、この求めた基板電流に関
わる（Ｉsub／Ｗ）nを基板電流ライブラリ１５に格納さ
せる。このライブラリには、直流的基板電流の最大に関
わる（Ｉsubmax／Ｗ）n及び入力スルーと負荷容量によ
って２次元マトリックス化された基板電流に関わる（Ｉ
sub／Ｗ）nが記述されている。尚、Ｗはチャネル幅、ｎ
は寿命依存乗数である。
て、回路シミュレーションを用いて、着目している入力
ピンの入力スルーと出力ピンの負荷容量を変化させて、
過渡的な基板電流Ｉsubを求め、時間で積分した基板電
流に関わる（Ｉsub／Ｗ）nを計算する（ステップＳ
２）。そして、ＣＰＵ３０は、この求めた基板電流に関
わる（Ｉsub／Ｗ）nを基板電流ライブラリ１５に格納さ
せる。このライブラリには、直流的基板電流の最大に関
わる（Ｉsubmax／Ｗ）n及び入力スルーと負荷容量によ
って２次元マトリックス化された基板電流に関わる（Ｉ
sub／Ｗ）nが記述されている。尚、Ｗはチャネル幅、ｎ
は寿命依存乗数である。
【００１８】上記キャラクタライゼーションは、あるプ
ロセスのセルに対して１度ライブラリを作成すれば良
く、そのプロセス／そのセルを使う機種は、そのライブ
ラリを使用する。続いて、セルベースの解析・評価方法
について図１を参照しながら説明する。ＣＰＵ３０によ
るセルベースの解析・評価には、以下の４つのデータが
使用される。即ち、論理シミュレーション結果から入手
したセルの各ピンのイベント情報を格納したイベントフ
ァイル１６（尚、例えば適用例としては、ケイデンス社
のＤＳＰＦ等が挙げられる。）、遅延ライブラリ１７、
回路接続情報１８（尚、例えば適用例としては、ケイデ
ンス社のＤＳＰＦ等が挙げられる。）及び前記基板電流
ライブラリ１５（前述した図２に示すフローチャートに
基づいて求めた基板電流データ。）が用いられる。
ロセスのセルに対して１度ライブラリを作成すれば良
く、そのプロセス／そのセルを使う機種は、そのライブ
ラリを使用する。続いて、セルベースの解析・評価方法
について図１を参照しながら説明する。ＣＰＵ３０によ
るセルベースの解析・評価には、以下の４つのデータが
使用される。即ち、論理シミュレーション結果から入手
したセルの各ピンのイベント情報を格納したイベントフ
ァイル１６（尚、例えば適用例としては、ケイデンス社
のＤＳＰＦ等が挙げられる。）、遅延ライブラリ１７、
回路接続情報１８（尚、例えば適用例としては、ケイデ
ンス社のＤＳＰＦ等が挙げられる。）及び前記基板電流
ライブラリ１５（前述した図２に示すフローチャートに
基づいて求めた基板電流データ。）が用いられる。
【００１９】そして、その解析・評価方法は、図1に示
すように先ず、前記回路接続情報１８と前記遅延ライブ
ラリ１７から全ノードの容量と入力スルーレート(遷移
時間、入力立上がり／立下がり時間、波形なまりとも呼
ばれる。)を求める（ステップＳ３）。次に、上記デー
タとイベント情報ファイルから、解析・評価時間におけ
るセル内のトランジスタ寿命計算用基板電流に関わる
（Ｉsub／Ｗ）nの合計を求める。
すように先ず、前記回路接続情報１８と前記遅延ライブ
ラリ１７から全ノードの容量と入力スルーレート(遷移
時間、入力立上がり／立下がり時間、波形なまりとも呼
ばれる。)を求める（ステップＳ３）。次に、上記デー
タとイベント情報ファイルから、解析・評価時間におけ
るセル内のトランジスタ寿命計算用基板電流に関わる
（Ｉsub／Ｗ）nの合計を求める。
【００２０】続いて、以下の計算式からｄｕｔｙ、ＤＣ
寿命及びＡＣ寿命を計算する（ステップＳ４）。
寿命及びＡＣ寿命を計算する（ステップＳ４）。
【００２１】
【数1】
【００２２】
【数２】
【００２３】
【数３】
【００２４】但し、 Ｗ：トランジスタのチャネ
ル幅 Ｉsubmax：ＤＣ的基板電流の最大値 DC Lifetime：ＤＣストレス印加時の寿命 ｎ：Ｉsub寿命依存乗数 Ｔ：シミュレーション時の解析時間 尚、前記DC Lifetime＊、前記Ｉsubmax＊、前記Ｗ＊は
そのプロセスの最小チャネル長と、あるチャネル幅を用
いて実測したＤＣストレス印加時の寿命、基板電流の最
大、実測に用いたチャネル幅をそれぞれ表す。
ル幅 Ｉsubmax：ＤＣ的基板電流の最大値 DC Lifetime：ＤＣストレス印加時の寿命 ｎ：Ｉsub寿命依存乗数 Ｔ：シミュレーション時の解析時間 尚、前記DC Lifetime＊、前記Ｉsubmax＊、前記Ｗ＊は
そのプロセスの最小チャネル長と、あるチャネル幅を用
いて実測したＤＣストレス印加時の寿命、基板電流の最
大、実測に用いたチャネル幅をそれぞれ表す。
【００２５】そして、計算結果２０を格納すると共に、
該計算結果に基づいて寿命の短い危険な箇所を順にソー
トし、例えば表示装置３４の画面上に表示させたり、フ
ァイリングさせる。以上、説明したように本発明は入力
スルーと負荷容量の２変数から成る基板電流に関するデ
ータを抽出し、基板電流ライブラリ化を図り、該基板電
流ライブラリと回路接続情報、遅延ライブラリ、イベン
トファイルを用いて、ｄｕｔｙ、ＤＣ寿命、ＡＣ寿命を
計算し、危険箇所を順に出力することを可能にしたもの
である。
該計算結果に基づいて寿命の短い危険な箇所を順にソー
トし、例えば表示装置３４の画面上に表示させたり、フ
ァイリングさせる。以上、説明したように本発明は入力
スルーと負荷容量の２変数から成る基板電流に関するデ
ータを抽出し、基板電流ライブラリ化を図り、該基板電
流ライブラリと回路接続情報、遅延ライブラリ、イベン
トファイルを用いて、ｄｕｔｙ、ＤＣ寿命、ＡＣ寿命を
計算し、危険箇所を順に出力することを可能にしたもの
である。
【００２６】また、本発明の他の実施形態として、例え
ば前記入力スルーがある基準値以下の場合に、シミュレ
ーションしようとする回路のセルが、最大負荷容量と最
高動作周波数で動作したときに、寿命が規定値（例え
ば、１０年）以上である場合には、このテーブルデータ
の値は計算する必要がなく、予め解析・評価計算の対象
から除外しておくことで、解析・評価時間に要する時間
の短縮化が図れる。
ば前記入力スルーがある基準値以下の場合に、シミュレ
ーションしようとする回路のセルが、最大負荷容量と最
高動作周波数で動作したときに、寿命が規定値（例え
ば、１０年）以上である場合には、このテーブルデータ
の値は計算する必要がなく、予め解析・評価計算の対象
から除外しておくことで、解析・評価時間に要する時間
の短縮化が図れる。
【００２７】尚、解析・評価計算の対象から除外してお
く条件として、前述した負荷容量や動作周波数に関係な
く、ある入力スルーａ以内であれば、寿命が規定値を越
える場合（条件１）の他に、例えば以下のものが挙げら
れる。 即ち、条件２：入力スルーや動作周波数に関係なく、あ
る負荷容量ｂ以内であれば、寿命が規定値を越える場
合、 条件３：入力スルーや負荷容量に関係なく、ある動作周
波数ｃ以内であれば、寿命が規定値を越える場合、 条件４：動作周波数に関係なく、ある入力スルーｄ以内
で、かつある負荷容量ｅ以内であれば、寿命が規定値を
越える場合、 条件５：入力スルーに関係なく、ある負荷容量ｆ以内
で、かつある動作周波数ｇ以内であれば、寿命が規定値
を越える場合、 条件６：負荷容量に関係なく、ある入力スルーｈ以内
で、かつある動作周波数ｉ以内であれば、寿命が規定値
を越える場合、 条件７：ある入力スルーｊ以内で、かつある負荷容量ｋ
以内で、かつある動作周波数ｌ以内であれば、寿命が規
定値を越える場合等が挙げられ、このような解析・評価
計算の対象から除外しておくことで、解析・評価計算の
短縮化が図れる。
く条件として、前述した負荷容量や動作周波数に関係な
く、ある入力スルーａ以内であれば、寿命が規定値を越
える場合（条件１）の他に、例えば以下のものが挙げら
れる。 即ち、条件２：入力スルーや動作周波数に関係なく、あ
る負荷容量ｂ以内であれば、寿命が規定値を越える場
合、 条件３：入力スルーや負荷容量に関係なく、ある動作周
波数ｃ以内であれば、寿命が規定値を越える場合、 条件４：動作周波数に関係なく、ある入力スルーｄ以内
で、かつある負荷容量ｅ以内であれば、寿命が規定値を
越える場合、 条件５：入力スルーに関係なく、ある負荷容量ｆ以内
で、かつある動作周波数ｇ以内であれば、寿命が規定値
を越える場合、 条件６：負荷容量に関係なく、ある入力スルーｈ以内
で、かつある動作周波数ｉ以内であれば、寿命が規定値
を越える場合、 条件７：ある入力スルーｊ以内で、かつある負荷容量ｋ
以内で、かつある動作周波数ｌ以内であれば、寿命が規
定値を越える場合等が挙げられ、このような解析・評価
計算の対象から除外しておくことで、解析・評価計算の
短縮化が図れる。
【００２８】更に、本発明は入力スルーあるいは負荷容
量あるいは動作周波数共に、ワーストの限界値をプロセ
ス毎に設けておくことで、その限界においても寿命が問
題とならないデータは、予めライブラリから除外してお
くことで、ライブラリの縮小化、ライブラリの読み込み
処理時間の短縮化が図れる。つまり、例えば、０．３５
ミクロンプロセスにおいて使用する全ての機種は、下記
の条件で設計すると定義することで、キャラクタライゼ
ーションした各セルの寿命計算用基板電流のデータの中
には、寿命計算が規定値を越えるセル（またはセル内の
一部のトランジスタ）は、ライブラリにデータを格納す
る必要がなくなる。このときの条件として、例えば入力
スルーはおよそ３ｎＳ以内、負荷容量はおよそ１０ｐＦ
以内、動作周波数はおよそ１００ＭＨｚ以内と設定する
ものである。
量あるいは動作周波数共に、ワーストの限界値をプロセ
ス毎に設けておくことで、その限界においても寿命が問
題とならないデータは、予めライブラリから除外してお
くことで、ライブラリの縮小化、ライブラリの読み込み
処理時間の短縮化が図れる。つまり、例えば、０．３５
ミクロンプロセスにおいて使用する全ての機種は、下記
の条件で設計すると定義することで、キャラクタライゼ
ーションした各セルの寿命計算用基板電流のデータの中
には、寿命計算が規定値を越えるセル（またはセル内の
一部のトランジスタ）は、ライブラリにデータを格納す
る必要がなくなる。このときの条件として、例えば入力
スルーはおよそ３ｎＳ以内、負荷容量はおよそ１０ｐＦ
以内、動作周波数はおよそ１００ＭＨｚ以内と設定する
ものである。
【００２９】
【発明の効果】本発明によれば、従来、ＬＳＩの寿命評
価を危険箇所を抜き出して解析していたものを、機能ブ
ロック単位、ＩＣワンチップ丸ごと解析・評価でき、解
析・評価時間もセルベースであるため非常に高速であ
る。しかも、1度回路シミュレーションを使って、セル
の特性を抽出しているので、高精度の解析・評価ができ
る。
価を危険箇所を抜き出して解析していたものを、機能ブ
ロック単位、ＩＣワンチップ丸ごと解析・評価でき、解
析・評価時間もセルベースであるため非常に高速であ
る。しかも、1度回路シミュレーションを使って、セル
の特性を抽出しているので、高精度の解析・評価ができ
る。
【図１】本発明を説明するためのセルレベルの寿命解析
・評価フローチャートを示す図である。
・評価フローチャートを示す図である。
【図２】本発明を説明するための基板電流のキャラクタ
ライゼーションフローチャートを示す図である。
ライゼーションフローチャートを示す図である。
【図３】本発明を説明するための構成ブロック図であ
る。
る。
【図４】本発明を説明するための回路セルの回路図であ
る。
る。
１，２，３，４…インバータ ５，６，７，８…容
量 １１…制御ファイル １５…基板電流ライ
ブラリ １６…イベントファイル １７…遅延ライブラ
リ １８…回路接続情報 ３０…ＣＰＵ
量 １１…制御ファイル １５…基板電流ライ
ブラリ １６…イベントファイル １７…遅延ライブラ
リ １８…回路接続情報 ３０…ＣＰＵ
Claims (5)
- 【請求項１】 半導体装置における入力スルーと負荷容
量の２変数からなる基板電流に関するデータを抽出して
ライブラリ化し、 このライブラリ化した基板電流ライブラリと、回路接続
情報ライブラリ、遅延ライブラリ及びイベント情報ライ
ブラリを用いてホットキャリアによる半導体素子寿命を
評価することを特徴とする半導体装置の信頼性評価方
法。 - 【請求項２】 前記請求項１に記載の半導体装置の信頼
性評価方法において、入力スルーあるいは負荷容量がそ
れぞれ、ある基準データを満たす場合には寿命評価の対
象から除外するようにライブラリ化しておくことを特徴
とする半導体装置の信頼性評価方法。 - 【請求項３】 コンピュータによって半導体装置の信頼
性評価を実行するための信頼性評価プログラムを記録し
た記録媒体であって、 前記信頼性評価プログラムはコンピュータに半導体装置
における入力スルーと負荷容量の２変数からなる基板電
流に関するデータを抽出させてライブラリ化させ、 このライブラリ化させた基板電流ライブラリと、回路接
続情報ライブラリ、遅延ライブラリ及びイベント情報ラ
イブラリを用いてホットキャリアによる半導体素子寿命
を評価させることを特徴とする半導体装置の信頼性評価
プログラムを記録したコンピュータ読み取り可能な記録
媒体。 - 【請求項４】 基板電流ライブラリ、回路接続情報ライ
ブラリ、遅延ライブラリ及びイベント情報ライブラリを
用いてホットキャリアによる半導体素子寿命を評価する
半導体装置の信頼性評価方法において、 入力スルーあるいは負荷容量あるいは動作周波数の各組
み合わせに関して、それぞれがある基準データを満たす
場合には寿命評価の対称から除外するようにライブラリ
化しておくことを特徴とする半導体装置の信頼性評価方
法。 - 【請求項５】 前記請求項４に記載の半導体装置の信頼
性評価方法において、プロセス条件に基づいた各セル毎
に入力スルーあるいは負荷容量あるいは動作周波数のそ
れぞれの限界を設定しておき、この限界においても寿命
が問題とならないデータは、ライブラリから除外してお
くことを特徴とする半導体装置の信頼性評価方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10075728A JPH11274023A (ja) | 1998-03-24 | 1998-03-24 | 半導体装置の信頼性評価方法及び半導体装置の信頼性評価プログラムを記録したコンピュータ読み取り可能な記録媒体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10075728A JPH11274023A (ja) | 1998-03-24 | 1998-03-24 | 半導体装置の信頼性評価方法及び半導体装置の信頼性評価プログラムを記録したコンピュータ読み取り可能な記録媒体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11274023A true JPH11274023A (ja) | 1999-10-08 |
Family
ID=13584633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10075728A Pending JPH11274023A (ja) | 1998-03-24 | 1998-03-24 | 半導体装置の信頼性評価方法及び半導体装置の信頼性評価プログラムを記録したコンピュータ読み取り可能な記録媒体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11274023A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6470479B1 (en) | 1999-12-01 | 2002-10-22 | Mitsubishi Denki Kabushiki Kaisha | Method of verifying semiconductor integrated circuit reliability and cell library database |
| KR100398850B1 (ko) * | 1999-11-30 | 2003-09-19 | 닛본 덴끼 가부시끼가이샤 | 반도체 집적 회로에 대한 전자기 간섭 시뮬레이션을 위한 전원 모델, 전원 모델을 설계하는 방법, 전자기 간섭 시뮬레이터, 전원 모델 생성용 컴퓨터 프로그램을 저장하는 저장 매체, 및 전원 모델 설계 지원 시스템 |
| US6629295B1 (en) | 1998-06-24 | 2003-09-30 | Nec Corporation | Design automation method and device |
| KR100791164B1 (ko) * | 2000-03-30 | 2008-01-02 | 가부시키가이샤 히타치세이사쿠쇼 | 컴퓨터 판독 가능한 기억매체, 반도체장치의 설계방법 |
| JP2009092437A (ja) * | 2007-10-04 | 2009-04-30 | Sharp Corp | テストパターン評価方法及びテストパターン評価装置 |
-
1998
- 1998-03-24 JP JP10075728A patent/JPH11274023A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6629295B1 (en) | 1998-06-24 | 2003-09-30 | Nec Corporation | Design automation method and device |
| KR100398850B1 (ko) * | 1999-11-30 | 2003-09-19 | 닛본 덴끼 가부시끼가이샤 | 반도체 집적 회로에 대한 전자기 간섭 시뮬레이션을 위한 전원 모델, 전원 모델을 설계하는 방법, 전자기 간섭 시뮬레이터, 전원 모델 생성용 컴퓨터 프로그램을 저장하는 저장 매체, 및 전원 모델 설계 지원 시스템 |
| US6470479B1 (en) | 1999-12-01 | 2002-10-22 | Mitsubishi Denki Kabushiki Kaisha | Method of verifying semiconductor integrated circuit reliability and cell library database |
| KR100387756B1 (ko) * | 1999-12-01 | 2003-06-18 | 미쓰비시덴키 가부시키가이샤 | 반도체 집적 회로의 신뢰성 검증 방법 및 셀 라이브러리데이터베이스 |
| KR100791164B1 (ko) * | 2000-03-30 | 2008-01-02 | 가부시키가이샤 히타치세이사쿠쇼 | 컴퓨터 판독 가능한 기억매체, 반도체장치의 설계방법 |
| JP2009092437A (ja) * | 2007-10-04 | 2009-04-30 | Sharp Corp | テストパターン評価方法及びテストパターン評価装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20220012395A1 (en) | Efficient integrated circuit simulation and testing | |
| US8302046B1 (en) | Compact modeling of circuit stages for static timing analysis of integrated circuit designs | |
| US7549134B1 (en) | Method and system for performing crosstalk analysis | |
| US8924905B1 (en) | Constructing equivalent waveform models for static timing analysis of integrated circuit designs | |
| US6374205B1 (en) | Method of reducing circuit data, method of simulating circuit, and medium for storing circuit data reduction program | |
| US8656331B1 (en) | Timing margins for on-chip variations from sensitivity data | |
| US6523149B1 (en) | Method and system to improve noise analysis performance of electrical circuits | |
| US9141736B2 (en) | Method for power estimation for virtual prototyping models for semiconductors | |
| JP2004501438A (ja) | 集積回路検証用の高精度タイミングモデル | |
| JP2006285960A (ja) | ライブラリ・セルの高精度電流モデルに基づいた、ディジタル回路内の電流の計算 | |
| US8196077B2 (en) | Cell-library-for-statistical-timing-analysis creating apparatus and statistical-timing analyzing apparatus | |
| JP4435685B2 (ja) | 集積回路においてフィルターされたインターコネクションに関する配線寄生を抽出する方法 | |
| US20030145296A1 (en) | Formal automated methodology for optimal signal integrity characterization of cell libraries | |
| US20120123745A1 (en) | Adaptive Content-aware Aging Simulations | |
| US10789406B1 (en) | Characterizing electronic component parameters including on-chip variations and moments | |
| US7475367B2 (en) | Memory power models related to access information and methods thereof | |
| US11620424B2 (en) | Transistor—level defect coverage and defect simulation | |
| US11579994B2 (en) | Fast and scalable methodology for analog defect detectability analysis | |
| US20150356229A1 (en) | Physical cell electromigration data generation | |
| US20060026543A1 (en) | Accurate timing analysis of integrated circuits when combinatorial logic offers a load | |
| US11568113B2 (en) | Variation-aware delay fault testing | |
| US10810337B2 (en) | Method for modeling glitch of logic gates | |
| US20240087668A1 (en) | Systems and methods to detect cell-internal defects | |
| US6484297B1 (en) | 4K derating scheme for propagation delay and setup/hold time computation | |
| JPH11274023A (ja) | 半導体装置の信頼性評価方法及び半導体装置の信頼性評価プログラムを記録したコンピュータ読み取り可能な記録媒体 |