JP2009092437A - テストパターン評価方法及びテストパターン評価装置 - Google Patents
テストパターン評価方法及びテストパターン評価装置 Download PDFInfo
- Publication number
- JP2009092437A JP2009092437A JP2007261333A JP2007261333A JP2009092437A JP 2009092437 A JP2009092437 A JP 2009092437A JP 2007261333 A JP2007261333 A JP 2007261333A JP 2007261333 A JP2007261333 A JP 2007261333A JP 2009092437 A JP2009092437 A JP 2009092437A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- state
- transistor
- test
- appearance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
- G01R31/318342—Generation of test inputs, e.g. test vectors, patterns or sequences by preliminary fault modelling, e.g. analysis, simulation
- G01R31/31835—Analysis of test coverage or failure detectability
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】 少なくとも入力端子の論理値或いは電圧値によって決まるセルが取り得る内部状態の夫々をセル状態とし、端子間電圧によって決まるトランジスタが取り得る状態の夫々をトランジスタ状態とし、ゲートレベル以上での半導体集積回路の動作検証を実行し、動作検証において所定時間以上継続出現する出現セル状態を求めるセル状態取得工程と、動作検証において、トランジスタ毎に、対応する出現セル状態を用いて出現トランジスタ状態を求めるトランジスタ状態取得工程と、トランジスタ毎に、対応する出現トランジスタ状態を用いてトランジスタのテスト活性度を算出するテスト活性度算出工程を実行する。
【選択図】 図2
Description
本発明方法及び本発明装置の第1実施形態について、図1〜図8を基に説明する。
本発明方法及び本発明装置の第2実施形態について、図9を基に説明する。尚、本実施形態では、上記第1実施形態とは、テスト活性状態の判定方法が異なる場合について説明する。
本発明方法及び本発明装置の第3実施形態について、図10を基に説明する。尚、本実施形態では、上記第1及び第2実施形態とは、テスト活性度の内容が異なる場合について説明する。具体的には、上記第1及び第2実施形態では、半導体集積回路内の全トランジスタに対するテスト活性状態のトランジスタの割合を第1テスト活性度として求めたが、本実施形態では、トランジスタ毎の全トランジスタ状態に対する出現トランジスタ状態の割合を半導体集積回路全体で合計した第2テスト活性度を求める。
本発明方法及び本発明装置の第4実施形態について、図10及び図11を基に説明する。尚、本実施形態では、上記第3実施形態とは、テスト活性度の内容が異なる場合について説明する。
本発明方法及び本発明装置の第5実施形態について、図12〜図15を基に説明する。尚、本実施形態では、上記第1〜第4実施形態で用いる対応データ26の生成について説明する。
本発明方法及び本発明装置の第6実施形態について、図16を基に説明する。尚、本実施形態では、上記第1〜第5実施形態において、更に、セル状態を用いて第1セル活性度を求める場合について説明する。
本発明方法及び本発明装置の第7実施形態について、図面を基に説明する。尚、本実施形態では、上記第6実施形態とは、テスト活性化セルの判定条件が異なる場合について説明する。
本発明方法及び本発明装置の第8実施形態について、図17を基に説明する。尚、本実施形態では、上記第6及び第7実施形態に対し、第1セル活性度とは異なる第2セル活性度を求める場合について説明する。具体的には、本実施形態では、上記第6及び第7実施形態では、半導体集積回路内の全セルに対するテスト活性化セルの割合を第1セル活性度として求めたが、本実施形態では、セル毎の全セル状態に対する出現セル状態の割合を半導体集積回路全体で合計した第2セル活性度を求める。
本発明方法及び本発明装置の第9実施形態について、図面を基に説明する。尚、本実施形態では、上記第8実施形態とは、テスト活性化セルの判定条件が異なる場合について説明する。
本発明方法及び本発明装置の第10実施形態について、図面を基に説明する。尚、本実施形態では、上記第1〜第9実施形態で求めた出現トランジスタ状態に基づいて、テスト活性度を向上させるテストパターンを生成する場合について説明する。
本発明方法及び本発明装置の第11実施形態について、図面を基に説明する。尚、上記第10実施形態では、出現トランジスタ状態に基づいてテストパターンを生成したが、本実施形態では、出現セル状態に基づいてテスト活性度またはセル活性度を向上させるテストパターンを生成する場合について説明する。
〈1〉上記第1〜第11実施形態において、テスト活性度が100%未満の場合、取り得る全てのトランジスタ状態が出現しないトランジスタについて、トランジスタのインスタンス名、出現しないトランジスタ状態等を出力するように構成しても良い。このように構成すれば、既に作成されている信頼性試験用テストパターン23では信頼性試験を実施できないトランジスタに対し、信頼性試験を実施するための信頼性試験用テストパターンの追加や修正等を行うことが容易になる。
10 CPU
20 HDD
21 論理シミュレーションプログラム
22 ネットリスト
23 信頼性試験用テストパターン
24 セルライブラリ
25 テストパターン評価プログラム
26 対応データ
27 SPICEシミュレーションプログラム
28 SPICEネットリスト
29 SPICE用テストパターン
30 RAM
40 操作部
50 表示部
60 通信インターフェース
251 データ取得手段
252 動作検証手段
253 セル状態取得手段
254 トランジスタ状態取得手段
255 テスト活性度算出手段
1000 従来技術に係る半導体集積回路の検査装置
1010 CPU
1020 HDD
1021 SPICEシミュレーションプログラム
1022 SPICEネットリスト
1023 信頼性試験用テストパターン
1030 RAM
1040 操作部
1050 表示部
1060 通信インターフェース
S1 NANDセル
S2 インバータセル
S3 Dフリップフロップセル
Claims (14)
- トランジスタを用いて特定の機能を実現するセルの複数からなる半導体集積回路を検証するためのテストパターンを評価するためのテストパターン評価方法であって、
少なくとも入力端子の論理値或いは電圧値によって決まる前記セルが取り得る内部状態の夫々をセル状態とし、
前記トランジスタの各端子間の端子間電圧によって決まる前記トランジスタが取り得る状態の夫々をトランジスタ状態とし、
前記半導体集積回路の設計データ及び前記テストパターンを用いて、ゲートレベル以上での前記半導体集積回路の動作検証を実行し、
前記動作検証において、前記半導体集積回路を構成する前記セル毎に、前記セルに所定時間以上継続して出現する前記セル状態を出現セル状態として求めるセル状態取得工程と、
前記動作検証において、前記セルを構成する前記トランジスタ毎に、前記トランジスタを構成要素とする前記セルの前記出現セル状態を用い、前記トランジスタに出現する前記トランジスタ状態を出現トランジスタ状態として求めるトランジスタ状態取得工程と、
前記トランジスタ毎に、対応する前記出現トランジスタ状態を用いて前記トランジスタのテスト活性度を算出するテスト活性度算出工程と、を実行することを特徴とするテストパターン評価方法。 - 前記テスト活性度算出工程において、前記トランジスタの夫々について、前記半導体集積回路の構成上、前記端子間電圧が所定のテスト電圧印加状態となる可能性がある前記トランジスタの端子間をテスト可能性端子間として求め、
前記トランジスタの夫々について、前記動作検証において、全ての前記テスト可能性端子間の前記端子間電圧が前記テスト電圧印加状態となる場合に、当該トランジスタをテスト活性状態であると判定することを特徴とする請求項1に記載のテストパターン評価方法。 - 前記トランジスタ状態取得工程において、前記出現トランジスタ状態の出現時間を各別に求め、
前記テスト活性度算出工程において、前記トランジスタの夫々について、前記半導体集積回路の構成上、前記端子間電圧が所定のテスト電圧印加状態となる可能性がある前記トランジスタの端子間をテスト可能性端子間として求め、
前記トランジスタ毎に、前記トランジスタの夫々の前記出現トランジスタ状態とその前記出現時間を用い、前記半導体集積回路内の全ての前記テスト可能性端子間について、前記動作検証において前記端子間電圧が前記テスト電圧印加状態となる時間を合計した累積テスト電圧印加時間を算出し、
前記トランジスタの夫々について、前記トランジスタの全ての前記テスト可能性端子間の前記累積テスト電圧印加時間が所定のテスト電圧印加状態判定時間を超える前記トランジスタをテスト活性状態であると判定することを特徴とする請求項1に記載のテストパターン評価方法。 - 前記半導体集積回路の検証対象となる全ての前記トランジスタに対する前記テスト活性状態であると判定された前記トランジスタの割合を第1テスト活性度として求める第1テスト活性度算出工程を実行することを特徴とする請求項2または3に記載のテストパターン評価方法。
- 前記テスト活性度算出工程において、前記トランジスタの夫々について、前記半導体集積回路の構成上、前記端子間電圧が所定のテスト電圧印加状態となる可能性がある前記トランジスタの端子間をテスト可能性端子間として求め、
前記トランジスタの夫々について、前記動作検証において前記端子間電圧が前記テスト電圧印加状態となる前記トランジスタの端子間の前記テスト可能性端子間に対する割合を求め、
前記半導体集積回路の検証対象となる全ての前記トランジスタについて前記割合を合計した第2テスト活性度を算出する第2テスト活性度算出工程を実行することを特徴とする請求項1に記載のテストパターン評価方法。 - 前記トランジスタ状態取得工程において、前記出現トランジスタ状態の出現時間を各別に求め、
前記テスト活性度算出工程において、前記トランジスタの夫々について、前記半導体集積回路の構成上、前記端子間電圧が所定のテスト電圧印加状態となる可能性がある前記トランジスタの端子間をテスト可能性端子間として求め、
前記トランジスタ毎に、前記トランジスタの夫々の前記出現トランジスタ状態とその前記出現時間を用い、前記半導体集積回路内の全ての前記テスト可能性端子間について、前記動作検証において前記端子間電圧が前記テスト電圧印加状態となる時間を合計した累積テスト電圧印加時間を算出し、
前記トランジスタの夫々について、前記累積テスト電圧印加時間が所定のテスト電圧印加状態判定時間を超える前記トランジスタの端子間の前記トランジスタ内の全ての前記テスト可能性端子間に対する割合を求め、
前記半導体集積回路の検証対象となる全ての前記トランジスタについて前記割合を合計した第2テスト活性度を算出する第2テスト活性度算出工程を実行することを特徴とする請求項1に記載のテストパターン評価方法。 - 前記動作検証前に、前記セルの前記機能別に、前記セル状態と、前記セルを構成する前記トランジスタの端子間電圧との対応関係を示す対応データを取得し、
前記トランジスタ状態取得工程において、前記トランジスタ毎に、前記トランジスタを構成要素とする前記セルの前記出現セル状態と前記対応データを用いて、前記出現トランジスタ状態を求めることを特徴とする請求項1〜6の何れか1項に記載のテストパターン評価方法。 - 前記セル毎に、前記セルの前記出現セル状態を用い、前記セルが取り得る全ての前記セル状態が出現するか否かを判定し、取り得る全ての前記セル状態が出現する前記セルをテスト活性化セルであると判定し、
前記半導体集積回路において検証対象となる全ての前記セルに対する前記テスト活性化セルの割合を第1セル活性度として求める第1セル活性化判定工程を実行することを特徴とする請求項1〜7の何れか1項に記載のテストパターン評価方法。 - 前記セル状態取得工程において、前記セル状態毎に、前記セル状態が前記セルに出現した時間を合計した累積セル状態出現時間を求め、
前記セルの夫々について、前記半導体集積回路の構成上、前記セルが取り得る全ての前記セル状態の前記累積セル状態出現時間が所定のセル状態出現判定時間を超える前記セルをテスト活性化セルであると判定し、
前記半導体集積回路において検証対象となる全ての前記セルに対する前記テスト活性化セルの割合を第1セル活性度として求める第1セル活性化判定工程を実行することを特徴とする請求項1〜7の何れか1項に記載のテストパターン評価方法。 - 前記セル毎に、前記セルの前記出現セル状態を用い、前記半導体集積回路の構成上、前記セルが取り得る全ての前記セル状態に対する前記出現セル状態の割合を求め、前記半導体集積回路において検証対象となる全ての前記セルの前記割合を合計した第2セル活性度を算出する第2セル活性化判定工程を実行することを特徴とする請求項1〜7の何れか1項に記載のテストパターン評価方法。
- 前記セル状態取得工程において、前記セル状態毎に、前記セル状態が前記セルに出現した時間を合計した累積セル状態出現時間を求め、
前記セル毎に、前記半導体集積回路の構成上、前記セルが取り得る全ての前記セル状態に対する前記累積セル状態出現時間が所定のセル状態出現判定時間を超える前記セル状態の割合を求め、前記半導体集積回路において検証対象となる全ての前記セルの前記割合を合計した第2セル活性度を算出する第2セル活性化判定工程を実行することを特徴とする請求項1〜7の何れか1項に記載のテストパターン評価方法。 - 前記出現トランジスタ状態に基づき、前記動作検証において前記セルに所定時間以上継続して出現しなかった前記トランジスタ状態を未出現トランジスタ状態として求める未出現トランジスタ状態検出工程と、
前記未出現トランジスタ状態を出現させるテストパターンを生成する第1テストパターン生成工程と、を実行することを特徴とする請求項1〜11の何れか1項に記載のテストパターン評価方法。 - 前記出現セル状態に基づき、前記動作検証において前記セルに所定時間以上継続して出現しなかった前記セル状態を未出現セル状態として求める未出現セル状態検出工程と、
前記未出現セル状態を出現させるテストパターンを生成する第2テストパターン生成工程と、を実行することを特徴とする請求項1〜12の何れか1項に記載のテストパターン評価方法。 - トランジスタを用いて特定の機能を実現するセルの複数からなる半導体集積回路を検証するためのテストパターンを評価するためのテストパターン評価装置であって、
少なくとも入力端子の論理値或いは電圧値によって決まる前記セルが取り得る内部状態の夫々をセル状態とし、
前記トランジスタの各端子間の端子間電圧によって決まる前記トランジスタが取り得る状態の夫々をトランジスタ状態とし、
前記半導体集積回路の設計データ及び前記テストパターンを取得するデータ取得手段と、
前記設計データ及び前記テストパターンを用いて、ゲートレベル以上での前記半導体集積回路の動作検証を実行する動作検証手段と、
前記動作検証において、前記半導体集積回路を構成する前記セル毎に、前記セルに所定時間以上継続して出現する前記セル状態を出現セル状態として求めるセル状態取得手段と、
前記動作検証において、前記セルを構成する前記トランジスタ毎に、前記トランジスタを構成要素とする前記セルの前記出現セル状態を用い、前記トランジスタに出現する前記トランジスタ状態を出現トランジスタ状態として求めるトランジスタ状態取得手段と、
前記トランジスタ毎に、対応する前記出現トランジスタ状態を用いて前記トランジスタのテスト活性度を算出するテスト活性度算出手段と、を備えることを特徴とするテストパターン評価装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007261333A JP4500338B2 (ja) | 2007-10-04 | 2007-10-04 | テストパターン評価方法及びテストパターン評価装置 |
US12/243,314 US7882467B2 (en) | 2007-10-04 | 2008-10-01 | Test pattern evaluation method and test pattern evaluation device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007261333A JP4500338B2 (ja) | 2007-10-04 | 2007-10-04 | テストパターン評価方法及びテストパターン評価装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009092437A true JP2009092437A (ja) | 2009-04-30 |
JP4500338B2 JP4500338B2 (ja) | 2010-07-14 |
Family
ID=40524392
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007261333A Expired - Fee Related JP4500338B2 (ja) | 2007-10-04 | 2007-10-04 | テストパターン評価方法及びテストパターン評価装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7882467B2 (ja) |
JP (1) | JP4500338B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7839160B1 (en) * | 2007-03-21 | 2010-11-23 | Marvell International Ltd. | Stress programming of transistors |
JP2010249774A (ja) * | 2009-04-20 | 2010-11-04 | Toshiba Corp | テストパタン生成装置 |
JP5262996B2 (ja) * | 2009-05-26 | 2013-08-14 | 富士通セミコンダクター株式会社 | 論理シミュレーション装置、方法、及びプログラム |
US8397199B2 (en) | 2010-04-19 | 2013-03-12 | Apple Inc. | Versatile method and tool for simulation of aged transistors |
US20110282642A1 (en) * | 2010-05-15 | 2011-11-17 | Microsoft Corporation | Network emulation in manual and automated testing tools |
US8327310B1 (en) | 2011-07-07 | 2012-12-04 | Apple Inc. | Method and software tool for analyzing and reducing the failure rate of an integrated circuit |
US9038006B2 (en) * | 2013-04-30 | 2015-05-19 | Freescale Semiconductor, Inc. | Method and apparatus for generating gate-level activity data for use in clock gating efficiency analysis |
KR102350941B1 (ko) * | 2021-05-25 | 2022-01-14 | 주식회사 바움디자인시스템즈 | 집적 회로 설계 방법 및 이를 수행하는 집적 회로 설계 시스템 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09330344A (ja) * | 1996-06-10 | 1997-12-22 | Mitsubishi Electric Corp | 半導体装置の設計支援装置および設計支援方法 |
JPH1038983A (ja) * | 1996-07-29 | 1998-02-13 | Nec Corp | 故障個所特定化方法 |
JPH10247208A (ja) * | 1997-03-05 | 1998-09-14 | Sharp Corp | 集積回路の試験方法および試験装置 |
JPH11274023A (ja) * | 1998-03-24 | 1999-10-08 | Sanyo Electric Co Ltd | 半導体装置の信頼性評価方法及び半導体装置の信頼性評価プログラムを記録したコンピュータ読み取り可能な記録媒体 |
JP2000241514A (ja) * | 1999-02-23 | 2000-09-08 | Hitachi Ltd | テストパターンの並列生成方法およびテストパターン生成装置 |
JP2002175345A (ja) * | 2000-09-29 | 2002-06-21 | Matsushita Electric Ind Co Ltd | 回路動作検証方法及び検証装置 |
JP2003108623A (ja) * | 2001-10-01 | 2003-04-11 | Toshiba Corp | 半導体集積回路の解析システム |
JP2004046409A (ja) * | 2002-07-10 | 2004-02-12 | Renesas Technology Corp | 回路シミュレーション処理時間予測装置 |
JP2006118880A (ja) * | 2004-10-19 | 2006-05-11 | Sharp Corp | 半導体集積回路の検査方法及び検査装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6714032B1 (en) * | 2000-04-25 | 2004-03-30 | Agere System Inc. | Integrated circuit early life failure detection by monitoring changes in current signatures |
JP2003197746A (ja) | 2001-12-21 | 2003-07-11 | Matsushita Electric Ind Co Ltd | 半導体集積回路のバーンインテスト設計方法 |
-
2007
- 2007-10-04 JP JP2007261333A patent/JP4500338B2/ja not_active Expired - Fee Related
-
2008
- 2008-10-01 US US12/243,314 patent/US7882467B2/en not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09330344A (ja) * | 1996-06-10 | 1997-12-22 | Mitsubishi Electric Corp | 半導体装置の設計支援装置および設計支援方法 |
JPH1038983A (ja) * | 1996-07-29 | 1998-02-13 | Nec Corp | 故障個所特定化方法 |
JPH10247208A (ja) * | 1997-03-05 | 1998-09-14 | Sharp Corp | 集積回路の試験方法および試験装置 |
JPH11274023A (ja) * | 1998-03-24 | 1999-10-08 | Sanyo Electric Co Ltd | 半導体装置の信頼性評価方法及び半導体装置の信頼性評価プログラムを記録したコンピュータ読み取り可能な記録媒体 |
JP2000241514A (ja) * | 1999-02-23 | 2000-09-08 | Hitachi Ltd | テストパターンの並列生成方法およびテストパターン生成装置 |
JP2002175345A (ja) * | 2000-09-29 | 2002-06-21 | Matsushita Electric Ind Co Ltd | 回路動作検証方法及び検証装置 |
JP2003108623A (ja) * | 2001-10-01 | 2003-04-11 | Toshiba Corp | 半導体集積回路の解析システム |
JP2004046409A (ja) * | 2002-07-10 | 2004-02-12 | Renesas Technology Corp | 回路シミュレーション処理時間予測装置 |
JP2006118880A (ja) * | 2004-10-19 | 2006-05-11 | Sharp Corp | 半導体集積回路の検査方法及び検査装置 |
Also Published As
Publication number | Publication date |
---|---|
US7882467B2 (en) | 2011-02-01 |
JP4500338B2 (ja) | 2010-07-14 |
US20090094569A1 (en) | 2009-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4500338B2 (ja) | テストパターン評価方法及びテストパターン評価装置 | |
US6292765B1 (en) | Method for automatically searching for functional defects in a description of a circuit | |
US8875077B1 (en) | Fault sensitivity analysis-based cell-aware automated test pattern generation flow | |
US20190018917A1 (en) | Hybrid timing analysis method and associated system and non-transitory computer readable medium | |
Bernardeschi et al. | Accurate simulation of SEUs in the configuration memory of SRAM-based FPGAs | |
US11620424B2 (en) | Transistor—level defect coverage and defect simulation | |
KR20230002617A (ko) | 아날로그 결함 검출성 분석을 위한 빠르고 스케일러블한 방법론 | |
US11789077B2 (en) | Single-pass diagnosis for multiple chain defects | |
US20200184135A1 (en) | Double glitch capture mode power integrity analysis | |
US20150067629A1 (en) | Diagnosis and debug using truncated simulation | |
Senn et al. | Modelling the power and energy consumption of NIOS II softcores on FPGA | |
Guerreiro et al. | Analogue and mixed-signal production test speed-up by means of fault list compression | |
Sunter | Experiences with an industrial analog fault simulator and engineering intuition | |
US10176284B2 (en) | Semiconductor circuit design and manufacture method | |
van de Logt et al. | Model-driven AMS test setup validation tool prepared for IEEE P1687. 2 | |
Pointner et al. | Did we test enough? functional coverage for post-silicon validation | |
Sindia et al. | High sensitivity test signatures for unconventional analog circuit test paradigms | |
Tenentes et al. | Leakage current analysis for diagnosis of bridge defects in power-gating designs | |
Auvray et al. | Evolution of navigation and simulation tools in failure analysis | |
Jinling et al. | A fault simulation method based on mutated truth table of logic gates | |
Sanyal et al. | A Methodology for Identification of Internal Nets for Improving Fault Coverage in Analog and Mixed Signal Circuits | |
US11443092B2 (en) | Defect weight formulas for analog defect simulation | |
US11740288B1 (en) | Localization of multiple scan chain defects per scan chain | |
US20240232485A1 (en) | Test point insertion in analog circuit design testing | |
Tehranipoor et al. | Introduction to VLSI testing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090820 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090825 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091019 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100323 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100416 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |