JP2006252438A - 検証支援装置、検証支援方法、検証支援プログラム、および記録媒体 - Google Patents

検証支援装置、検証支援方法、検証支援プログラム、および記録媒体 Download PDF

Info

Publication number
JP2006252438A
JP2006252438A JP2005071273A JP2005071273A JP2006252438A JP 2006252438 A JP2006252438 A JP 2006252438A JP 2005071273 A JP2005071273 A JP 2005071273A JP 2005071273 A JP2005071273 A JP 2005071273A JP 2006252438 A JP2006252438 A JP 2006252438A
Authority
JP
Japan
Prior art keywords
register
reconvergence
logic
verification
registers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005071273A
Other languages
English (en)
Other versions
JP4261502B2 (ja
Inventor
Satoshi Furuwatari
聡 古渡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2005071273A priority Critical patent/JP4261502B2/ja
Priority to US11/253,615 priority patent/US7401306B2/en
Publication of JP2006252438A publication Critical patent/JP2006252438A/ja
Application granted granted Critical
Publication of JP4261502B2 publication Critical patent/JP4261502B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/32Circuit design at the digital level
    • G06F30/33Design verification, e.g. functional simulation or model checking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

【課題】設計者の作業負担の軽減および設計期間の短縮化を図ること。
【解決手段】検証支援装置300は、入力部301と、指定部302と、検出部303と、抽出部304と、作成部305と、から構成されている。入力部301により、論理回路記述情報310が入力された場合、指定部302により、未処理のクロックドメインレジスタ(レジスタR1、R5)を指定する。検出部303により、再収斂レジスタ(レジスタR8)を検出し、抽出部304により、再収斂論理500を抽出する。そして、検証プロパティ306を作成する。これにより、メタスタビリティが発生しそうなレジスタである再収斂レジスタを自動検出することができる。また、自動検出したレジスタにおいて検証すべき項目(検証プロパティ306)を自動作成することができる。
【選択図】 図3

Description

この発明は、検証対象の検証に用いる検証プロパティを作成する検証支援装置、検証支援方法、検証支援プログラム、および記録媒体に関する。
LSI設計では、従来から設計期間の短縮による作業効率化が要求されている一方、LSIが正しく動作するかどうかを検証する検証作業が必要不可欠であり、特に、大規模化、高機能化、高速化および低消費電力化が要求されているLSIについては、高品質を維持するためにもこの検証作業は重要である。
このようなLSIのうち非同期マルチクロック論理回路は、2以上の周期が異なるクロックによってドライブする論理回路である。非同期マルチクロック論理回路は、あるクロックでドライブする回路から他のクロックでドライブする回路へのデータの受け渡し、すなわち、クロックドメインの境界でのデータの受け渡しにおいては、メタスタビリティによる値伝播の乱れ、具体的には、クロックドメインを値が伝播する際に1サイクルだけ値の伝播が遅れるまたは早まることにより障害が発生する。
従来においては、シミュレーションもしくはスタティック検証環境において論理回路にメタスタビリティを積極的に発生させ、その影響が通常検証(メタスタビリティ発生なし)の検証プロパティに違反するかどうかで検証を行なっている。なお、関連する従来技術としては、下記特許文献1,2に記載の発明が開示されている。
特開平6−83901号公報 特開平10−117185号公報
しかしながら、上述した従来技術では、非同期マルチクロック論理回路においてクロックドメインの数が膨大であり、クロックドメインからメタスタビリティによる問題が発生する箇所を、設計者の手作業によって探していた。また、メタスタビリティによる問題が発生する箇所は、外部ポートに変化が現れなかったり、他の信号により変化がマスクされたりするため、どのような検証が有効であるかも、設計者自身で解析しなければならなかった。したがって、設計者に多大な負担が生じ、設計者の設計労力の増大および設計期間の長期化を招くという問題があった。
この発明は、上述した従来技術による問題点を解消するため、設計者の作業負担の軽減および設計期間の短縮化を図ることができる検証支援装置、検証支援方法、検証支援プログラム、および記録媒体を提供することを目的とする。
上述した課題を解決し、目的を達成するため、この発明にかかる検証支援装置、検証支援方法、検証支援プログラム、および記録媒体は、検証対象の論理回路記述情報の入力を受け付け、前記検証対象において隣接する一対のクロックドメインのうち一方のクロックドメインからそれぞれデータを出力する2以上のレジスタを指定し、入力された検証対象の論理回路記述情報と、指定された2以上のレジスタとに基づいて、他方のクロックドメインにおいて収斂する単一のレジスタ(以下、「再収斂レジスタ」という)を検出することを特徴とする。
また、上記発明において、前記2以上のレジスタからファンアウト側論理をたどることによって前記他方のクロックドメインにおいて収斂する再収斂レジスタを検出することとしてもよい。
また、上記発明において、検出された再収斂レジスタから前記2以上のレジスタまで論理(以下、「再収斂論理」という)を抽出し、抽出された再収斂論理に基づいて、前記検証対象を検証する検証プロパティを作成することとしてもよい。
また、上記発明において、前記再収斂レジスタから前記2以上のレジスタまでファンイン側論理をたどることにより、当該ファンイン先のレジスタと前記再収斂レジスタとからなる再収斂論理を抽出することとしてもよい。
また、上記発明において、前記再収斂レジスタから前記2以上のレジスタまでファンイン側論理をたどることにより、当該ファンイン先のレジスタに前記再収斂レジスタからの到達サイクル数を付与して、前記ファンイン先のレジスタと前記再収斂レジスタとからなる再収斂論理を抽出し、前記各ファンイン先のレジスタに付与された到達サイクル数を用いて、前記検証対象を検証する検証プロパティを作成することとしてもよい。
これらの発明によれば、メタスタビリティが発生しそうなレジスタを、自動的に検出することができる。また、自動検出したレジスタにおいて検証すべき項目(検証プロパティ)を自動的に作成することができる。
本発明にかかる検証支援装置、検証支援方法、検証支援プログラム、および記録媒体によれば、設計者の作業負担の軽減および設計期間の短縮化を図ることができるという効果を奏する。
以下に添付図面を参照して、この発明にかかる検証支援装置、検証支援方法、検証支援プログラム、および記録媒体の好適な実施の形態を詳細に説明する。
(検証支援装置のハードウェア構成)
まず、この発明の実施の形態にかかる検証支援装置のハードウェア構成について説明する。図1は、この発明の実施の形態にかかる検証支援装置のハードウェア構成を示すブロック図である。
図1において、検証支援装置は、CPU101と、ROM102と、RAM103と、HDD(ハードディスクドライブ)104と、HD(ハードディスク)105と、FDD(フレキシブルディスクドライブ)106と、着脱可能な記録媒体の一例としてのFD(フレキシブルディスク)107と、ディスプレイ108と、I/F(インターフェース)109と、キーボード110と、マウス111と、スキャナ112と、プリンタ113と、を備えている。また、各構成部はバス100によってそれぞれ接続されている。
ここで、CPU101は、検証支援装置の全体の制御を司る。ROM102は、ブートプログラムなどのプログラムを記憶している。RAM103は、CPU101のワークエリアとして使用される。HDD104は、CPU101の制御にしたがってHD105に対するデータのリード/ライトを制御する。HD105は、HDD104の制御で書き込まれたデータを記憶する。
FDD106は、CPU101の制御にしたがってFD107に対するデータのリード/ライトを制御する。FD107は、FDD106の制御で書き込まれたデータを記憶したり、FD107に記憶されたデータを検証支援装置に読み取らせたりする。
また、着脱可能な記録媒体として、FD107のほか、CD−ROM(CD−R、CD−RW)、MO、DVD(Digital Versatile Disk)、メモリーカードなどであってもよい。ディスプレイ108は、カーソル、アイコンあるいはツールボックスをはじめ、文書、画像、機能情報などのデータを表示する。このディスプレイ108は、たとえば、CRT、TFT液晶ディスプレイ、プラズマディスプレイなどを採用することができる。
I/F109は、通信回線を通じてインターネットなどのネットワーク114に接続され、このネットワーク114を介して他の装置に接続される。そして、I/F109は、ネットワーク114と内部のインターフェースを司り、外部装置からのデータの入出力を制御する。I/F109には、たとえばモデムやLANアダプタなどを採用することができる。
キーボード110は、文字、数字、各種指示などの入力のためのキーを備え、データの入力をおこなう。また、タッチパネル式の入力パッドやテンキーなどであってもよい。マウス111は、カーソルの移動や範囲選択、あるいはウィンドウの移動やサイズの変更などをおこなう。ポインティングデバイスとして同様に機能を備えるものであれば、トラックボールやジョイスティックなどであってもよい。
スキャナ112は、画像を光学的に読み取り、検証支援装置内に画像データを取り込む。なお、スキャナ112は、OCR機能を持たせてもよい。また、プリンタ113は、画像データや文書データを印刷する。プリンタ113には、たとえば、レーザプリンタやインクジェットプリンタを採用することができる。
つぎに、この発明の実施の形態にかかる検証対象の一例について説明する。図2は、この発明の実施の形態にかかる検証対象の一例を示す回路図である。図2において、検証対象200は、クロックドメインD1とクロックドメインD2からなるクロックドメイン201を有する非同期マルチクロック論理回路である。この検証対象200において、データは、クロックドメインD1側からクロックドメインD2側に流れる。図2中、クロックドメイン201の境界L、すなわち、クロックCK1からクロックCK2への切り替わり位置を、点線で示している。
クロックドメインD1はクロックCK1でドライブする論理回路の集合であり、レジスタR0、R1、R4、R5を有している。また、クロックドメインD2は、クロックCK2でドライブする論理回路の集合であり、レジスタR2、R3,R6〜R8を有している。なお、クロックドメイン201は、あらかじめ設計者の操作入力によって設定してもよく、図示しない解析ツールの解析結果を用いることとしてもよい。
(検証支援装置の機能的構成)
つぎに、この発明の実施の形態にかかる検証支援装置の機能的構成について説明する。図3は、この発明の実施の形態にかかる検証支援装置の機能的構成を示すブロック図である。図3において、検証支援装置300は、入力部301と、指定部302と、検出部303と、抽出部304と、作成部305と、から構成されている。
入力部301は、検証対象200の論理回路記述情報310の入力を受け付ける。論理回路記述情報310は、図2に示した検証対象200の論理回路記述を示す情報であり、たとえば、ネットリストやRTLのHDLで記述された回路情報が挙げられる。
また、指定部302は、検証対象200において隣接する一対のクロックドメイン201のうち一方のクロックドメインからそれぞれデータを出力する2以上のレジスタを指定する。図2を用いて具体的に説明すると、隣接する一対のクロックドメインD1およびD2のうち、一方のクロックドメインD1からそれぞれデータを出力するレジスタR1およびR5の指定を受け付ける。このように指定されたレジスタR1およびR5を、「クロックドメインレジスタ」と称す。
また、検出部303は、入力部301によって入力された検証対象200の論理回路記述情報310と、指定部302によって指定された2以上のレジスタとに基づいて、他方のクロックドメインD2において収斂する単一のレジスタ(以下、「再収斂レジスタ」という)を検出する。具体的には、検出部303は、2以上のレジスタからファンアウト側論理をたどることによって他方のクロックドメインD2において収斂する再収斂レジスタを検出する。すなわち、上述した図2の検証対象200においては、指定部302によって指定されたレジスタR1およびR5からファンアウト側論理をたどることによってクロックドメインD2において収斂するレジスタR8を再収斂レジスタとして検出する。
ここで、この検出部303による検出処理について具体的に説明する。図4は、再収斂レジスタ検出処理をおこなっている検証対象200を示す回路図である。図4において、クロックドメインレジスタ(レジスタR1、R5)にそれぞれラベル{a},{b}を割り付ける。そして、図4中、点線矢印で示すようにそれぞれファンアウトし、ファンアウト先のレジスタ(以下、「ファンアウトレジスタ」という)にも同一のラベルを割り付ける。
たとえば、レジスタR1からレジスタR2までファンアウト側論理をたどると、レジスタR1に割り付けられたラベル{a}をファンアウトレジスタ(レジスタR2)にも割り付けられる。また、レジスタR2のファンアウト側論理をたどると、レジスタR2に割り付けられたラベル{a}をファンアウトレジスタ(レジスタR3)にも割り付けられる。このようにして、ファンアウトを続け、最終的に、ラベル{a},{b}が割り付けられたレジスタR8が、再収斂レジスタとなる。これにより、メタスタビリティが発生しそうなレジスタを、自動的に検出することができる。
また、図3において、抽出部304は、検出部303によって検出された再収斂レジスタから2以上のレジスタまでの論理(以下、「再収斂論理」という)を抽出する。具体的には、抽出部304は、再収斂レジスタから2以上のレジスタまでファンイン側論理をたどることにより、当該ファンイン先のレジスタ(以下、「ファンインレジスタ」という)と再収斂レジスタとからなる再収斂論理を抽出する。
ここで、この抽出部304による抽出処理について具体的に説明する。図5は、再収斂論理抽出処理が実行されている検証対象200を示す回路図である。図5において、再収斂レジスタ(レジスタR8)からファンインレジスタ(レジスタR1〜R3,R5〜R7)に、再収斂レジスタ(レジスタR8)からの到達サイクル数Cが伝搬される。
すなわち、上述した図2の検証対象200においては、再収斂レジスタ(レジスタR8)からクロックドメインレジスタ(レジスタR1、R5)までファンイン側論理をたどることにより、ファンインレジスタ(レジスタR1〜R3,R5〜R7)と再収斂レジスタ(レジスタR8)とからなる再収斂論理500を抽出する。
たとえば、再収斂レジスタ(レジスタR8)の到達サイクル数Cを{0}とすると、ファンインレジスタ(レジスタR3、R7)の到達サイクル数Cは{1}、レジスタR2およびレジスタR6の到達サイクル数Cは{2}、レジスタR1およびレジスタR5の到達サイクル数Cは{3}となる。到達サイクル数Cの伝搬は、クロックドメインレジスタ(レジスタR1、R5)で終了する。
この到達サイクル数Cが伝搬されたファンインレジスタ(レジスタR1〜R3、R5〜R7)と再収斂レジスタ(レジスタR8)を含む論理回路を、再収斂論理500として抽出する。これにより、再収斂レジスタ(レジスタR8)の検証には、レジスタR0,R4が不必要であることがわかる。すなわち、再収斂レジスタ(レジスタR8)の検証に必要な回路と再収斂レジスタ(レジスタR8)からの到達サイクル数Cを得ることができる。
また、図3において、作成部305は、抽出部304によって抽出された再収斂論理に基づいて、検証対象200を検証する検証プロパティ306を作成する。具体的には、作成部305は、抽出部304によって抽出された再収斂論理に基づいて、各ファンインレジスタに付与された到達サイクル数を用いて、検証対象200を検証する検証プロパティ306を作成する。
作成部305は、より具体的には、再収斂論理が得られると、再収斂レジスタの値が1(もしくは0)になる論理を再収斂論理から生成する。生成する論理に使用する変数は、再収斂論理を構成するレジスタの論理変数を、その到達サイクル数をもとに下記のように作成する。
<論理変数>::=prev(<レジスタ名>,<到達サイクル数>)・・・(1)
そして、作成部305は、再収斂レジスタが1(もしくは0)という論理式を前件部、上記論理式(1)を後件部として、含意オペレータで接続して、プロパティ言語、たとえばVerilog-HDLなどのハードウェア記述言語を用いて下記の検証プロパティ306を作成する。
always( (再収斂レジスタ=1) -> <1になる論理式> )・・・(2)
always( (再収斂レジスタ=0) -> <0になる論理式> )・・・(3)
ここで、この作成部305による検証プロパティ作成処理について、上述した図5に示した再収斂論理500を用いて説明する。再収斂論理500が得られると、再収斂論理500を構成するレジスタR1〜R3、R5〜R7の論理変数を、その到達サイクル数Cをもとに上述した論理式(1)を用いて下記のように設定する。
レジスタR1の論理変数⇒prev(R1,3)・・・(4)
レジスタR5の論理変数⇒prev(R5,3)・・・(5)
レジスタR2の論理変数⇒prev(R2,2)・・・(6)
レジスタR6の論理変数⇒prev(R6,2)・・・(7)
レジスタR3の論理変数⇒prev(R3,1)・・・(8)
レジスタR7の論理変数⇒prev(R7,1)・・・(9)
上記(4)の論理変数は、再収斂レジスタ(レジスタR8)の3サイクル前のレジスタR1の値をあらわしており、上記(5)の論理変数は、再収斂レジスタ(レジスタR8)の3サイクル前のレジスタR5の値をあらわしており、上記(6)の論理変数は、再収斂レジスタ(レジスタR8)の2サイクル前のレジスタR2の値をあらわしており、上記(7)の論理変数は、再収斂レジスタ(レジスタR8)の2サイクル前のレジスタR6の値をあらわしており、上記(8)の論理変数は、再収斂レジスタ(レジスタR8)の1サイクル前のレジスタR3の値をあらわしており、上記(9)の論理変数は、再収斂レジスタ(レジスタR8)の1サイクル前のレジスタR7の値をあらわしている。
そして、上記(4)〜(9)の論理変数から、HDL(たとえばVerilog-HDL)を用いて、再収斂レジスタ(レジスタR8)に関する下記(10)〜(15)の論理式を作成する。
R8=(prev(R3,1) && prev(R7,1))・・・・・(10)
prev(R3,1)=prev(R2,2)・・・・・・・・・・(11)
prev(R2,2)=prev(R1,3)・・・・・・・・・・(12)
prev(R7,1)=prev(R6,2)・・・・・・・・・・(13)
prev(R6,2)=prev(R5,3)・・・・・・・・・・(14)
!R8=(!prev(R3,1)|| !prev(R7,1))・・・(15)
なお、上記論理式(10)〜(14)に対応する箇所を、図6に示す。図6は、論理式(10)〜(14)との対応関係を示す再収斂論理500の回路図である。また、上記論理式(10)、(15)を論理式(11)〜(14)を用いて展開すると、下記論理式(16)、(17)を得ることができる。
R8=(prev(R1,3) && prev(R5,3))・・・・(16)
!R8=(!prev(R1,3)|| !prev(R5,3))・・・(17)
最後に、上記論理式(16)、(17)から、再収斂レジスタ(レジスタR8)を検証する検証プロパティ306を作成する。たとえば、検証プロパティ言語PSLを用いて記述すると、検証プロパティ306は下記(18)、(19)のようになる。
[R8が正しく1になることをチェックする検証プロパティ306]
assert always( R8 -> ( prev(R1,3) && prev(R5,3) ) @(posedge CK2) ;
・・・(18)
[R8が正しく0になることをチェックする検証プロパティ306]
assert always( !R8 -> ( !prev(R1,3) || !prev(R5,3) ) @(posedge CK2) ;
・・・(19)
また、検証部307は、いわゆる一般的な検証ツールであり、論理回路記述情報310と検証プロパティ306が入力されると、検証処理を実行する。図7は、検証部307による検証内容を示すタイミングチャートである。図7では、レジスタR5にメタスタビリティが発生していることを前提としている。
図2に示した検証対象200では、レジスタR6〜レジスタR8の値は、正常な場合には、時刻t1〜t4において一点鎖線の状態となるが、レジスタR5のメタスタビリティにより1サイクル遅延している。これにより、時刻t4において、レジスタR8の値は「0」であるが、その3サイクル前の時刻t1では、prev(R1,3)およびprev(R5,3)が「1」であるため、検証プロパティ306(18)に違反していることとなる。
(検証支援処理手順)
つぎに、この発明の実施の形態にかかる検証支援処理手順について説明する。図8は、この発明の実施の形態にかかる検証支援処理手順を示すフローチャートである。図8において、まず、論理回路記述情報310が入力された場合(ステップS801:Yes)、未処理のクロックドメインレジスタを指定する(ステップS802)。たとえば、図2に示したように、クロックドメインレジスタであるレジスタR1、R5を指定する。
このあと、再収斂レジスタ検出処理(ステップS803)、再収斂論理抽出処理(ステップS804)および検証プロパティ作成処理(ステップS805)を実行する。そして、未処理のクロックドメインレジスタがある場合(ステップS806:Yes)、ステップS802に移行して、未処理のクロックドメインレジスタを指定する。一方、未処理のクロックドメインレジスタがない場合(ステップS806:No)、一連の処理を終了する。
つぎに、図8に示した再収斂レジスタ検出処理(ステップS803)について説明する。図9は、図8に示した再収斂レジスタ検出処理を示すフローチャートである。図9において、クロックドメインレジスタにユニークなラベルを付与する(ステップS901)。たとえば、クロックドメインレジスタに指定されたレジスタR1にラベル{a}、レジスタR5にラベル{b}を付与する。
このラベル付きクロックドメインレジスタを検出部303内の処理リストに追加する(ステップS902)。そして、処理リストから未処理のレジスタを抽出し(ステップS903)、抽出されたレジスタに対してファンアウトレジスタがあるか否かを判定する(ステップS904)。ファンアウトレジスタがある場合(ステップS904:Yes)、抽出されたレジスタに付与されたラベルを、ファンアウトレジスタに付与して(ステップS905)、ラベルが付与されたファンアウトレジスタを処理リストに追加する(ステップS906)。そして、ステップS903に移行する。
たとえば、ステップS903で抽出されたレジスタが、ラベル{a}が付与されたレジスタR3の場合、ファンアウトレジスタとなるレジスタR8が存在するため、レジスタR8にラベル{a}を付与して、処理リストに追加する。これにより、処理リストのレジスタR3が、ラベル{a}が付与されたレジスタR8に更新される。
また、ステップS903で抽出されたレジスタが、ラベル{b}が付与されたレジスタR7の場合、ファンアウトレジスタとなる、ラベル{a}が付与されたレジスタR8が存在するため、レジスタR8にラベル{b}を付与して、処理リストに追加する。これにより、処理リストのレジスタR3が、ラベル{b}が付与されたレジスタR8に更新される。したがって、レジスタR8は、2以上のラベル{a}、{b}が付与されたこととなる。
また、ステップS904において、ファンアウトレジスタがない場合(ステップS904:No)、処理リストに未処理のレジスタがあるか否かを判定する(ステップS907)。未処理のレジスタがある場合(ステップS907:Yes)、ステップS903に移行して、処理リストから未処理のレジスタを抽出する。一方、未処理のレジスタがない場合(ステップS907:No)、処理リスト内において2以上のラベルを有するレジスタを抽出する(ステップS908)。
たとえば、ステップS903で抽出されたレジスタが、ラベル{a}が付与されたレジスタR8の場合、ファンアウトレジスタが存在しない。また、ステップS903で抽出されたレジスタが、ラベル{b}が付与されたレジスタR8の場合も、ファンアウトレジスタが存在しない。したがって、レジスタR8は、2以上のラベル{a}、{b}が付与された再収斂レジスタとして抽出されることとなる。
つぎに、図8に示した再収斂論理抽出処理(ステップS804)について説明する。図10は、図8に示した再収斂論理抽出処理を示すフローチャートである。図10において、ステップS803において再収斂レジスタが検出された場合(ステップS1001:Yes)、再収斂レジスタの到達サイクル数CをC=0に設定し(ステップS1002)、抽出部304の処理リストに追加する(ステップS1003)。たとえば、ステップS804において、再収斂レジスタとしてレジスタR8が検出された場合、このレジスタR8の到達サイクル数CをC=0に設定して、処理リストに追加する。
そして、処理リストの中から、未処理のレジスタを抽出し(ステップS1004)。その到達サイクル数Cを1つインクリメントする(ステップS1005)。そして、抽出されたレジスタのファンインレジスタを抽出し(ステップS1006)、ステップS1005でインクリメントされた到達サイクル数Cをファンインレジスタに割り当てて(ステップS1007)、処理リストに追加する(ステップS1008)。
たとえば、ステップS1004で未処理のレジスタとして、到達サイクル数C(C=0)の再収斂レジスタ(レジスタR8)が抽出された場合、レジスタR8の到達サイクル数Cを1つインクリメントする。そして、レジスタR8のファンインレジスタとなるレジスタR3、R7を抽出し、インクリメントされた到達サイクル数Cを割り当てる。到達サイクル数が割り当てられたレジスタR3、R7は、未処理のレジスタとして処理リストに追加される。
また、ステップS1009において、ステップS1006で抽出されたファンインレジスタが、ステップS1004で抽出されたレジスタと同一のクロックドメインである場合(ステップS1009:Yes)、ステップS1004に移行して、処理リスト内の未処理のレジスタを抽出する。一方、ファンインレジスタが、ステップS1004で抽出されたレジスタと異なるクロックドメインである場合(ステップS1009:No)、再収斂論理を抽出する(ステップS1010)。すなわち、処理リスト内に追加されているレジスタによって構成される論理を、再収斂論理として抽出する。
たとえば、図5において、レジスタR2は、レジスタR3のファンインレジスタであるため、レジスタR3の到達サイクル数C(C=1)から1つインクリメントした到達サイクル数C(C=2)が割り当てられて、処理リストに追加される。また、レジスタR1は、レジスタR2のファンインレジスタであるため、レジスタR2の到達サイクル数C(C=2)から1つインクリメントした到達サイクル数C(C=3)が割り当てられて、処理リストに追加される。
また、レジスタR6は、レジスタR7のファンインレジスタであるため、レジスタR7の到達サイクル数C(C=1)から1つインクリメントした到達サイクル数C(C=2)が割り当てられて、処理リストに追加される。また、レジスタR5は、レジスタR6のファンインレジスタであるため、レジスタR6の到達サイクル数C(C=2)から1つインクリメントした到達サイクル数C(C=3)が割り当てられて、処理リストに追加される。
たとえば、ステップS1010において未処理のレジスタがない場合、処理リスト内には、レジスタR1〜R3、R5〜R8が登録されている。したがって、このレジスタR1〜R3、R5〜R8によって構成される論理が、再収斂論理500である。
つぎに、図8に示した検証プロパティ作成処理(ステップS805)について説明する。図11は、図8に示した検証プロパティ作成処理を示すフローチャートである。図11において、ステップS804において再収斂論理が抽出された場合(ステップS1101:Yes)、再収斂レジスタを除く、再収斂論理内のレジスタの論理変数を設定する(ステップS1102)。
そして、このレジスタの論理変数を用いて再収斂レジスタに関する論理式を作成する(ステップS1103)。そして、再収斂レジスタに関する論理式から、再収斂レジスタを検証する検証プロパティ306を作成する(ステップS1104)。
たとえば、再収斂論理として図5に示した再収斂論理500が抽出された場合、再収斂レジスタ(レジスタR8)を除く、再収斂論理500内のレジスタR1〜R3、R5〜R7の論理変数を設定する(上記(4)〜(9)を参照。)。この論理変数(4)〜(9)を用いて、再収斂レジスタ(レジスタR8)に関する論理式(10)〜(15)を作成する。そして、この論理式(10)〜(15)から、論理式(16)、(17)を経て、再収斂レジスタ(レジスタR8)を検証する検証プロパティ306(18)、(19)を作成する。
このように、本実施の形態によれば、観測信号を構成するファンイン側論理のうちクロックドメインまでの論理を利用するだけで、チェック可能となる。したがって、観測信号を構成するクロックドメインまでの論理を期待値とし、その期待値通りに動作しないようなメタスタビリティ発生状況があるかどうかをチェックする検証プロパティ306を自動的に生成することができる。
以上説明したように、検証支援装置、検証支援方法、検証支援プログラム、および記録媒体によれば、非同期マルチクロック論理回路においてクロックドメインの数が膨大であっても、クロックドメインからメタスタビリティによる問題が発生する箇所を、設計者の手作業によらず、自動的に検出することができる。したがって、設計者の作業負担の軽減および設計期間の短縮化を図ることができるという効果を奏する。
なお、本実施の形態で説明した検証支援方法は、予め用意されたプログラムをパーソナル・コンピュータやワークステーション等のコンピュータで実行することにより実現することができる。このプログラムは、ハードディスク、フレキシブルディスク、CD−ROM、MO、DVD等のコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行される。またこのプログラムは、インターネット等のネットワークを介して配布することが可能な伝送媒体であってもよい。
(付記1)検証対象の論理回路記述情報の入力を受け付ける入力手段と、
前記検証対象において隣接する一対のクロックドメインのうち一方のクロックドメインからそれぞれデータを出力する2以上のレジスタを指定する指定手段と、
前記入力手段によって入力された検証対象の論理回路記述情報と、前記指定手段によって指定された2以上のレジスタとに基づいて、他方のクロックドメインにおいて収斂する単一のレジスタ(以下、「再収斂レジスタ」という)を検出する検出手段と、
を備えることを特徴とする検証支援装置。
(付記2)前記検出手段は、
前記2以上のレジスタからファンアウト側論理をたどることによって前記他方のクロックドメインにおいて収斂する再収斂レジスタを検出することを特徴とする付記1に記載の検証支援装置。
(付記3)前記検出手段によって検出された再収斂レジスタから前記2以上のレジスタまでの論理(以下、「再収斂論理」という)を抽出する抽出手段と、
前記抽出手段によって抽出された再収斂論理に基づいて、前記検証対象を検証する検証プロパティを作成する作成手段と、
を備えることを特徴とする付記1または2に記載の検証支援装置。
(付記4)前記抽出手段は、
前記再収斂レジスタから前記2以上のレジスタまでファンイン側論理をたどることにより、当該ファンイン先のレジスタと前記再収斂レジスタとからなる再収斂論理を抽出することを特徴とする付記3に記載の検証支援装置。
(付記5)前記抽出手段は、
前記再収斂レジスタから前記2以上のレジスタまでファンイン側論理をたどることにより、当該ファンイン先のレジスタに前記再収斂レジスタからの到達サイクル数を付与して、前記ファンイン先のレジスタと前記再収斂レジスタとからなる再収斂論理を抽出し、
前記作成手段は、
前記各ファンイン先のレジスタに付与された到達サイクル数を用いて、前記検証対象を検証する検証プロパティを作成することを特徴とする付記3または4に記載の検証支援装置。
(付記6)検証対象の論理回路記述情報の入力を受け付ける入力工程と、
前記検証対象において隣接する一対のクロックドメインのうち一方のクロックドメインからそれぞれデータを出力する2以上のレジスタを指定する指定工程と、
前記入力工程によって入力された検証対象の論理回路記述情報と、前記指定工程によって指定された2以上のレジスタとに基づいて、他方のクロックドメインにおいて収斂する単一のレジスタ(以下、「再収斂レジスタ」という)を検出する検出工程と、
を含んだことを特徴とする検証支援方法。
(付記7)前記検出工程は、
前記2以上のレジスタからファンアウト側論理をたどることによって前記他方のクロックドメインにおいて収斂する再収斂レジスタを検出することを特徴とする付記6に記載の検証支援方法。
(付記8)前記検出工程によって検出された再収斂レジスタから前記2以上のレジスタまでの論理(以下、「再収斂論理」という)を抽出する抽出工程と、
前記抽出工程によって抽出された再収斂論理に基づいて、前記検証対象を検証する検証プロパティを作成する作成工程と、
を含んだことを特徴とする付記6または7に記載の検証支援方法。
(付記9)前記抽出工程は、
前記再収斂レジスタから前記2以上のレジスタまでファンイン側論理をたどることにより、当該ファンイン先のレジスタと前記再収斂レジスタとからなる再収斂論理を抽出することを特徴とする付記8に記載の検証支援方法。
(付記10)前記抽出工程は、
前記再収斂レジスタから前記2以上のレジスタまでファンイン側論理をたどることにより、当該ファンイン先のレジスタに前記再収斂レジスタからの到達サイクル数を付与して、前記ファンイン先のレジスタと前記再収斂レジスタとからなる再収斂論理を抽出し、
前記作成工程は、
前記各ファンイン先のレジスタに付与された到達サイクル数を用いて、前記検証対象を検証する検証プロパティを作成することを特徴とする付記8または9に記載の検証支援方法。
(付記11)検証対象の論理回路記述情報の入力を受け付けさせる入力工程と、
前記検証対象において隣接する一対のクロックドメインのうち一方のクロックドメインからそれぞれデータを出力する2以上のレジスタを指定させる指定工程と、
前記入力工程によって入力された検証対象の論理回路記述情報と、前記指定工程によって指定された2以上のレジスタとに基づいて、他方のクロックドメインにおいて収斂する単一のレジスタ(以下、「再収斂レジスタ」という)を検出させる検出工程と、
をコンピュータに実行させることを特徴とする検証支援プログラム。
(付記12)前記検出工程は、
前記2以上のレジスタからファンアウト側論理をたどることによって前記他方のクロックドメインにおいて収斂する再収斂レジスタを検出させることを特徴とする付記11に記載の検証支援プログラム。
(付記13)前記検出工程によって検出された再収斂レジスタから前記2以上のレジスタまでの論理(以下、「再収斂論理」という)を抽出させる抽出工程と、
前記抽出工程によって抽出された再収斂論理に基づいて、前記検証対象を検証する検証プロパティを作成させる作成工程と、
をコンピュータに実行させることを特徴とする付記11または12に記載の検証支援プログラム。
(付記14)前記抽出工程は、
前記再収斂レジスタから前記2以上のレジスタまでファンイン側論理をたどることにより、当該ファンイン先のレジスタと前記再収斂レジスタとからなる再収斂論理を抽出させることを特徴とする付記13に記載の検証支援プログラム。
(付記15)前記抽出工程は、
前記再収斂レジスタから前記2以上のレジスタまでファンイン側論理をたどることにより、当該ファンイン先のレジスタに前記再収斂レジスタからの到達サイクル数を付与して、前記ファンイン先のレジスタと前記再収斂レジスタとからなる再収斂論理を抽出させ、
前記作成工程は、
前記各ファンイン先のレジスタに付与された到達サイクル数を用いて、前記検証対象を検証する検証プロパティを作成させることを特徴とする付記13または14に記載の検証支援プログラム。
(付記16)付記11〜15のいずれか一つに記載の検証支援プログラムを記録したコンピュータに読み取り可能な記録媒体。
以上のように、本発明にかかる検証支援装置、検証支援方法、検証支援プログラム、および記録媒体は、非同期マルチクロック論理回路に有用であり、特に、その検証ツールを支援するツールに適している。
この発明の実施の形態にかかる検証支援装置のハードウェア構成を示すブロック図である。 この発明の実施の形態にかかる検証対象の一例を示す回路図である。 この発明の実施の形態にかかる検証支援装置の機能的構成を示すブロック図である。 再収斂レジスタ検出処理をおこなっている検証対象を示す回路図である。 再収斂論理抽出処理が実行されている検証対象を示す回路図である。 論理式(10)〜(14)との対応関係を示す再収斂論理の回路図である。 検証部307による検証内容を示すタイミングチャートである。 この発明の実施の形態にかかる検証支援処理手順を示すフローチャートである。 図8に示した再収斂レジスタ検出処理を示すフローチャートである。 図8に示した再収斂論理抽出処理を示すフローチャートである。 図8に示した検証プロパティ作成処理を示すフローチャートである。
符号の説明
200 検証対象
201(D1、D2) クロックドメイン
300 検証支援装置
301 入力部
302 指定部
303 検出部
304 抽出部
305 作成部
306 検証プロパティ
307 検証部
310 論理回路記述情報
500 再収斂論理
R0〜R8 レジスタ

Claims (10)

  1. 検証対象の論理回路記述情報の入力を受け付ける入力手段と、
    前記検証対象において隣接する一対のクロックドメインのうち一方のクロックドメインからそれぞれデータを出力する2以上のレジスタを指定する指定手段と、
    前記入力手段によって入力された検証対象の論理回路記述情報と、前記指定手段によって指定された2以上のレジスタとに基づいて、他方のクロックドメインにおいて収斂する単一のレジスタ(以下、「再収斂レジスタ」という)を検出する検出手段と、
    を備えることを特徴とする検証支援装置。
  2. 前記検出手段は、
    前記2以上のレジスタからファンアウト側論理をたどることによって前記他方のクロックドメインにおいて収斂する再収斂レジスタを検出することを特徴とする請求項1に記載の検証支援装置。
  3. 前記検出手段によって検出された再収斂レジスタから前記2以上のレジスタまでの論理(以下、「再収斂論理」という)を抽出する抽出手段と、
    前記抽出手段によって抽出された再収斂論理に基づいて、前記検証対象を検証する検証プロパティを作成する作成手段と、
    を備えることを特徴とする請求項1または2に記載の検証支援装置。
  4. 検証対象の論理回路記述情報の入力を受け付ける入力工程と、
    前記検証対象において隣接する一対のクロックドメインのうち一方のクロックドメインからそれぞれデータを出力する2以上のレジスタを指定する指定工程と、
    前記入力工程によって入力された検証対象の論理回路記述情報と、前記指定工程によって指定された2以上のレジスタとに基づいて、他方のクロックドメインにおいて収斂する単一のレジスタ(以下、「再収斂レジスタ」という)を検出する検出工程と、
    を含んだことを特徴とする検証支援方法。
  5. 前記検出工程は、
    前記2以上のレジスタからファンアウト側論理をたどることによって前記他方のクロックドメインにおいて収斂する再収斂レジスタを検出することを特徴とする請求項4に記載の検証支援方法。
  6. 前記検出工程によって検出された再収斂レジスタから前記2以上のレジスタまでの論理(以下、「再収斂論理」という)を抽出する抽出工程と、
    前記抽出工程によって抽出された再収斂論理に基づいて、前記検証対象を検証する検証プロパティを作成する作成工程と、
    を含んだことを特徴とする請求項4または5に記載の検証支援方法。
  7. 検証対象の論理回路記述情報の入力を受け付けさせる入力工程と、
    前記検証対象において隣接する一対のクロックドメインのうち一方のクロックドメインからそれぞれデータを出力する2以上のレジスタを指定させる指定工程と、
    前記入力工程によって入力された検証対象の論理回路記述情報と、前記指定工程によって指定された2以上のレジスタとに基づいて、他方のクロックドメインにおいて収斂する単一のレジスタ(以下、「再収斂レジスタ」という)を検出させる検出工程と、
    をコンピュータに実行させることを特徴とする検証支援プログラム。
  8. 前記検出工程は、
    前記2以上のレジスタからファンアウト側論理をたどることによって前記他方のクロックドメインにおいて収斂する再収斂レジスタを検出させることを特徴とする請求項7に記載の検証支援プログラム。
  9. 前記検出工程によって検出された再収斂レジスタから前記2以上のレジスタまでの論理(以下、「再収斂論理」という)を抽出させる抽出工程と、
    前記抽出工程によって抽出された再収斂論理に基づいて、前記検証対象を検証する検証プロパティを作成させる作成工程と、
    をコンピュータに実行させることを特徴とする請求項7または8に記載の検証支援プログラム。
  10. 請求項7〜9のいずれか一つに記載の検証支援プログラムを記録したコンピュータに読み取り可能な記録媒体。
JP2005071273A 2005-03-14 2005-03-14 検証支援装置、検証支援方法、検証支援プログラム、および記録媒体 Expired - Fee Related JP4261502B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005071273A JP4261502B2 (ja) 2005-03-14 2005-03-14 検証支援装置、検証支援方法、検証支援プログラム、および記録媒体
US11/253,615 US7401306B2 (en) 2005-03-14 2005-10-20 Apparatus and method for verification support, and computer product

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005071273A JP4261502B2 (ja) 2005-03-14 2005-03-14 検証支援装置、検証支援方法、検証支援プログラム、および記録媒体

Publications (2)

Publication Number Publication Date
JP2006252438A true JP2006252438A (ja) 2006-09-21
JP4261502B2 JP4261502B2 (ja) 2009-04-30

Family

ID=36972475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005071273A Expired - Fee Related JP4261502B2 (ja) 2005-03-14 2005-03-14 検証支援装置、検証支援方法、検証支援プログラム、および記録媒体

Country Status (2)

Country Link
US (1) US7401306B2 (ja)
JP (1) JP4261502B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008062571A1 (fr) * 2006-11-21 2008-05-29 Panasonic Corporation Appareil de test de circuit pour circuit intégré semi-conducteur
JP2009059097A (ja) * 2007-08-30 2009-03-19 Fujitsu Microelectronics Ltd 回路検証方法および回路検証プログラム
JP2010049385A (ja) * 2008-08-20 2010-03-04 Renesas Technology Corp クロックドメインチェック方法及びクロックドメインチェック用プログラム並びに記録媒体
JP2010176486A (ja) * 2009-01-30 2010-08-12 Fujitsu Ltd 検証支援プログラムおよび検証支援装置
US7971163B2 (en) 2008-02-28 2011-06-28 Nec Corporation Property generating apparatus, property generating method and program

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7356789B2 (en) * 2004-06-01 2008-04-08 Tai An Ly Metastability effects simulation for a circuit description
US7243322B1 (en) * 2004-06-01 2007-07-10 Tai An Ly Metastability injector for a circuit description
US10769008B1 (en) * 2016-12-06 2020-09-08 Cadence Design Systems, Inc. Systems and methods for automatic formal metastability fault analysis in an electronic design

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0683901A (ja) 1992-09-03 1994-03-25 Toshiba Corp 論理回路最適化装置
WO1997006491A1 (en) * 1995-08-10 1997-02-20 International Business Machines Corporation Synchronizing logic avoiding metastability
US5905766A (en) 1996-03-29 1999-05-18 Fore Systems, Inc. Synchronizer, method and system for transferring data
SA97180048B1 (ar) * 1996-05-24 2005-12-21 هوكست سيلانس كوربوريشن محفز بلاديوم - ذهب palladium gold ثنائي المعدن متغاير الخواص heterogeneous bimetallic vinyl acetate لإنتاج أسيتات فينيل
JP2000067105A (ja) * 1998-06-08 2000-03-03 Matsushita Electric Ind Co Ltd 集積回路の検査容易化設計方法
US7356789B2 (en) * 2004-06-01 2008-04-08 Tai An Ly Metastability effects simulation for a circuit description
US7263675B2 (en) * 2004-06-03 2007-08-28 Synopsys, Inc. Tuple propagator and its use in analysis of mixed clock domain designs

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008062571A1 (fr) * 2006-11-21 2008-05-29 Panasonic Corporation Appareil de test de circuit pour circuit intégré semi-conducteur
JP2009059097A (ja) * 2007-08-30 2009-03-19 Fujitsu Microelectronics Ltd 回路検証方法および回路検証プログラム
US7971163B2 (en) 2008-02-28 2011-06-28 Nec Corporation Property generating apparatus, property generating method and program
JP2010049385A (ja) * 2008-08-20 2010-03-04 Renesas Technology Corp クロックドメインチェック方法及びクロックドメインチェック用プログラム並びに記録媒体
JP2010176486A (ja) * 2009-01-30 2010-08-12 Fujitsu Ltd 検証支援プログラムおよび検証支援装置

Also Published As

Publication number Publication date
JP4261502B2 (ja) 2009-04-30
US7401306B2 (en) 2008-07-15
US20060206846A1 (en) 2006-09-14

Similar Documents

Publication Publication Date Title
JP4261502B2 (ja) 検証支援装置、検証支援方法、検証支援プログラム、および記録媒体
US6311317B1 (en) Pre-synthesis test point insertion
US8181134B2 (en) Techniques for performing conditional sequential equivalence checking of an integrated circuit logic design
JP5471432B2 (ja) 検証支援プログラム、および検証支援装置
JP4481762B2 (ja) 論理検証装置、論理検証方法、論理検証プログラムおよび記録媒体
US7888971B2 (en) Verification support system and method
US20080243470A1 (en) Logical check assist program, recording medium on which the program is recorded, logical check assist apparatus, and logical check assist method
JP2008065382A (ja) Lsiの消費電力算出方法及びその算出プログラム
US7624363B2 (en) Method and apparatus for performing equivalence checking on circuit designs having differing clocking and latching schemes
US8117578B2 (en) Static hazard detection device, static hazard detection method, and recording medium
JP4852464B2 (ja) 論理等価検証装置、論理等価検証方法、論理等価検証プログラムおよび記録媒体
US8397189B2 (en) Model checking in state transition machine verification
JP5348065B2 (ja) 検証支援プログラム、検証支援装置および検証支援方法
JP4881769B2 (ja) 半導体集積回路設計支援装置、半導体集積回路設計支援方法、半導体集積回路設計支援プログラム
JP4682059B2 (ja) フォールスパス記述情報生成プログラム、フォールスパス記述情報生成装置およびフォールスパス記述情報生成方法
JP5263393B2 (ja) 設計支援方法、設計支援装置、および設計支援プログラム
US7694248B2 (en) Method and apparatus for supporting verification, and computer product
JP2008004024A (ja) レイアウト設計プログラム、該プログラムを記録した記録媒体、レイアウト設計装置、およびレイアウト設計方法
JP4217204B2 (ja) タイミング例外パス検出装置、タイミング例外パス検出方法およびタイミング例外パス検出プログラム
Kebaili et al. Enabler-based synchronizer model for clock domain crossing static verification
JP4747036B2 (ja) Lsi解析プログラム、該プログラムを記録した記録媒体、lsi解析装置、およびlsi解析方法
JP4450103B2 (ja) スタティックハザード検出装置、スタティックハザード検出方法並びにプログラム
JP4983642B2 (ja) 設計検証プログラム、設計検証方法および設計検証装置
JP4448048B2 (ja) 構造解析プログラム
JP2010271853A (ja) 検証支援プログラム、検証支援装置、および検証支援方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080730

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081014

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090203

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090205

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4261502

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140220

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees