JP4261502B2 - 検証支援装置、検証支援方法、検証支援プログラム、および記録媒体 - Google Patents
検証支援装置、検証支援方法、検証支援プログラム、および記録媒体 Download PDFInfo
- Publication number
- JP4261502B2 JP4261502B2 JP2005071273A JP2005071273A JP4261502B2 JP 4261502 B2 JP4261502 B2 JP 4261502B2 JP 2005071273 A JP2005071273 A JP 2005071273A JP 2005071273 A JP2005071273 A JP 2005071273A JP 4261502 B2 JP4261502 B2 JP 4261502B2
- Authority
- JP
- Japan
- Prior art keywords
- register
- reconvergence
- logic
- verification
- registers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Description
まず、この発明の実施の形態にかかる検証支援装置のハードウェア構成について説明する。図1は、この発明の実施の形態にかかる検証支援装置のハードウェア構成を示すブロック図である。
つぎに、この発明の実施の形態にかかる検証支援装置の機能的構成について説明する。図3は、この発明の実施の形態にかかる検証支援装置の機能的構成を示すブロック図である。図3において、検証支援装置300は、入力部301と、指定部302と、検出部303と、抽出部304と、作成部305と、から構成されている。
always( (再収斂レジスタ=0) -> <0になる論理式> )・・・(3)
レジスタR5の論理変数⇒prev(R5,3)・・・(5)
レジスタR2の論理変数⇒prev(R2,2)・・・(6)
レジスタR6の論理変数⇒prev(R6,2)・・・(7)
レジスタR3の論理変数⇒prev(R3,1)・・・(8)
レジスタR7の論理変数⇒prev(R7,1)・・・(9)
prev(R3,1)=prev(R2,2)・・・・・・・・・・(11)
prev(R2,2)=prev(R1,3)・・・・・・・・・・(12)
prev(R7,1)=prev(R6,2)・・・・・・・・・・(13)
prev(R6,2)=prev(R5,3)・・・・・・・・・・(14)
!R8=(!prev(R3,1)|| !prev(R7,1))・・・(15)
!R8=(!prev(R1,3)|| !prev(R5,3))・・・(17)
assert always( R8 -> ( prev(R1,3) && prev(R5,3) ) @(posedge CK2) ;
・・・(18)
assert always( !R8 -> ( !prev(R1,3) || !prev(R5,3) ) @(posedge CK2) ;
・・・(19)
つぎに、この発明の実施の形態にかかる検証支援処理手順について説明する。図8は、この発明の実施の形態にかかる検証支援処理手順を示すフローチャートである。図8において、まず、論理回路記述情報310が入力された場合(ステップS801:Yes)、未処理のクロックドメインレジスタを指定する(ステップS802)。たとえば、図2に示したように、クロックドメインレジスタであるレジスタR1、R5を指定する。
前記検証対象において隣接する一対のクロックドメインのうち一方のクロックドメインからそれぞれデータを出力する2以上のレジスタを指定する指定手段と、
前記入力手段によって入力された検証対象の論理回路記述情報と、前記指定手段によって指定された2以上のレジスタとに基づいて、他方のクロックドメインにおいて収斂する単一のレジスタ(以下、「再収斂レジスタ」という)を検出する検出手段と、
を備えることを特徴とする検証支援装置。
前記2以上のレジスタからファンアウト側論理をたどることによって前記他方のクロックドメインにおいて収斂する再収斂レジスタを検出することを特徴とする付記1に記載の検証支援装置。
前記抽出手段によって抽出された再収斂論理に基づいて、前記検証対象を検証する検証プロパティを作成する作成手段と、
を備えることを特徴とする付記1または2に記載の検証支援装置。
前記再収斂レジスタから前記2以上のレジスタまでファンイン側論理をたどることにより、当該ファンイン先のレジスタと前記再収斂レジスタとからなる再収斂論理を抽出することを特徴とする付記3に記載の検証支援装置。
前記再収斂レジスタから前記2以上のレジスタまでファンイン側論理をたどることにより、当該ファンイン先のレジスタに前記再収斂レジスタからの到達サイクル数を付与して、前記ファンイン先のレジスタと前記再収斂レジスタとからなる再収斂論理を抽出し、
前記作成手段は、
前記各ファンイン先のレジスタに付与された到達サイクル数を用いて、前記検証対象を検証する検証プロパティを作成することを特徴とする付記3または4に記載の検証支援装置。
前記検証対象において隣接する一対のクロックドメインのうち一方のクロックドメインからそれぞれデータを出力する2以上のレジスタを指定する指定工程と、
前記入力工程によって入力された検証対象の論理回路記述情報と、前記指定工程によって指定された2以上のレジスタとに基づいて、他方のクロックドメインにおいて収斂する単一のレジスタ(以下、「再収斂レジスタ」という)を検出する検出工程と、
を含んだことを特徴とする検証支援方法。
前記2以上のレジスタからファンアウト側論理をたどることによって前記他方のクロックドメインにおいて収斂する再収斂レジスタを検出することを特徴とする付記6に記載の検証支援方法。
前記抽出工程によって抽出された再収斂論理に基づいて、前記検証対象を検証する検証プロパティを作成する作成工程と、
を含んだことを特徴とする付記6または7に記載の検証支援方法。
前記再収斂レジスタから前記2以上のレジスタまでファンイン側論理をたどることにより、当該ファンイン先のレジスタと前記再収斂レジスタとからなる再収斂論理を抽出することを特徴とする付記8に記載の検証支援方法。
前記再収斂レジスタから前記2以上のレジスタまでファンイン側論理をたどることにより、当該ファンイン先のレジスタに前記再収斂レジスタからの到達サイクル数を付与して、前記ファンイン先のレジスタと前記再収斂レジスタとからなる再収斂論理を抽出し、
前記作成工程は、
前記各ファンイン先のレジスタに付与された到達サイクル数を用いて、前記検証対象を検証する検証プロパティを作成することを特徴とする付記8または9に記載の検証支援方法。
前記検証対象において隣接する一対のクロックドメインのうち一方のクロックドメインからそれぞれデータを出力する2以上のレジスタを指定させる指定工程と、
前記入力工程によって入力された検証対象の論理回路記述情報と、前記指定工程によって指定された2以上のレジスタとに基づいて、他方のクロックドメインにおいて収斂する単一のレジスタ(以下、「再収斂レジスタ」という)を検出させる検出工程と、
をコンピュータに実行させることを特徴とする検証支援プログラム。
前記2以上のレジスタからファンアウト側論理をたどることによって前記他方のクロックドメインにおいて収斂する再収斂レジスタを検出させることを特徴とする付記11に記載の検証支援プログラム。
前記抽出工程によって抽出された再収斂論理に基づいて、前記検証対象を検証する検証プロパティを作成させる作成工程と、
をコンピュータに実行させることを特徴とする付記11または12に記載の検証支援プログラム。
前記再収斂レジスタから前記2以上のレジスタまでファンイン側論理をたどることにより、当該ファンイン先のレジスタと前記再収斂レジスタとからなる再収斂論理を抽出させることを特徴とする付記13に記載の検証支援プログラム。
前記再収斂レジスタから前記2以上のレジスタまでファンイン側論理をたどることにより、当該ファンイン先のレジスタに前記再収斂レジスタからの到達サイクル数を付与して、前記ファンイン先のレジスタと前記再収斂レジスタとからなる再収斂論理を抽出させ、
前記作成工程は、
前記各ファンイン先のレジスタに付与された到達サイクル数を用いて、前記検証対象を検証する検証プロパティを作成させることを特徴とする付記13または14に記載の検証支援プログラム。
201(D1、D2) クロックドメイン
300 検証支援装置
301 入力部
302 指定部
303 検出部
304 抽出部
305 作成部
306 検証プロパティ
307 検証部
310 論理回路記述情報
500 再収斂論理
R0〜R8 レジスタ
Claims (10)
- 検証対象の論理回路記述情報の入力を受け付ける入力手段と、
前記検証対象において隣接する一対のクロックドメインのうち一方のクロックドメインからそれぞれデータを出力する2以上のレジスタを指定する指定手段と、
前記入力手段によって入力された検証対象の論理回路記述情報と、前記指定手段によって指定された2以上のレジスタとに基づいて、他方のクロックドメインにおいて収斂する単一のレジスタ(以下、「再収斂レジスタ」という)を検出する検出手段と、
を備えることを特徴とする検証支援装置。 - 前記検出手段は、
前記2以上のレジスタからファンアウト側論理をたどることによって前記他方のクロックドメインにおいて収斂する再収斂レジスタを検出することを特徴とする請求項1に記載の検証支援装置。 - 前記検出手段によって検出された再収斂レジスタから前記2以上のレジスタまでの論理(以下、「再収斂論理」という)を抽出する抽出手段と、
前記抽出手段によって抽出された再収斂論理に基づいて、前記検証対象を検証する検証プロパティを作成する作成手段と、
を備えることを特徴とする請求項1または2に記載の検証支援装置。 - 入力手段、指定手段および検出手段を備える検証支援装置が、
前記入力手段により、検証対象の論理回路記述情報の入力を受け付ける入力工程と、
前記指定手段により、前記検証対象において隣接する一対のクロックドメインのうち一方のクロックドメインからそれぞれデータを出力する2以上のレジスタを指定する指定工程と、
前記検出手段により、前記入力工程によって入力された検証対象の論理回路記述情報と、前記指定工程によって指定された2以上のレジスタとに基づいて、他方のクロックドメインにおいて収斂する単一のレジスタ(以下、「再収斂レジスタ」という)を検出する検出工程と、
を実行することを特徴とする検証支援方法。 - 前記検出工程は、
前記2以上のレジスタからファンアウト側論理をたどることによって前記他方のクロックドメインにおいて収斂する再収斂レジスタを検出することを特徴とする請求項4に記載の検証支援方法。 - 前記検証支援装置はさらに抽出手段および作成手段を備え、
前記抽出手段により、前記検出工程によって検出された再収斂レジスタから前記2以上のレジスタまでの論理(以下、「再収斂論理」という)を抽出する抽出工程と、
前記作成手段により、前記抽出工程によって抽出された再収斂論理に基づいて、前記検証対象を検証する検証プロパティを作成する作成工程と、
を含んだことを特徴とする請求項4または5に記載の検証支援方法。 - 検証対象の論理回路記述情報の入力を受け付けさせる入力工程と、
前記検証対象において隣接する一対のクロックドメインのうち一方のクロックドメインからそれぞれデータを出力する2以上のレジスタを指定させる指定工程と、
前記入力工程によって入力された検証対象の論理回路記述情報と、前記指定工程によって指定された2以上のレジスタとに基づいて、他方のクロックドメインにおいて収斂する単一のレジスタ(以下、「再収斂レジスタ」という)を検出させる検出工程と、
をコンピュータに実行させることを特徴とする検証支援プログラム。 - 前記検出工程は、
前記2以上のレジスタからファンアウト側論理をたどることによって前記他方のクロッ
クドメインにおいて収斂する再収斂レジスタを検出させることを特徴とする請求項7に記載の検証支援プログラム。 - 前記検出工程によって検出された再収斂レジスタから前記2以上のレジスタまでの論理(以下、「再収斂論理」という)を抽出させる抽出工程と、
前記抽出工程によって抽出された再収斂論理に基づいて、前記検証対象を検証する検証プロパティを作成させる作成工程と、
をコンピュータに実行させることを特徴とする請求項7または8に記載の検証支援プログラム。 - 請求項7〜9のいずれか一つに記載の検証支援プログラムを記録したコンピュータに読み取り可能な記録媒体。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005071273A JP4261502B2 (ja) | 2005-03-14 | 2005-03-14 | 検証支援装置、検証支援方法、検証支援プログラム、および記録媒体 |
US11/253,615 US7401306B2 (en) | 2005-03-14 | 2005-10-20 | Apparatus and method for verification support, and computer product |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005071273A JP4261502B2 (ja) | 2005-03-14 | 2005-03-14 | 検証支援装置、検証支援方法、検証支援プログラム、および記録媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006252438A JP2006252438A (ja) | 2006-09-21 |
JP4261502B2 true JP4261502B2 (ja) | 2009-04-30 |
Family
ID=36972475
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005071273A Expired - Fee Related JP4261502B2 (ja) | 2005-03-14 | 2005-03-14 | 検証支援装置、検証支援方法、検証支援プログラム、および記録媒体 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7401306B2 (ja) |
JP (1) | JP4261502B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7356789B2 (en) * | 2004-06-01 | 2008-04-08 | Tai An Ly | Metastability effects simulation for a circuit description |
US7243322B1 (en) * | 2004-06-01 | 2007-07-10 | Tai An Ly | Metastability injector for a circuit description |
WO2008062571A1 (fr) * | 2006-11-21 | 2008-05-29 | Panasonic Corporation | Appareil de test de circuit pour circuit intégré semi-conducteur |
JP4973392B2 (ja) * | 2007-08-30 | 2012-07-11 | 富士通セミコンダクター株式会社 | 回路検証方法および回路検証プログラム |
JP4586864B2 (ja) | 2008-02-28 | 2010-11-24 | 日本電気株式会社 | プロパティ自動生成装置 |
JP5145167B2 (ja) * | 2008-08-20 | 2013-02-13 | ルネサスエレクトロニクス株式会社 | クロックドメインチェック方法及びクロックドメインチェック用プログラム並びに記録媒体 |
JP5310036B2 (ja) * | 2009-01-30 | 2013-10-09 | 富士通株式会社 | 検証支援プログラムおよび検証支援装置 |
US10769008B1 (en) * | 2016-12-06 | 2020-09-08 | Cadence Design Systems, Inc. | Systems and methods for automatic formal metastability fault analysis in an electronic design |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0683901A (ja) | 1992-09-03 | 1994-03-25 | Toshiba Corp | 論理回路最適化装置 |
WO1997006491A1 (en) * | 1995-08-10 | 1997-02-20 | International Business Machines Corporation | Synchronizing logic avoiding metastability |
US5905766A (en) | 1996-03-29 | 1999-05-18 | Fore Systems, Inc. | Synchronizer, method and system for transferring data |
SA97180048B1 (ar) * | 1996-05-24 | 2005-12-21 | هوكست سيلانس كوربوريشن | محفز بلاديوم - ذهب palladium gold ثنائي المعدن متغاير الخواص heterogeneous bimetallic vinyl acetate لإنتاج أسيتات فينيل |
JP2000067105A (ja) * | 1998-06-08 | 2000-03-03 | Matsushita Electric Ind Co Ltd | 集積回路の検査容易化設計方法 |
US7356789B2 (en) * | 2004-06-01 | 2008-04-08 | Tai An Ly | Metastability effects simulation for a circuit description |
US7263675B2 (en) * | 2004-06-03 | 2007-08-28 | Synopsys, Inc. | Tuple propagator and its use in analysis of mixed clock domain designs |
-
2005
- 2005-03-14 JP JP2005071273A patent/JP4261502B2/ja not_active Expired - Fee Related
- 2005-10-20 US US11/253,615 patent/US7401306B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20060206846A1 (en) | 2006-09-14 |
US7401306B2 (en) | 2008-07-15 |
JP2006252438A (ja) | 2006-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4261502B2 (ja) | 検証支援装置、検証支援方法、検証支援プログラム、および記録媒体 | |
US6311317B1 (en) | Pre-synthesis test point insertion | |
US8181134B2 (en) | Techniques for performing conditional sequential equivalence checking of an integrated circuit logic design | |
JP2011138183A (ja) | 検証支援プログラム、および検証支援装置 | |
JP4481762B2 (ja) | 論理検証装置、論理検証方法、論理検証プログラムおよび記録媒体 | |
US7888971B2 (en) | Verification support system and method | |
US20080243470A1 (en) | Logical check assist program, recording medium on which the program is recorded, logical check assist apparatus, and logical check assist method | |
JP2008065382A (ja) | Lsiの消費電力算出方法及びその算出プログラム | |
JP4200465B2 (ja) | 半導体集積回路の設計方法及び設計システム | |
US7624363B2 (en) | Method and apparatus for performing equivalence checking on circuit designs having differing clocking and latching schemes | |
JP4716964B2 (ja) | タイミングダイアグラム編集プログラム、タイミングダイアグラム編集装置およびタイミングダイアグラム編集方法 | |
US8117578B2 (en) | Static hazard detection device, static hazard detection method, and recording medium | |
JP4852464B2 (ja) | 論理等価検証装置、論理等価検証方法、論理等価検証プログラムおよび記録媒体 | |
JP5348065B2 (ja) | 検証支援プログラム、検証支援装置および検証支援方法 | |
US20120278774A1 (en) | Model checking in state transition machine verification | |
JP4682059B2 (ja) | フォールスパス記述情報生成プログラム、フォールスパス記述情報生成装置およびフォールスパス記述情報生成方法 | |
JP5263393B2 (ja) | 設計支援方法、設計支援装置、および設計支援プログラム | |
US7694248B2 (en) | Method and apparatus for supporting verification, and computer product | |
JP2008004024A (ja) | レイアウト設計プログラム、該プログラムを記録した記録媒体、レイアウト設計装置、およびレイアウト設計方法 | |
JP4217204B2 (ja) | タイミング例外パス検出装置、タイミング例外パス検出方法およびタイミング例外パス検出プログラム | |
JP4747036B2 (ja) | Lsi解析プログラム、該プログラムを記録した記録媒体、lsi解析装置、およびlsi解析方法 | |
Kebaili et al. | Enabler-based synchronizer model for clock domain crossing static verification | |
JP4450103B2 (ja) | スタティックハザード検出装置、スタティックハザード検出方法並びにプログラム | |
JP4983642B2 (ja) | 設計検証プログラム、設計検証方法および設計検証装置 | |
JP4448048B2 (ja) | 構造解析プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081003 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081014 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090203 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090205 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4261502 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140220 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |