JP4481762B2 - 論理検証装置、論理検証方法、論理検証プログラムおよび記録媒体 - Google Patents
論理検証装置、論理検証方法、論理検証プログラムおよび記録媒体 Download PDFInfo
- Publication number
- JP4481762B2 JP4481762B2 JP2004235852A JP2004235852A JP4481762B2 JP 4481762 B2 JP4481762 B2 JP 4481762B2 JP 2004235852 A JP2004235852 A JP 2004235852A JP 2004235852 A JP2004235852 A JP 2004235852A JP 4481762 B2 JP4481762 B2 JP 4481762B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- constraint information
- variable
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3323—Design verification, e.g. functional simulation or model checking using formal methods, e.g. equivalence checking or property checking
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
コマンド信号cmdの入力値が「0」およびリクエスト信号reqの入力値が「1」で、かつ、アクノリッジ信号ackの出力値が「0」であれば、つぎのサイクルでも、コマンド信号cmdの入力値は「0」、リクエスト信号reqの入力値は「1」を保たなければならない。
コマンド信号cmdの入力値が「1」およびリクエスト信号reqの入力値が「1」で、かつ、アクノリッジ信号ackの出力値が「0」であれば、つぎのサイクルでも、コマンド信号cmdの入力値は「1」、リクエスト信号reqの入力値は「1」を保たなければならず、データ信号datの入力値も同じ値に保持されなければならない。
以下に添付図面を参照して、この発明にかかる論理検証装置、論理検証方法、論理検証プログラムおよび記録媒体の好適な実施の形態を詳細に説明する。また、この実施の形態では、論理検証対象となるハードウェアモジュールとして、図10に示したハードウェアモジュールを用い説明する。なお、下記の実施の形態にかかる論理検証装置および論理検証方法は、たとえば、この実施の形態にかかる論理検証プログラムが記録された記録媒体を備えるCADによって実現することができる。
まず、この発明の実施の形態にかかる論理検証装置のハードウェア構成について説明する。図1は、この発明の実施の形態にかかる論理検証装置のハードウェア構成を示すブロック図である。
つぎに、この発明の実施の形態にかかる論理検証装置の機能的構成について説明する。図2は、この発明の実施の形態にかかる論理検証装置の機能的構成を示すブロック図である。図2において、論理検証装置200は、入力部201と、生成部202と、入力制約情報算出部203と、出力制約情報算出部204と、入出力制約情報算出部205と、判定部206と、論理検証部207と、を備えている。
∃xi . f(x1, … , xi, … , xn) = f(x1, … , 0, … , xn)∨f(x1, … , 1, … , xn)
・・・(1)
∃(y1, … , ym) . f = ∃y1 . … . ∃ym . f・・・・・・・・・・・・・・(3)
Q=(a∨x)∧¬(b∧x)・・・・・・・・・・・・・・・・・・・・・・・・・(4)
C=∃x . Q
=∃x . {(a∨x)∧¬(b∧x)}
={(a∨0)∧¬(b∧0)}∨ {(a∨1)∧¬(b∧1)}
={(a)∧¬(0)}∨{(1)∧¬(b)}
={a∧1}∨{1∧¬b}
=a∨ ¬b・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・(5)
Q01=¬cmd_in∧req_in∧¬ack_out・・・・・・・・・・・・・・・・・・・(6)
=∃ack_out . (¬cmd_in∧req_in∧¬ack_out)
=(¬cmd_in∧req_in∧¬0)∨ (¬cmd_in∧req_in∧¬1)
=¬cmd_in∧req_in・・・・・・・・・・・・・・・・・・・・・・・・(7)
=∃(cmd_in, req_in) . (¬cmd_in∧req_in∧¬ack_out)
=∃cmd_in .{(¬cmd_in∧0∧¬ack_out)∨ (¬cmd_in∧1∧¬ack_out)}
=∃cmd_in . (¬cmd_in∧¬ack_out)
=(¬0∧¬ack_out) ∨(¬1∧¬ack_out)
=¬ack_out・・・・・・・・・・・・・・・・・・・・・・・・・・・・(8)
=(¬req_in)∨(¬cmd_in∧req_in)∨(cmd_in∧req_in)
=1・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・(9)
=(¬ack_out)∨ (¬ack_out) ∨(¬ack_out)
=¬ack_out・・・・・・・・・・・・・・・・・・・・・・・・・・・・(10)
=(s =S0)∨{(s =S1)∧¬cmd_in∧req_in}∨
{(s =S2)∧cmd_in∧req_in∧(dat_in = prev_dat)}・・・・・・・(11)
={(s =S0)∧¬ack_out}∨(s =S1)∨(s =S2)・・・・・・・・(12)
R={(s =S0)∧¬req_in∧¬ack_out∧(t =S0)}
∨{(s =S0)∧¬cmd_in∧req_in∧¬ack_out∧(t =S1)}
∨{(s =S1)∧¬cmd_in∧req_in∧ack_out∧(t =S0)}
∨{(s =S1)∧¬cmd_in∧req_in∧¬ack_out∧(t =S1)}
∨{(s =S0)∧cmd_in∧req_in∧¬ack_out∧(t =S2)}
∨{(s =S2)∧cmd_in∧req_in∧(dat_in = prev_dat)∧ack_out∧(t =S0)}
∨{(s =S2)∧cmd_in∧req_in∧(dat_in = prev_dat)∧¬ack_out∧(t =S2)}・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・(13)
Q=∃t . R
={(s =S0)∧¬req_in∧¬ack_out}
∨{(s =S0)∧¬cmd_in∧req_in∧¬ack_out}
∨{(s =S1)∧¬cmd_in∧req_in∧ack_out}
∨{(s =S1)∧¬cmd_in∧req_in∧¬ack_out}
∨{(s =S0)∧cmd_in∧req_in∧¬ack_out}
∨{(s =S2)∧cmd_in∧req_in∧(dat_in = prev_dat)∧ack_out}
∨{(s =S2)∧cmd_in∧req_in∧(dat_in = prev_dat)∧¬ack_out}
={(s =S0)∧¬ack_out}∨{s =S1)∧¬cmd_in∧req_in}
∨{(s =S2)∧cmd_in∧req_in∧(dat_in = prev_dat)}・・・・・・(14)
=(s =S0)∨{(s =S1)∧¬cmd_in∧req_in}
∨{(s =S2)∧cmd_in∧req_in∧(dat_in = prev_dat)}・・・・・(15)
={(s =S0)∧¬ack_out}∨(s =S1)∨(s =S2) ・・・・・・・(16)
つぎに、この発明の実施の形態にかかる論理検証処理手順の一例について説明する。図8は、この発明の実施の形態にかかる論理検証処理手順の一例を示すフローチャートである。この論理検証処理手順は、有限状態機械モデルを図4に示した状態遷移グラフ400で表現する場合のフローチャートである。
前記入力手段によって入力されたハードウェア記述情報およびインターフェース仕様記述情報に基づいて、前記ハードウェアモジュールの動作を論理検証する論理検証手段と、
を備えることを特徴とする論理検証装置。
前記論理検証手段は、
前記入力制約情報算出手段によって算出された入力制約情報に基づいて、前記ハードウェアモジュールの動作を論理検証することを特徴とする付記1に記載の論理検証装置。
前記入力制約情報算出手段は、
前記生成手段によって生成された有限状態機械モデルを用いて、前記入力制約情報を算出することを特徴とする付記2に記載の論理検証装置。
前記ハードウェアモジュールの端子に入出力される信号の信号変化パターンと、当該信号変化パターンの各時刻において前記端子に入出力される信号の方向を示す信号方向情報とを含み、
前記生成手段は、
前記信号変化パターンおよび前記信号方向情報に基づいて、前記ハードウェアモジュールに入出力される信号を特定する信号特定情報に、当該信号の方向に合致する前記信号方向情報が付加された入力変数および出力変数を生成する変数生成手段を備え、
前記変数生成手段によって生成された入力変数および出力変数を用いて、前記有限状態機械モデルを生成することを特徴とする付記3に記載の論理検証装置。
前記生成手段によって生成された有限状態機械モデルから、前記出力変数を消去することによって前記入力制約情報を算出することを特徴とする付記4に記載の論理検証装置。
前記入力制約情報算出手段によって算出された入力制約情報と、前記出力制約情報算出手段によって算出された出力制約情報とに基づいて、前記インターフェース仕様記述情報の正当性を判定する判定手段と、を備え、
前記論理検証手段は、
前記判定手段によって判定された判定結果に基づいて、前記ハードウェアモジュールの動作を論理検証することを特徴とする付記5に記載の論理検証装置。
前記入力変数および前記出力変数を用いて任意の遷移元の状態と前記遷移元に対する遷移先の状態との間の遷移条件が規定された論理関数が、各遷移枝に関連付けられた状態遷移グラフによって表現されており、
前記入力制約情報算出手段は、
前記状態遷移グラフにおいて遷移条件が規定された論理関数から、存在量化処理を用いて前記出力変数を消去することによって前記入力制約情報を算出することを特徴とする付記5に記載の論理検証装置。
前記入力変数および前記出力変数を用いて任意の遷移元の状態と前記遷移元に対する遷移先の状態との間の遷移条件が規定された論理関数が、各遷移枝に関連付けられた状態遷移グラフによって表現されており、
前記入力制約情報算出手段は、
前記状態遷移グラフの論理関数から、存在量化処理を用いて前記出力変数を消去することによって前記入力制約情報を算出し、
前記出力制約情報算出手段は、
前記状態遷移グラフの論理関数から、前記存在量化処理を用いて前記入力変数を消去することによって前記出力制約情報を算出し、
前記判定手段は、
前記入力制約情報と前記出力制約情報との論理積が、前記遷移条件が規定された論理関数と一致するか否かを判定することを特徴とする付記6に記載の論理検証装置。
前記入力変数および前記出力変数を用いて任意の遷移元の状態と前記遷移元に対する遷移先の状態との間の遷移条件が規定され、かつ、当該遷移条件を規定した前記入力変数および前記出力変数と、前記遷移元の状態に関する現状態変数および前記遷移先の状態に関する次状態変数とを用いて状態遷移関係が規定された論理関数であり、
前記論理関数から、存在量化処理を用いて前記次状態変数を消去することによって、前記ハードウェアモジュールに入出力される信号が満たすべき制約に関する入出力制約情報を算出する入出力制約情報算出手段を備え、
前記入力制約情報算出手段は、
前記入出力制約情報算出手段によって算出された入出力制約情報から、前記存在量化処理を用いて前記出力変数および前記次状態変数を消去することによって前記入力制約情報を算出することを特徴とする付記5に記載の論理検証装置。
前記入力変数および前記出力変数を用いて任意の遷移元の状態と前記遷移元に対する遷移先の状態との間の遷移条件が規定され、かつ、当該遷移条件を規定した前記入力変数および前記出力変数と、前記遷移元の状態に関する現状態変数および前記遷移先の状態に関する次状態変数とを用いて状態遷移関係が規定された論理関数であり、
前記論理関数から、存在量化処理を用いて前記次状態変数を消去することによって、前記ハードウェアモジュールに入出力される信号が満たすべき制約に関する入出力制約情報を算出する入出力制約情報算出手段を備え、
前記入力制約情報算出手段は、
前記入出力制約情報算出手段によって算出された入出力制約情報から、前記存在量化処理を用いて前記出力変数および前記次状態変数を消去することによって前記入力制約情報を算出し、
前記出力制約情報算出手段は、
前記入出力制約情報から、前記存在量化処理を用いて前記入力変数および前記次状態変数を消去することによって前記出力制約情報を算出し、
前記判定手段は、
前記入力制約情報と前記出力制約情報との論理積が、前記入出力制約情報と一致するか否かを判定することを特徴とする付記6に記載の論理検証装置。
前記入力工程によって入力されたハードウェア記述情報およびインターフェース仕様記述情報に基づいて、前記ハードウェアの動作を論理検証する論理検証工程と、
を含んだことを特徴とする論理検証方法。
前記論理検証工程は、
前記入力制約情報算出工程によって算出された入力制約情報に基づいて、前記ハードウェアモジュールの動作を論理検証することを特徴とする付記11に記載の論理検証方法。
前記入力制約情報算出工程は、
前記生成工程によって生成された有限状態機械モデルを用いて、前記入力制約情報を算出することを特徴とする付記12に記載の論理検証方法。
前記入力工程によって入力されたハードウェア記述情報およびインターフェース仕様記述情報に基づいて、前記ハードウェアモジュールの動作を論理検証させる論理検証工程と、
をコンピュータに実行させることを特徴とする論理検証プログラム。
前記論理検証工程は、
前記入力制約情報算出工程によって算出された入力制約情報に基づいて、前記ハードウェアモジュールの動作を論理検証させることを特徴とする付記14に記載の論理検証プログラム。
前記入力制約情報算出工程は、
前記生成工程によって生成された有限状態機械モデルを用いて、前記入力制約情報を算出させることを特徴とする付記15に記載の論理検証プログラム。
201 入力部
202 生成部
203 入力制約情報算出部
204 出力制約情報算出部
205 入出力制約情報算出部
206 判定部
207 論理検証部
208 変数生成部
M ハードウェアモジュール
D1 ハードウェア記述情報
D2 インターフェース仕様記述情報
Claims (10)
- ハードウェアモジュールの設計内容に関するハードウェア記述情報および前記ハードウェアモジュールの端子に入出力される信号の信号変化パターンと当該信号変化パターンの各時刻において前記端子に入出力される信号の方向を示す信号方向情報とを含む前記ハードウェアモジュールの通信手順に関するインターフェース仕様記述情報の入力を受け付ける入力手段と、
前記入力手段によって入力されたインターフェース仕様記述情報に含まれている前記信号変化パターンおよび前記信号方向情報に基づいて、前記ハードウェアモジュールに入出力される信号を特定する信号特定情報に、当該信号の方向に合致する前記信号方向情報が付加された入力変数および出力変数を生成する変数生成手段と、
前記変数生成手段によって生成された入力変数および出力変数に基づいて、前記ハードウェアモジュールに入出力される信号の状態遷移に関する有限状態機械モデルを生成する生成手段と、
前記生成手段によって生成された有限状態機械モデルを用いて、前記ハードウェアモジュールに入力される信号が満たすべき制約に関する入力制約情報を算出する入力制約情報算出手段と、
前記入力制約情報算出手段によって算出された入力制約情報に基づいて、前記ハードウェアモジュールの動作を論理検証する論理検証手段と、
を備えることを特徴とする論理検証装置。 - 前記入力制約情報算出手段は、
前記生成手段によって生成された有限状態機械モデルから、前記出力変数を消去することによって前記入力制約情報を算出することを特徴とする請求項1に記載の論理検証装置。 - 前記生成手段によって生成された有限状態機械モデルから前記入力変数を消去することによって、前記ハードウェアモジュールから出力される信号が満たすべき制約に関する出力制約情報を算出する出力制約情報算出手段と、
前記入力制約情報算出手段によって算出された入力制約情報と、前記出力制約情報算出手段によって算出された出力制約情報とに基づいて、前記インターフェース仕様記述情報の正当性を判定する判定手段と、を備え、
前記論理検証手段は、
前記判定手段によって判定された判定結果に基づいて、前記ハードウェアモジュールの動作を論理検証することを特徴とする請求項2に記載の論理検証装置。 - 前記有限状態機械モデルは、
前記入力変数および前記出力変数を用いて任意の遷移元の状態と前記遷移元に対する遷移先の状態との間の遷移条件が規定された論理関数が、各遷移枝に関連付けられた状態遷移グラフによって表現されており、
前記入力制約情報算出手段は、
前記状態遷移グラフにおいて遷移条件が規定された論理関数から、存在量化処理を用いて前記出力変数を消去することによって前記入力制約情報を算出することを特徴とする請求項2に記載の論理検証装置。 - 前記有限状態機械モデルは、
前記入力変数および前記出力変数を用いて任意の遷移元の状態と前記遷移元に対する遷移先の状態との間の遷移条件が規定され、かつ、当該遷移条件を規定した前記入力変数および前記出力変数と、前記遷移元の状態に関する現状態変数および前記遷移先の状態に関する次状態変数とを用いて状態遷移関係が規定された論理関数であり、
前記論理関数から、存在量化処理を用いて前記次状態変数を消去することによって、前記ハードウェアモジュールに入出力される信号が満たすべき制約に関する入出力制約情報を算出する入出力制約情報算出手段を備え、
前記入力制約情報算出手段は、
前記入出力制約情報算出手段によって算出された入出力制約情報から、前記存在量化処理を用いて前記出力変数および前記次状態変数を消去することによって前記入力制約情報を算出することを特徴とする請求項2に記載の論理検証装置。 - 前記有限状態機械モデルは、
前記入力変数および前記出力変数を用いて任意の遷移元の状態と前記遷移元に対する遷移先の状態との間の遷移条件が規定された論理関数が、各遷移枝に関連付けられた状態遷移グラフによって表現されており、
前記入力制約情報算出手段は、
前記状態遷移グラフの論理関数から、存在量化処理を用いて前記出力変数を消去することによって前記入力制約情報を算出し、
前記出力制約情報算出手段は、
前記状態遷移グラフの論理関数から、前記存在量化処理を用いて前記入力変数を消去することによって前記出力制約情報を算出し、
前記判定手段は、
前記入力制約情報と前記出力制約情報との論理積が、前記遷移条件が規定された論理関数と一致するか否かを判定することを特徴とする請求項3に記載の論理検証装置。 - 前記有限状態機械モデルは、
前記入力変数および前記出力変数を用いて任意の遷移元の状態と前記遷移元に対する遷移先の状態との間の遷移条件が規定され、かつ、当該遷移条件を規定した前記入力変数および前記出力変数と、前記遷移元の状態に関する現状態変数および前記遷移先の状態に関する次状態変数とを用いて状態遷移関係が規定された論理関数であり、
前記論理関数から、存在量化処理を用いて前記次状態変数を消去することによって、前記ハードウェアモジュールに入出力される信号が満たすべき制約に関する入出力制約情報を算出する入出力制約情報算出手段を備え、
前記入力制約情報算出手段は、
前記入出力制約情報算出手段によって算出された入出力制約情報から、前記存在量化処理を用いて前記出力変数および前記次状態変数を消去することによって前記入力制約情報を算出し、
前記出力制約情報算出手段は、
前記入出力制約情報から、前記存在量化処理を用いて前記入力変数および前記次状態変数を消去することによって前記出力制約情報を算出し、
前記判定手段は、
前記入力制約情報と前記出力制約情報との論理積が、前記入出力制約情報と一致するか否かを判定することを特徴とする請求項3に記載の論理検証装置。 - 入力手段、変数生成手段、生成手段、入力制約情報算出手段、および論理検証手段を備えるコンピュータが、
前記入力手段により、ハードウェアモジュールの設計内容に関するハードウェア記述情報および前記ハードウェアモジュールの端子に入出力される信号の信号変化パターンと当該信号変化パターンの各時刻において前記端子に入出力される信号の方向を示す信号方向情報とを含む前記ハードウェアモジュールの通信手順に関するインターフェース仕様記述情報の入力を受け付ける入力工程と、
前記変数生成手段により、前記入力工程によって入力されたインターフェース仕様記述情報に含まれている前記信号変化パターンおよび前記信号方向情報に基づいて、前記ハードウェアモジュールに入出力される信号を特定する信号特定情報に、当該信号の方向に合致する前記信号方向情報が付加された入力変数および出力変数を生成する変数生成工程と、
前記生成手段により、前記変数生成工程によって生成された入力変数および出力変数に基づいて、前記ハードウェアモジュールに入出力される信号の状態遷移に関する有限状態機械モデルを生成する生成工程と、
前記入力制約情報算出手段により、前記生成工程によって生成された有限状態機械モデルを用いて、前記ハードウェアモジュールに入力される信号が満たすべき制約に関する入力制約情報を算出する入力制約情報算出工程と、
前記論理検証手段により、前記入力制約情報算出工程によって算出された入力制約情報に基づいて、前記ハードウェアモジュールの動作を論理検証する論理検証工程と、
を実行することを特徴とする論理検証方法。 - 前記入力手段により、ハードウェアモジュールの設計内容に関するハードウェア記述情報および前記ハードウェアモジュールの端子に入出力される信号の信号変化パターンと当該信号変化パターンの各時刻において前記端子に入出力される信号の方向を示す信号方向情報とを含む前記ハードウェアモジュールの通信手順に関するインターフェース仕様記述情報の入力を受け付ける入力工程と、
前記変数生成手段により、前記入力工程によって入力されたインターフェース仕様記述情報に含まれている前記信号変化パターンおよび前記信号方向情報に基づいて、前記ハードウェアモジュールに入出力される信号を特定する信号特定情報に、当該信号の方向に合致する前記信号方向情報が付加された入力変数および出力変数を生成する変数生成工程と、
前記生成手段により、前記変数生成工程によって生成された入力変数および出力変数に基づいて、前記ハードウェアモジュールに入出力される信号の状態遷移に関する有限状態機械モデルを生成する生成工程と、
前記入力制約情報算出手段により、前記生成工程によって生成された有限状態機械モデルを用いて、前記ハードウェアモジュールに入力される信号が満たすべき制約に関する入力制約情報を算出する入力制約情報算出工程と、
前記論理検証手段により、前記入力制約情報算出工程によって算出された入力制約情報に基づいて、前記ハードウェアモジュールの動作を論理検証する論理検証工程と、
をコンピュータに実行させることを特徴とする論理検証プログラム。 - 請求項9に記載の論理検証プログラムを記録したコンピュータ読み取り可能な記録媒体。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004235852A JP4481762B2 (ja) | 2004-08-13 | 2004-08-13 | 論理検証装置、論理検証方法、論理検証プログラムおよび記録媒体 |
US11/017,730 US7194713B2 (en) | 2004-08-13 | 2004-12-22 | Logic verification device, logic verification method, and computer product |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004235852A JP4481762B2 (ja) | 2004-08-13 | 2004-08-13 | 論理検証装置、論理検証方法、論理検証プログラムおよび記録媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006053813A JP2006053813A (ja) | 2006-02-23 |
JP4481762B2 true JP4481762B2 (ja) | 2010-06-16 |
Family
ID=35801461
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004235852A Expired - Fee Related JP4481762B2 (ja) | 2004-08-13 | 2004-08-13 | 論理検証装置、論理検証方法、論理検証プログラムおよび記録媒体 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7194713B2 (ja) |
JP (1) | JP4481762B2 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070217784A1 (en) * | 2004-05-14 | 2007-09-20 | Hideaki Kaneiwa | Picture-Taking Unit |
JP4255079B2 (ja) * | 2004-09-30 | 2009-04-15 | 株式会社リコー | アサーション生成システムと回路検証システムおよびプログラムならびにアサーション生成方法 |
US7421668B1 (en) * | 2004-12-08 | 2008-09-02 | Jasper Design Automation, Inc. | Meaningful visualization of properties independent of a circuit design |
TW200717276A (en) * | 2005-09-12 | 2007-05-01 | Koninkl Philips Electronics Nv | Development of assertions for integrated circuit design simulation |
JP4716964B2 (ja) | 2006-09-26 | 2011-07-06 | 富士通株式会社 | タイミングダイアグラム編集プログラム、タイミングダイアグラム編集装置およびタイミングダイアグラム編集方法 |
JP4480737B2 (ja) * | 2007-03-29 | 2010-06-16 | 富士通株式会社 | 論理検証支援プログラム、該プログラムを記録した記録媒体、論理検証支援装置、および論理検証支援方法 |
US8166465B2 (en) | 2007-04-02 | 2012-04-24 | International Business Machines Corporation | Method and system for composing stream processing applications according to a semantic description of a processing goal |
US8370812B2 (en) | 2007-04-02 | 2013-02-05 | International Business Machines Corporation | Method and system for automatically assembling processing graphs in information processing systems |
US8117233B2 (en) * | 2007-05-14 | 2012-02-14 | International Business Machines Corporation | Method and system for message-oriented semantic web service composition based on artificial intelligence planning |
JP4950942B2 (ja) | 2008-05-23 | 2012-06-13 | 株式会社東芝 | 半導体集積回路の検証装置 |
JP5195149B2 (ja) * | 2008-08-11 | 2013-05-08 | 富士通株式会社 | 真偽判定方法 |
US11468218B2 (en) | 2012-08-28 | 2022-10-11 | Synopsys, Inc. | Information theoretic subgraph caching |
US9720792B2 (en) | 2012-08-28 | 2017-08-01 | Synopsys, Inc. | Information theoretic caching for dynamic problem generation in constraint solving |
US8904320B2 (en) | 2013-03-13 | 2014-12-02 | Synopsys, Inc. | Solving multiplication constraints by factorization |
JP6199813B2 (ja) * | 2014-06-23 | 2017-09-20 | 京セラドキュメントソリューションズ株式会社 | フォーマル検証装置およびプログラム |
CN108089501A (zh) * | 2017-12-20 | 2018-05-29 | 西安中车永电电气有限公司 | 基于Simulink和Sateflow的地铁永磁牵引变流器控制逻辑建模方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10301983A (ja) * | 1997-04-30 | 1998-11-13 | Nec Corp | 消費電力計算方法 |
US6074426A (en) * | 1998-03-13 | 2000-06-13 | Interantional Business Machines Corporation | Method for automatically generating behavioral environment for model checking |
JP2002073719A (ja) * | 2000-08-31 | 2002-03-12 | Hitachi Ltd | 回路動作モデル記述の生成方法および論理設計検証装置 |
US7039574B1 (en) * | 2000-12-29 | 2006-05-02 | International Business Machines Corporation | Naming and managing simulation model events |
JP4078435B2 (ja) * | 2001-06-06 | 2008-04-23 | 株式会社ルネサステクノロジ | 論理集積回路及び論理集積回路設計方法及び論理集積回路のハードウェア動作記述を生成するハードウェア記述生成方法 |
JP2003030262A (ja) * | 2001-07-19 | 2003-01-31 | Hitachi Ltd | Ipの仕様と回路の比較結果の認定を特徴とするip認定方法、および前記認定方法により出荷されたip |
US7213225B2 (en) * | 2004-05-28 | 2007-05-01 | International Business Machines Corporation | Method, system and program product for specifying and using register entities to configure a simulated or physical digital system |
-
2004
- 2004-08-13 JP JP2004235852A patent/JP4481762B2/ja not_active Expired - Fee Related
- 2004-12-22 US US11/017,730 patent/US7194713B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20060036983A1 (en) | 2006-02-16 |
JP2006053813A (ja) | 2006-02-23 |
US7194713B2 (en) | 2007-03-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4481762B2 (ja) | 論理検証装置、論理検証方法、論理検証プログラムおよび記録媒体 | |
JP4255079B2 (ja) | アサーション生成システムと回路検証システムおよびプログラムならびにアサーション生成方法 | |
US7464015B2 (en) | Method and apparatus for supporting verification, and computer product | |
US7421668B1 (en) | Meaningful visualization of properties independent of a circuit design | |
US7650581B2 (en) | Method for modeling and verifying timing exceptions | |
US11238202B2 (en) | Verifying glitches in reset path using formal verification and simulation | |
JP4147842B2 (ja) | 論理検証システム及び方法、論理コーン抽出装置及び方法、論理検証及び論理コーン抽出プログラム | |
US20110161898A1 (en) | Synthesizing Checkers from Nondeterministic Finite Automaton | |
JP4261502B2 (ja) | 検証支援装置、検証支援方法、検証支援プログラム、および記録媒体 | |
JP2007188443A (ja) | 検証支援プログラム、該プログラムを記録した記録媒体、検証支援装置、および検証支援方法 | |
US8661384B2 (en) | Verification support apparatus, verifying apparatus, computer product, verification support method, and verifying method | |
JP5830955B2 (ja) | 検証装置、検証方法及び検証プログラム | |
US20230110701A1 (en) | Techniques for design verification of domain crossings | |
Brinkmann et al. | Formal verification—the industrial perspective | |
US20090293026A1 (en) | Verification device of semiconductor integrated circuit, verification method of semiconductor integrated circuit, and computer readable medium storing verification program of semiconductor integrated circuit | |
Kebaili et al. | Enabler-based synchronizer model for clock domain crossing static verification | |
JP2009187344A (ja) | 非同期論理回路検証装置およびその方法、並びにプログラム | |
US6668359B1 (en) | Verilog to vital translator | |
JP7351189B2 (ja) | タイミング制約抽出装置、タイミング制約抽出方法およびタイミング制約抽出プログラム | |
Lahbib et al. | An automatic ABV methodology enabling PSL assertions across SLD flow for SOCs modeled in SystemC | |
US20230205969A1 (en) | Techniques for modeling and verification of convergence for hierarchical domain crossings | |
JP2011081760A (ja) | 情報処理装置 | |
JP4983642B2 (ja) | 設計検証プログラム、設計検証方法および設計検証装置 | |
JP2012160145A (ja) | 論理シミュレーション方法および論理シミュレーション装置 | |
JP2005316595A (ja) | 回路記述間の等価性検証方法および回路記述間の等価性検証プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070803 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100316 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100318 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140326 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |