JP2009187344A - 非同期論理回路検証装置およびその方法、並びにプログラム - Google Patents

Abstract

【課題】クロック周波数などの設定制約がなく、実機に近い状況で論理検証を行うことが可能な非同期論理回路検証装置およびその方法、並びにプログラムを提供する。
【解決手段】非同期論理回路検証装置１０は、非同期クロック系統を持つ論理回路の論理検証を行う機能を有し、論理回路構造において、互いに非同期な異なるクロックで駆動されるフリップフロップをクロック種毎に組み分けし、他種クロックのフリップフロップに接続されるフリップフロップを抽出する機能を有し、抽出した情報を元に、タイミング違反によりメタステーブル状態を生じる可能性のあるフリップフロップの論理シミュレーション上の出力値を任意に固定することで、非同期論理部の検証を適当に達成し、フリップフロップが非同期論理部分でタイミング違反を起こしたか否かを集計することで、非同期論理部分の検証遂行を網羅的に確認する機能を有する。
【選択図】図６

Description

本発明は、非同期クロック系統を持つ論理回路の論理検証を行う非同期論理回路検証装置およびその方法、並びにプログラムに関するものである。

半導体集積回路設計では、設計対象回路の性能評価のためにシミュレーションを行う。このシミュレーションを行うにあたって、半導体集積回路設計で必要となる設計ツールや処理フローを決定する必要がある。

たとえばＡＳＩＣ、ＦＰＧＡなどを対象とする論理回路の設計では、近年、Ｖｅｒｉｌｏｇ、ＨＤＬやＶＨＤＬ等のハードウェア記述言語を用いた回路記述が定着している。

最終的に実装されるフリップフロップやＡＮＤ、ＯＲなどのゲートで構成される回路構造に比べ、抽象度が高いため、設計工程の大部分でＣＡＤ上における論理シミュレーションがこれらハードウェア記述言語に対して適用される。
その後、ＣＡＤによる論理合成を経てハードウェア記述言語がゲート接続情報(ネットリスト、と呼ばれる)に変換され配置配線が行われるが、配置配線結果に対しては静的タイミング検証（ＳＴＡ）を適用することで、より所要時間の大きい、ゲートレベルを対象とする論理シミュレーションを大幅に省略する手法が取られる。

とはいえ、近年はＳＯＣの観点から各種アナログマクロが特にＬＳＩ内に取り込まれ、多機能化の要求から駆動クロック系統も複雑化する傾向にあり、ハードウェア記述言語の段階では論理検証が難しいマクロ周り、非同期クロック系統周辺の検証におけるゲートレベルシミュレーションの重要性は変わっておらず、今後も大きな役割を占めつづけると考えられる。

論理回路の中でも、非同期クロックの受け渡し部分はハードウェア記述言語でのいわゆるＲＴＬシミュレーションでは検証が難しく、また設計にはより高度な知識および経験が必要とされることから不具合の多い部位である。よって、最終的には配置配線結果による遅延情報を考慮したゲートレベルでのシミュレーションを確実に実行しておくことが望ましい。

通常、フリップフロップはクロックの有効エッジ(一般的にはクロック立ち上がり)の近辺でデータが変化する使用方法を禁じており、クロック変化点の前後の一定期間にセットアップ・ホールドの時間規定が設けられている。
この規定に違反した際はフリップフロップの出力値が保証されず、ある確率でメタステーブル状態と呼ばれる出力値が発振する状態をつくりだしてしまう。
互いに非同期動作しているクロックによるフリップフロップのデータ受け渡し部分は、常にこのメタステーブル状態が起こりえる状態であり、設計者は通常この危険性を考慮した回路設計を行っている。

これらの回路設計例は、特許文献１，２など多数提案されている。
特開２０００−２６１３１０号公報 特開平１０−１３５９３８号公報

ところで、フリップフロップに対する信号変化がセットアップ・ホールド違反を起こした場合、ＣＡＤ上の論理シミュレーション結果としては、不定値ｘを出力することで、その結果を表現する。
一旦、シミュレーション上で不定値が発生すると、後段の論理に不定値ｘが伝搬されていき、ついにはほぼ全ての論理が不定値ｘとなって、論理検証の意味をなさなくなることが多い。

不定値ｘの発生は、純粋に回路構成の不具合に由来する場合も多いが、上記のようにそもそも非同期クロック間でのメタステーブル発生可能性がある部分では、実機上は０か１かの確定値に最終的には落ち着いているはずであり、この場合は不定値ｘが単に論理検証続行の妨げとなる。

その回避方法としては、本来非同期であり、位相関係の保証もないはずのクロック周波数を周波数値にそれぞれ公約数を持つようなキリの良い値に設定することで、ある一定値以上に互いのクロックエッジの幅が狭くならないようにする対策が取られる。
しかし、これでは設定がわずらわしいことに加え、ＣＡＤシミュレーション上の状態が実際のクロック周波数設定比と異なってしまうことになり、完全な論理検証を行えないという不利益があった。

本発明は、クロック周波数などの設定制約がなく、実機に近い状況で論理検証を行うことが可能な非同期論理回路検証装置およびその方法、並びにプログラムを提供することにある。

本発明の第１の観点は、非同期クロック系統を持つ論理回路の論理検証を行う非同期論理回路検証装置であって、論理回路構造において、互いに非同期な異なるクロックで駆動されるフリップフロップをクロック種毎に組み分けし、他種クロックのフリップフロップに接続されるフリップフロップを抽出する抽出部と、上記抽出した情報を元に、タイミング違反によりメタステーブル状態を生じる可能性のあるフリップフロップの論理シミュレーション上の出力値を任意に確定する出力確定部とを有する。

好適には、フリップフロップが非同期論理部分でタイミング違反を起こしたか否かを集計する情報収集部を有する。

好適には、上記出力確定部は、上記確定出力値を、あらかじめ設定されるランダムな条件で前の値、後ろの値を任意に出力する。

好適には、上記出力確定部は、上記フリップフロップのリストに登録されていない箇所で上記タイミング違反が生じた場合、不定値を出力する。

本発明の第２の観点は、非同期クロック系統を持つ論理回路の論理検証を行う非同期論理回路検証方法であって、論理回路構造において、互いに非同期な異なるクロックで駆動されるフリップフロップをクロック種毎に組み分けする組み分けステップと、他種クロックのフリップフロップに接続されるフリップフロップを抽出する抽出ステップと、上記抽出した情報を元に、タイミング違反によりメタステーブル状態を生じる可能性のあるフリップフロップの論理シミュレーション上の出力値を任意に確定する確定ステップとを有する。

本発明の第３の観点は、非同期クロック系統を持つ論理回路の論理検証を行う非同期論理回路検証処理であって、論理回路構造において、互いに非同期な異なるクロックで駆動されるフリップフロップをクロック種毎に組み分けする組み分け処理と、他種クロックのフリップフロップに接続されるフリップフロップを抽出する抽出処理と、上記抽出した情報を元に、タイミング違反によりメタステーブル状態を生じる可能性のあるフリップフロップの論理シミュレーション上の出力値を任意に確定する確定処理とをコンピュータに実行させるプログラムである。

本発明によれば、クロック周波数などの設定制約がなく、実機に近い状況で論理検証を行うことが可能となる。

以下、本発明の実施形態を図面に関連付けて説明する。

図１は、本発明の実施形態に係る非同期論理回路検証装置の構成例を示すブロック図である。

本非同期論理回路検証装置１０は、図１に示すように、検証データ入力部１１、回路構成分析部１２、ランダムデータ生成用シード値供給部１３、結果期待値供給部１４、ランダムデータ入力部１５、出力確定部としての検証対象回路１６、結果比較部１７、および統計情報収集部１８を有している。

検証データ入力部１１は、たとえばマウスやキーボード等を含み、検証データを検証対象回路１６に入力する。

回路構成分析部１２は、検証対象回路１６の回路構成を分析し、非同期箇所を把握し、そのデータをランダムデータ入力部１５および統計情報収集部１８に供給する。

ランダムデータ生成用シード値供給部１３は、ランダムデータ生成用シード値を確定し、確定したシード値をランダムデータ入力部１５に供給する。

結果期待値供給部１４は、検証データに対するあるべき出力値があらかじめ設定されており、結果期待値として結果比較部１７に供給する。

ランダムデータ入力部１５は、ランダムデータ生成用シード値供給部１３から与えられるシード値等をランダムデータとして検証対象回路１６に供給する。ランダムデータとしては、検証実行時の時刻、検証内時刻などが候補としてあげることができる。

検証対象回路１６は、非同期クロック系統を持つ論理回路を含み、検証データ入力部１１から入力された検証データ、ランダムデータ入力部１５から入力されたランダムデータをもとに、ランダムに非同期箇所のデータを確定し、そのデータを回路構成分析部１２、結果比較部１７、および統計情報収集部１８に供給する。

結果比較部１７は、回路出力と結果期待値供給部１４から供給された結果期待値と比較し、回路出力が妥当な結果であるかを判断し、その判断結果を統計情報収集部１８に供給する。

統計情報収集部１８は、回路構成分析部１２で分析された非同期箇所情報、検証対象回路のデータ、および結果比較部１７による判断結果の各情報を収集し、非同期箇所が検証された否かをチェックする。

本実施形態に係る非同期論理回路検証装置１０は、以下の特徴を有する。

本非同期論理回路検証装置１０は、非同期クロック系統を持つ論理回路の論理検証を行う機能を有する。
非同期論理回路検証装置１０は、論理回路構造において、互いに非同期な異なるクロックで駆動されるフリップフロップをクロック種毎に組み分けし、他種クロックのフリップフロップに接続されるフリップフロップを抽出する機能を有する。
また、非同期論理回路検証装置１０は、抽出した情報を元に、タイミング違反によりメタステーブル状態を生じる可能性のあるフリップフロップの論理シミュレーション上の出力値を任意に固定することで、非同期論理部の検証を適当に達成する機能を有する。
また、非同期論理回路検証装置１０は、フリップフロップが非同期論理部分でタイミング違反を起こしたか否かを集計することで、非同期論理部分の検証遂行を網羅的に確認することを実現する機能を有する。

以下、本実施形態に係る非同期論理回路検証処理について、図２〜図８に関連付けて具体的に説明する。

本実施形態においては、上述したように、
１）：他系統クロックとデータ受け渡しのあるフリップフロップを抽出すること、
２）：上記１）の情報を元に、タイミング違反を起こしたフリップフロップの出力値を任意に確定させること、
という２つの手順を適用することで、非同期クロック系統を持つ論理回路のＣＡＤ上での論理検証を確実に遂行することを実現する。

図２は、フリップフロップの構成例を示す回路図である。
図３は、一つのクロックでデータを取り込む同期系の回路およびタイミングを示す図である。
図４は、第１のクロックで取り込んだデータを第２のクロックでデータを取り込む（受け渡す）回路およびタイミングを示す図である。

フリップフロップＦＦは、図２に示すように、転送ゲートＴＭ１，ＴＭ２、２つのインバータの入出力同士を交差結合したラッチＬＴＣ１，ＬＴＣ２、インバータＩＮＶ１を有する。
転送ゲートＴＭ１と転送ゲートＴＭ２はクロックＣＬＫで相補的に導通、非導通状態が切り替わる。
そして、データ入力端Ｄからデータ出力端Ｑに向かって順番に、転送ゲートＴＭ１、ラッチＬＴＣ１、転送ゲートＴＭ２、ラッチＬＴＣ１、インバータＩＮＶ１が縦続接続されている。

図３において、フリップフロップＦＦ１においてクロックＣＬＫでラッチされて出力されたデータが、論理回路１を介してフリップフロップＦＦ２で同じクロックＣＬＫでラッチされる。

これに対して、本実施形態の非同期論理回路検証装置１０の検証対象の一部となる図４の回路においては、フリップフロップＦＦ１１において第１のクロックＣＬＫ＃１に同期してデータがラッチされ、その出力データが第２のクロックＣＬＫ＃２に同期してフリップフロップＦＦ１２−１〜ＦＦ１２−３により順次ラッチされていく。

フリップフロップはクロックの有効エッジ(一般的にはクロック立ち上がり)の近辺でデータが変化する使用方法を禁じており、図４（ｃ）に示すように、クロック変化点の前後の一定期間にセットアップ・ホールドの時間規定が設けられている。
この規定に違反した際はフリップフロップの出力値が保証されず、ある確率でメタステーブル状態と呼ばれる出力値が発振する状態をつくりだしてしまう。
互いに非同期動作しているクロックによるフリップフロップのデータ受け渡し部分は、常にこのメタステーブル状態が起こりえる状態である。
本実施形態の非同期論理回路検証装置１０においては、設計者は通常この危険性を考慮した煩雑な手間を要することなく、クロック周波数などの設定制約がなく、実機に近い状況で論理検証を行うことができる。

図５は、本実施形態に係る非同期論理回路検証手順を説明するための図である。
図６は、複数のフリップフロップから非同期クロック間でのデータ受け渡しに関わるフリップフロップを抽出する手順を説明するための図である。
図７は、図６のタイミングチャート例を示す図である。

図６においては、フリップフロップＦ１１は第１のクロックＣＬＫ＃１に同期してデータを取り込み、フリップフロップＦＦ１２は第２のクロックＣＬＫ＃２に同期してデータを取り込む。
図６において、Ａで示すラインがデータ受け渡しに関わるラインである。

本実施形態においては、図５（ａ）に示すように、検証対象回路１６に対して、検証データ入力部１１等からクロック間同期関係情報を設定する（ＳＴ１）。
次に、回路構成分析部１２において、検証対象回路１６が非同期ブロックを持つか否かを分析する（ＳＴ２）。
そして、非同期クロック間でのデータ受け渡しに関わるフリップフロップを事前に抽出する。
図６ではフリップフロップＦＦ１１ＡとＦＦ１２Ａが抽出される。

図５（ｂ）に示すように、クロックの有効エッジが入力され（ＳＴ１１）、直近のデータ変化時点がセットアップ、ホールド違反か否かを判定する(ＳＴ１２)。
それがステップ３で抽出されたフリップフロップであれば（ＳＴ１５）、出力データに適当な値に確定させる（ＳＴ１４）。
非同期論理回路検証手順についてさらに詳述する。

このように、本実施形態ではまず、今回問題となる非同期クロック間でのデータ受け渡しに関わるフリップフロップを事前に抽出しておく。
論理シミュレータ等のＣＡＤ上で、ネットリストを読み込む際にこの抽出作業を行う。ネットリスト上の各フリップフロップに注目し、そのクロック入力端子を出発点として、配線をさかのぼることで、注目したフリップフロップがどのクロック系統に属するかは、それほど難度なく特定することができる。
実際に、こういった機能をもつＣＡＤツールはレイアウト関連を中心に、既に多数存在している。
この作業により、たとえば図５(ｂ)にあるようにフリップフロップをクロック系統単位で組み分けすることができる。

次に、フリップフロップのデータ端子を出発点として、そこから配線をさかのぼる作業を行い、別のフリップフロップ、あるいは外端子に達成するまで進み続ける。
クロック配線の走査と異なり、データ配線の走査は間にＡＮＤやＯＲなどの論理ゲートが介在するために、特に不可能ではないものの、難度はやや高くなる。
非同期クロック間の受け渡し配線は通常、ＡＮＤやＯＲなどのいわゆる組み合わせ論理を入れないことが通例であるので、設計上のルールでこういった組み合わせ論理の介在が完全に禁止されていれば、論理ゲート(バッファ・インバータは除く)につきあたった時点で走査をやめてもかまわない。
こうして、突き当たったフリップフロップが、出発点のフリップフロップと異なるクロックで駆動されていた場合は、出発点のフリップフロップ、すなわちデータ受け側のフリップフロップを情報として記録しておく。
データ受け側にくらべ、データ出し側のフリップフロップはセットアップ・ホールド違反を起こさないため、重要度は高くない。

この情報を把握した状態で、論理シミュレーションを開始する。論理シミュレーションが進められる中で、フリップフロップがセットアップ・ホールド違反を起こした際、このフリップフロップが前述の手順で収集した情報に登録されている場合は、データ出力として不定値ｘを出す代わりに、０あるいは１の確定値を適当に出力する（ＳＴ１３、ＳＴ１４）。

適当に、というのは、この違反を起こした際のデータ入力値をそのまま出力しても構わないし、ひとつ前の値を出しても構わない。
非同期部分の動作を考慮した正しい設計が行われていれば、出力値が前の値をとっても、後の値をとっても、それ以降正しく動作しなくてはならないからである。そういった意味で、この確定出力値は、なにかランダムな条件で前の値、後ろの値を任意に出力するのが望ましいと言える。
たとえば、常に前の値を出力する、という仕様では、偏った状況での論理検証しか行えない可能性が生じてしまうからである。
ランダムデータ入力部１５によるランダムな条件の候補としては、検証実行時の時刻、検証内時刻などが候補として考えられる。検証内時刻などを条件に選んでおけば、シミュレーション上再現性のある値となり、より望ましいと言える。
フリップフロップがタイミング違反を起こしたが、本発明の事由で出力に確定値を与えた場合は、そのフリップフロップ名と、発生時刻をログ情報として記録しておくとよい。検証終了後、検証者の想定しない状態が生じていないかの確認などに用いることができるからである。

逆に、該当フリップフロップのリストに登録されていない箇所でセットアップ・ホールド違反を起こした場合は、従来通りの動作として不定値ｘを出してよく、また出すべきである。同期クロック間では配置配線時にセットアップ・ホールド違反が起きないようなケアがされているべきであり、この違反が生じることはすなわち不具合である。よって、その後のシミュレーション結果が全て不定となっても構わない。
本実施形態の手順にて論理検証を行う場合、確認すべき全ての非同期受け渡し箇所が全て動作確認できることが重要である。

よって、シミュレーション実行時に、
１）：セットアップ・ホールド状態が生じたかどうか、
２）：出力値を０と１のどちらに固定したか、
という情報を回数として各フリップフロップ毎に収集・記録しておくことが望ましい。

全ての論理検証を実行したのち、全てのフリップフロップに対して、０、１の双方のケースが生じていることが確認できれば、網羅的に全ての非同期箇所を検証したという指標にすることができる。

図８は、本実施形態に係る統計情報収集部で収集される情報の一例を示す図である。

この場合、第１のクロックＣＬＫ＃１に対して、第２のクロックＣＬＫ＃２のどの位相のクロックでデータがたたかれたか、そして、ランダムデータ入力部１５から与えられるランダムデータを検証対象回路１６が０，１のどちらに確定したか、という情報を収集する。
図８の例においては、位相情報として１-１,１-２，１-３,１-４と０，１との対応付けた情報が統計的に収集される。
図８では、位相１-１で、値０，１ともＯＫ（良好）、位相１-２、値０でＯＫ、位相１-２、値１でＮＧ（違反）、位相１-３,１-４共に、値０，１で未確定である。
この検証結果が全てＯＫとなることで、検証終了と判断される。

以上説明したように、本実施形態によれば、非同期論理回路検証装置１０は、非同期クロック系統を持つ論理回路の論理検証を行う機能を有し、論理回路構造において、互いに非同期な異なるクロックで駆動されるフリップフロップをクロック種毎に組み分けし、他種クロックのフリップフロップに接続されるフリップフロップを抽出する機能を有し、抽出した情報を元に、タイミング違反によりメタステーブル状態を生じる可能性のあるフリップフロップの論理シミュレーション上の出力値を任意に固定することで、非同期論理部の検証を適当に達成し、フリップフロップが非同期論理部分でタイミング違反を起こしたか否かを集計することで、非同期論理部分の検証遂行を網羅的に確認する機能を有することから、以下の効果を得ることができる。

すなわち、非同期クロック間でデータを受け渡す論理回路において、ゲートレベルで特にクロック周波数などの設定制約無く、実機に近い状況での論理検証を行うことができる。
また、非同期部分での不具合が発生した場合に、原因箇所を特定することが容易となる。
全ての非同期箇所が動作確認されたかを確実に把握することが可能となる。

なお、本発明の実施形態は、上述した実施形態に拘泥せず、当業者であれば、本発明の要旨を変更しない範囲内で様々な改変が可能である。

また、以上詳細に説明した方法は、上記手順に応じたプログラムとして形成し、ＣＰＵ等のコンピュータで実行するように構成することも可能である。
また、このようなプログラムは、半導体メモリ、磁気ディスク、光ディスク、フロッピー（登録商標）ディスク等の記録媒体、この記録媒体をセットしたコンピュータによりアクセスし上記プログラムを実行するように構成可能である。

本発明の実施形態に係る非同期論理回路検証装置の構成例を示すブロック図である。 フリップフロップの構成例を示す回路図である。 一つのクロックでデータを取り込む同期系の回路およびタイミングを示す図である。 第１のクロックで取り込んだデータを第２のクロックでデータを取り込む（受け渡す）回路およびタイミングを示す図である。 本実施形態に係る非同期論理回路検証手順を説明するための図である。 複数のフリップフロップから非同期クロック間でのデータ受け渡しに関わるフリップフロップを抽出する手順を説明するための図である。 図６のタイミングチャート例を示す図である。 本実施形態に係る統計情報収集部で収集される情報の一例を示す図である。

符号の説明

１０・・・非同期論理回路検証装置、１１・・・検証データ入力部、１２・・・回路構成分析部、１３・・・ランダムデータ生成用シード値供給部、１４・・・結果期待値供給部、１５・・・ランダムデータ入力部、１６・・・検証対象回路、１７・・・結果比較部、１８・・・統計情報収集部。

Claims (9)

1. 非同期クロック系統を持つ論理回路の論理検証を行う非同期論理回路検証装置であって、
   論理回路構造において、互いに非同期な異なるクロックで駆動されるフリップフロップをクロック種毎に組み分けし、他種クロックのフリップフロップに接続されるフリップフロップを抽出する抽出部と、
   上記抽出した情報を元に、タイミング違反によりメタステーブル状態を生じる可能性のあるフリップフロップの論理シミュレーション上の出力値を任意に確定する出力確定部と
   を有する非同期論理回路検証装置。
2. フリップフロップが非同期論理部分でタイミング違反を起こしたか否かを集計する情報収集部を有する
   請求項１記載の非同期論理回路検証装置。
3. 上記出力確定部は、
   上記確定出力値を、あらかじめ設定されるランダムな条件で前の値、後ろの値を任意に出力する
   請求項１記載の非同期論理回路検証装置。
4. 上記出力確定部は、
   上記フリップフロップのリストに登録されていない箇所で上記タイミング違反が生じた場合、不定値を出力する
   請求項１記載の非同期論理回路検証装置。
5. 非同期クロック系統を持つ論理回路の論理検証を行う非同期論理回路検証方法であって、
   論理回路構造において、互いに非同期な異なるクロックで駆動されるフリップフロップをクロック種毎に組み分けする組み分けステップと、
   他種クロックのフリップフロップに接続されるフリップフロップを抽出する抽出ステップと、
   上記抽出した情報を元に、タイミング違反によりメタステーブル状態を生じる可能性のあるフリップフロップの論理シミュレーション上の出力値を任意に確定する確定ステップと
   を有する非同期論理回路検証方法。
6. フリップフロップが非同期論理部分でタイミング違反を起こしたか否かを集計する集計ステップを有する
   請求項５記載の非同期論理回路検証方法。
7. 上記確定ステップにおいて、
   上記確定出力値は、あらかじめ設定されるランダムな条件で前の値、後ろの値を任意に出力する
   請求項５記載の非同期論理回路検証方法。
8. 上記確定ステップにおいて、
   上記フリップフロップのリストに登録されていない箇所で上記タイミング違反が生じた場合、不定値を出力する
   請求項５記載の非同期論理回路検証方法。
9. 非同期クロック系統を持つ論理回路の論理検証を行う非同期論理回路検証処理であって、
   論理回路構造において、互いに非同期な異なるクロックで駆動されるフリップフロップをクロック種毎に組み分けする組み分け処理と、
   他種クロックのフリップフロップに接続されるフリップフロップを抽出する抽出処理と、
   上記抽出した情報を元に、タイミング違反によりメタステーブル状態を生じる可能性のあるフリップフロップの論理シミュレーション上の出力値を任意に確定する確定処理と
   をコンピュータに実行させるプログラム。

Images