JP7354815B2 - 検証支援装置、検証支援方法および検証支援プログラム - Google Patents

Description

本発明は、検証支援装置、検証支援方法および検証支援プログラムに関する。

同期動作させるためのクロックが互いに異なるクロックドメイン間でデータを授受する場合、送信側のクロックドメインと受信側のクロックドメインとは非同期で動作する。送信側の出力と受信側の入力とを接続するパスは、非同期パスとなるため、受信側の初段のフリップフロップで受信するデータは、受信側のクロックに対するセットアップ時間またはホールド時間（タイミング仕様）が不足する場合がある。

この場合、受信側の初段のフリップフロップの出力は、クロックから規定の出力時間が経過しても出力状態が安定しないメタステーブル状態になる可能性がある。また、送信側においてＡＮＤ回路等の組合せ回路から信号が出力される場合、組合せ回路に入力されるデータのタイミングのずれによりグリッジ（一時的なパルス）が発生する場合がある。

メタステーブル状態の発生やグリッジの発生は、受信側のクロックドメインの誤動作の原因になるため、クロックドメイン間でデータ転送が正しく行われるかどうかを確認するための検証が必要になる。例えば、非同期パスに対して意図通りのデータ転送ができているかを確認するために、メタステーブル状態やグリッジを疑似的に不定値やランダム値に置き換えて検証する検証支援装置が開示されている（特許文献１）。

しかしながら、擬似的に置き換えた不定値をそのまま無条件で伝搬させて論理回路の検証を行う場合、置き換えた不定値が受信側のクロックドメインの受信部を超えて内部に伝搬してしまい疑似エラーが多発するという問題があった。また、メタステーブル状態やグリッジを疑似的にランダム値に置き換えて論理回路の検証を行う場合、ランダム値が論理回路の誤動作の原因となる値となるかは、ランダム値の論理次第となってしまうという問題があった。一方、論理回路の構造によっては、不定値を内部に伝えた方がバグを検出しやすい場合もある。

開示の技術は、上記の課題に鑑みてなされたものであり、非同期回路の構造に応じて、不定値の挿入または不定値の挿入の解除を判定することで、論理回路の検証精度を向上することを目的とする。

上記技術的課題を解決するため、本発明の一形態の検証支援装置は、第１クロックに同期して信号を送信する送信回路を含む第１クロックドメインと、前記第１クロックと非同期の第２クロックに同期して前記送信回路からの信号を受信する受信回路を含む第２クロックドメインとを有する論理回路の非同期検証を支援する検証支援装置であって、前記第１クロックドメインと前記第２クロックドメインとの間の非同期パスを含む非同期回路の構造を示す構造情報を保持する非同期回路構造保持手段と、前記非同期回路構造保持手段が保持する前記構造情報に基づいて、前記受信回路においてクロックの非同期状態を解消するために設けられる非同期吸収回路に伝搬される不定値を除去するか否かを判定する不定値除去判定手段と、前記不定値除去判定手段が判定した不定値除去判定結果を保持する判定結果保持手段と、を備えることを特徴とする。

本発明における検証支援装置は、非同期回路の構造に応じて、不定値の挿入または不定値の挿入の解除を判定することで、論理回路の検証精度を向上することができる。

クロックドメインが異なる検証対象回路の一例を示す回路図である。 図１の非同期回路の動作の一例を示すタイミング図である。 クロックドメインが異なる検証対象回路の別の例を示す回路図である。 図３の非同期回路の動作の一例を示すタイミング図である。 図１の非同期回路の論理シミュレーション波形の一例を示すタイミングである。 受信側のクロックドメインに２段構成のＦＦ回路を設ける例を示す回路図である。 図６の非同期回路において、受信側のクロックドメインの信号の論理値をランダム値に置き換える動作の一例を示すタイミング図である。 ＦＦ２段受け構造から出力される信号Ｓ４を演算結果の出力条件として使用する例を示す回路図である。 図８の受信側のクロックドメインにおいて、ランダム値である信号Ｓ４を使用してマルチプレクサを動作させる一例を示すタイミング図である。 送信側のクロックドメインの出力に不定値変換回路を設ける例を示す回路図である。 送信側のクロックドメインに不定値変換回路が設けられた図１０の非同期回路の動作の例を示すタイミング図である。 ＦＦ２段受け構造から出力される信号Ｓ４の立ち上がりエッジの検出する例を示す回路図である。 図１２の受信側のクロックドメインにおいて、エッジ検出回路の動作の一例を示すタイミング図である。 非同期データ転送回路を受信側のクロックドメイン内に設ける例を示す回路図である。 図１４の非同期データ転送回路により送信側のクロックドメインからの信号Ｓ３を受信する動作の一例を示すタイミング図である。 図１４の非同期回路において、転送基準信号のハイレベル期間を信号Ｓ３の論理値の変化点付近に設定した場合の動作の一例を示すタイミング図である。 非同期データ転送回路を受信側のクロックドメイン内に設ける別の例を示す回路図である。 第１の実施形態における検証支援装置の一例を示すブロック図である。 第２の実施形態における検証支援装置の一例を示すブロック図である。 図１９の不定値挿入／除去回路モデル生成手段が生成する不定値を挿入する回路モデルの一例を示す回路図である。 図１９の不定値挿入／除去回路モデル生成手段が生成する不定値を除去する回路モデルの一例を示す回路図である。 図１９の非同期検証用回路情報作成手段の動作の概要を示す説明図である。 図１９の非同期検証用回路情報作成手段が作成する非同期検証用回路情報の一例を示す説明図である。 図１８および図１９の検証支援装置のハードウェア構成の一例を示すブロック図である。

以下、図面を参照して実施の形態の説明を行う。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。また、信号を示す符号を、端子、信号線およびノードを示す符号としても使用する。

まず、クロックドメインが異なる論理回路間でのデータ信号の授受について説明する。図１は、クロックドメインが異なる検証対象回路の一例を示す回路図である。送信側のクロックドメインＣＤ１に含まれるフリップフロップＦＦ１は、クロックＣＬＫ１に同期してデータＤ１の論理値を取り込み、データＤ２として出力する。受信側のクロックドメインＣＤ２に含まれるフリップフロップＦＦ２は、クロックＣＬＫ１とは周波数が異なるクロックＣＬＫ２に同期してデータＤ２の論理値を取り込み、データＤ３として出力する。クロックＣＬＫ１，ＣＬＫ２は、周波数が異なるため、互いに非同期である。

クロックＣＬＫ１は、第１クロックの一例であり、クロックＣＬＫ２は、第２クロックの一例である。フリップフロップＦＦ１は、送信回路の一例であり、フリップフロップＦＦ２は、受信回路の一例である。以下では、フリップフロップＦＦ（ＦＦ１，ＦＦ２等）は、単にＦＦ（ＦＦ１，ＦＦ２等）とも称する。

ここで、データＤ２の論理値は、送信側のＦＦ１によってクロックＣＬＫ１に同期して変化するが、受信側のＦＦ２は、クロックＣＬＫ２に同期してデータＤ２の論理値を取り込む。このように、送信側と受信側とでクロックＣＬＫ１，ＣＬＫ２が異なる構造の回路を、非同期回路または非同期部と称する。また、クロックが異なるクロックドメイン間でのデータＤ２等のパスを非同期パスと称する。

非同期回路のデータ転送では、異なるクロックＣＬＫ１，ＣＬＫ２によって生成されたデータのやりとりを行う。このため、正常にデータ転送が行われない場合、非同期回路の受信側のクロックドメインＣＤ２で、誤動作が発生するなど、様々な問題が発生する可能性がある。これら問題の発生を防止するためには、論理回路の設計段階において、非同期回路の動作を検証し、正常にデータ転送が行われることを確認する必要がある。

図２は、図１の非同期回路の動作の一例を示すタイミング図である。図２に示す例では、クロックＣＬＫ１，ＣＬＫ２の周波数が互いに異なるため、データＤ２の論理値の変化タイミングとクロックＣＬＫ２の立ち上がりタイミングとの差は一定にならない。すなわち、クロックＣＬＫ２に対するデータＤ２のタイミング制約であるセットアップタイムおよびホールドタイムは、制約を満足する場合と制約を満足しない場合とがある。

タイミングＴ１では、データＤ２の論理値がクロックＣＬＫ２のセットアップタイムおよびホールドタイムの範囲外で変化するため、タイミング制約は満たされ、ＦＦ２は、データＤ２の論理値を正常に取り込むことができる。しかし、タイミングＴ２では、データＤ２がクロックＣＬＫ２のセットアップタイムおよびホールドタイムの範囲内で変化するため、タイミング制約は満たされず、ＦＦ２がデータＤ２の論理値を正常に取り込むかどうかは保証されない。

この例は、タイミング制約違反により、ＦＦ２の出力（データＤ３）はメタステーブル状態になることを示している。メタステーブル状態が発生すると、データＤ３がハイレベルとロウレベルのどちらに収束するか分からないため、ＦＦ２において、データＤ３の論理値が確定するクロックサイクルにずれが発生する場合がある。

図３は、クロックドメインが異なる検証対象回路の別の例を示す回路図である。送信側のクロックドメインＣＤ１に含まれるＦＦ１，ＦＦ２は、クロックＣＬＫ１に同期してデータＤ１，Ｄ２の論理値をそれぞれ取り込み、データＤ３，Ｄ４として出力する。データＤ３，Ｄ４は、アンド回路Ａ１で論理演算され、データＤ５として出力される。データＤ５の論理は、データＤ３，Ｄ４の論理値が両方ハイレベルのときにハイレベルになり、データＤ３，Ｄ４の論理値のいずれかがロウレベルのときにロウレベルになる。受信側のクロックドメインＣＤ２に含まれるＦＦ３は、クロックＣＬＫ２に同期してデータＤ５の論理値を取り込み、データＤ６として出力する。

クロックドメインＣＤ１において、ＦＦ１，ＦＦ２は、共通のクロックＣＬＫ１で動作するが、ＦＦ１，ＦＦ２に供給されるクロックＣＬＫ１のスキュー（クロックスキュー）が互いに異なる場合がある。さらに、データ線Ｄ３，Ｄ４の配線長（すなわち、伝搬遅延時間）が互いに異なる場合がある。また、ＦＦ１，ＦＦ２において、データＤ３，Ｄ４をハイレベルに変化させる場合の遅延時間と、データＤ３，Ｄ４をロウレベルに変化させる場合の遅延時間とが異なる場合がある。

このような様々な伝搬遅延条件の違いによって、データＤ３の論理値の変化がアンド回路Ａ１に到達するまでの時間と、データＤ４の論理値の変化がアンド回路Ａ１に到達するまでの時間にずれが生じる場合がある。この時間のずれによって、アンド回路Ａ１が出力するデータＤ５にグリッチが発生する可能性がある。

図４は、図３の非同期回路の動作の一例を示すタイミング図である。例えば、データＤ３，Ｄ４の遷移エッジのずれにより、データＤ５にグリッジＧ１，Ｇ２（ハイレベルのパルス）が発生する。図２と同様に、クロックＣＬＫ１，ＣＬＫ２の周波数は互いに異なるため、グリッジＧ１，Ｇ２のハイレベル期間が、クロックＣＬＫ２の立ち上がりエッジタイミングと重なる場合と重ならない場合とがある。すなわち、非同期回路では、送信側のクロックＣＬＫ１と受信側のクロックＣＬＫ２との位相差によって、ＦＦ３がグリッチを取り込む場合と取り込まない場合とがある。

グリッジＧ１のハイレベル期間は、クロックＣＬＫ２の立ち上がりエッジと重なる。このため、ＦＦ３は、タイミングＴ１でのクロックＣＬＫ２の立ち上がりエッジに同期してグリッジＧ１を取り込み、データＤ６をハイレベルに変化させる。一方、グリッジＧ２のハイレベル期間は、クロックＣＬＫ２の立ち上がりエッジと重ならない。このため、ＦＦ３は、グリッジＧ２を取り込まず、データＤ６をロウレベルに維持する。このように、送信側のクロックドメインＣＤ１の出力にグリッジを発生させる組合せ回路が存在する場合、受信側のクロックドメインＣＤ２は、発生したグリッチを取り込む場合と取り込まない場合がある。

図５は、図１の非同期回路の論理シミュレーション波形の一例を示すタイミングである。上述したように、非同期回路の送信側のクロックドメインＣＤ１の出力信号の論理値が変化するタイミングと、受信側のクロックドメインＣＤ２のクロックの立ち上がりエッジとの時間差によってメタステーブル状態やグリッチの取り込みの有無が発生する。この場合、受信側のクロックドメインＣＤ２において、受信したデータの論理値を確定できないことがある。データの論理値が確定できないことをエミュレートするために、不定値やランダム値が挿入される。

図５では、クロックＣＬＫ２の立ち上がりエッジに近接するタイミングＴ１で、データＤ２の論理値が変化している。このため、データＤ２の論理値をＦＦ２で取り込んだ１クロックサイクルの間、データＤ３を不定値（Ｘ）またはランダム値に置き換えることで、メタステーブル状態やグリッチの取り込みの有無がシミューション可能になる。しかし、この手法には、以下のような問題がある。まず、ロウレベルまたはハイレベルをランダム値に置き換える手法とその課題について説明する。

図６は、受信側のクロックドメインＣＤ２に２段構成のＦＦ回路を設ける例を示す回路図である。送信側のクロックドメインＣＤ１のＦＦ１は、送信クロックに同期して信号Ｓ１の論理値を取り込み、信号Ｓ２として出力する。２段構成のＦＦ回路に含まれるＦＦ２，ＦＦ３は、送信クロックに同期して受信した信号Ｓ２の論理値を、送信クロックと周波数が異なる受信クロックに同期して順次取り込み、受信クロックに同期させた信号Ｓ３，Ｓ４を生成する。これにより、クロックドメインＣＤ１、ＣＤ２間で非同期信号Ｓ２の受け渡しが行われる。以下では，２段構成のＦＦ回路をＦＦ２段受け構造と称する。

ＦＦ２段受け構造は、位相や周波数がそれぞれ異なるクロックドメインＣＤ１，ＣＤ２間でのクロックの非同期状態を吸収する非同期吸収回路の一例である。非同期吸収構造により、クロックドメインＣＤ１の送信クロックからクロックドメインＣＤ２の受信クロックにクロックが乗り換えられる。

図７は、図６の非同期回路において、受信側のクロックドメインＣＤ２の信号の論理値をランダム値に置き換える動作の一例を示すタイミング図である。期間Ｐ１では、信号Ｓ２の論理値の変化タイミングと受信クロックの立ち上がりエッジタイミングとが離れている（受信クロックのセットアップタイムおよびホールドタイムの範囲外）。この場合、シミュレーション装置は、メタステーブル状態が発生しないと判断して信号Ｓ３を作成する。

期間Ｐ２では、信号Ｓ２の論理値の変化タイミングと受信クロックの立ち上がりエッジタイミングとが近い（受信クロックのセットアップタイムおよびホールドタイムの範囲内）。この場合、シミュレーション装置は、メタステーブル状態が発生すると判断し、信号Ｓ２の論理値をそのまま取り込むか（Ｓ３）、信号Ｓ２の取り込んだ論理値を反転させるか（Ｓ３'）をランダムで決定し、メタステーブル状態を疑似的に再現する。

しかしながら、図８および図９で説明するように、論理シミュレーションにランダム値を用いることは、検証精度の問題がある。また、図１０から図１３で説明するように、論理シミュレーションに不定値を用いることは、疑似エラー（誤動作）の原因になる。一方で、図１４から図１７で説明するように、論理シミュレーションに不定値を用いることで、回路のバグが発見しやすくなり、検証精度を向上できる場合がある。

図８は、ＦＦ２段受け構造から出力される信号Ｓ４を演算結果の出力条件として使用する例を示す回路図である。受信側のクロックドメインＣＤ２は、図６に示したＦＦ２段受け構造に加えて、受信クロックに同期して信号の論理値を取り込んで演算結果として出力するＦＦ４と、信号Ｓ４の論理値に応じて、演算結果または０を出力するマルチプレクサＭＵＸとを有する。

マルチプレクサＭＵＸは、選択端子で論理値０の信号Ｓ４を受けた場合、入力端子０で受ける論理値０を出力し、選択端子で論理値１の信号Ｓ４を受けた場合、入力端子１で受ける演算結果を出力する。

図９は、図８の受信側のクロックドメインＣＤ２において、ランダム値である信号Ｓ４を使用してマルチプレクサＭＵＸを動作させる一例を示すタイミング図である。図７で説明したように、信号Ｓ３のメタステーブル状態を疑似的に再現するために、信号Ｓ３の論理値は、ロウレベルまたはハイレベルにランダムで決められる。この場合、信号Ｓ４がハイレベルに変化するタイミングは、１クロックサイクルずれる可能性がある。

信号Ｓ３のランダム値が論理値１の場合、信号Ｓ４は、タイミングＴ１でハイレベルに変化する。このとき、マルチプレクサＭＵＸは、タイミングＴ１のクロックサイクルで演算結果３を選択して出力する。一方、信号Ｓ３のランダム値が論理値０の場合、信号Ｓ４は、タイミングＴ１より１クロックサイクル遅れたタイミングＴ２でハイレベルに変化する。このとき、マルチプレクサＭＵＸは、タイミングＴ１のクロックサイクルで論理値０を選択して出力する。

この結果、信号Ｓ３のランダム値が論理値１の場合、演算結果３，４，５‥が順次出力され、信号Ｓ３のランダム値が論理値０の場合、演算結果４，５，６‥が順次出力される。例えば、論理回路の設計において、演算結果３，４，５‥が順次出力されることを意図していた場合、信号Ｓ３のランダム値が論理値０の場合は論理回路の不具合を発見できるが、信号Ｓ３のランダム値が論理値１の場合は論理回路の不具合を発見できない。このように、ランダム値を利用する場合、論理回路の不具合を発見できるかどうかは、ランダム値次第となってしまい、検証精度が低下するという問題がある。

図１０は、送信側のクロックドメインＣＤ１の出力に不定値変換回路を設ける例を示す回路図である。不定値変換回路は、ＦＦ４、比較器ＣＭＰおよびマルチプレクサＭＵＸを有する。ＦＦ４は、送信クロックに同期して信号Ｓ２の論理値を取り込み、信号Ｓ２'として出力する。比較器ＣＭＰは、信号Ｓ２、Ｓ２'の論理値が一致する場合、論理値１を出力し、信号Ｓ２、Ｓ２'の論理値が一致しない場合、論理値０を出力する。

マルチプレクサＭＵＸは、比較器ＣＭＰの出力が論理値１の場合、信号Ｓ２を選択して信号Ｓ３として出力し、比較器ＣＭＰの出力が論理値０の場合、論理値が０か１か不定である不定値Ｘを選択して信号Ｓ３として出力する。これにより、信号Ｓ２の論理値が変化したクロックサイクル（送信クロック）では、信号Ｓ２の論理値が不定値Ｘとして置き換えられ、信号Ｓ３としてクロックドメインＣＤ２のＦＦ２に出力される。不定値Ｘは、論理シミュレーション上で論理値０，１のいずれでもないことを示す（実際の論理回路では、論理値０、１のいずれかになる）。

図１１は、送信側のクロックドメインＣＤ１に不定値変換回路が設けられた図１０の非同期回路の動作の例を示すタイミング図である。不定値変換回路は、信号Ｓ３に斜線で示すように、信号Ｓ２の論理値が変化したクロックサイクルで不定値Ｘを出力する。

ＦＦ２は、受信クロックに同期して不定値Ｘの信号Ｓ３を受信した場合、斜線で示すように不定値Ｘの信号Ｓ４を出力する。ＦＦ３は、受信クロックに同期して不定値Ｘの信号Ｓ４を受信した場合、斜線で示すように不定値Ｘの信号Ｓ５を出力する。このように、不定値Ｘは、受信側のクロックドメインＣＤ２内を伝搬してしまう。つまり、非同期吸収構造がＦＦ２段受け構造である場合、置き換えられた不定値ＸがＦＦ２，ＦＦ３を通過して、クロックドメインＣＤ２内に伝搬してしまう。伝搬した不定値Ｘによって、受信側のクロックドメインＣＤ２内で疑似エラーが起きる可能性がある。

図１２は、ＦＦ２段受け構造から出力される信号Ｓ４の立ち上がりエッジの検出する例を示す回路図である。受信側のクロックドメインＣＤ２は、図６に示したＦＦ２段受け構造の出力に、エッジ検出回路ＥＤＥＴとＦＦ５とを有する。

エッジ検出回路ＥＤＥＴは、受信クロックに同期して信号Ｓ４の論理値を取り込むＦＦ４と、信号Ｓ４の論理値とＦＦ４の出力の論理値の反転論理との論理積を信号Ｓ５として出力するアンド回路Ａ２とを有する。アンド回路Ａ２の下側の入力に付した丸印は、ＦＦ４から出力される信号の論理が反転されてアンド回路Ａ２に入力されることを示す。

エッジ検出回路ＥＤＥＴは、信号Ｓ４がハイレベルに変化したクロックサイクルでハイレベルの信号Ｓ５を出力する。ＦＦ５は、受信クロックに同期して信号Ｓ５の論理値を取り込み、信号Ｓ６として出力する。

図１３は、図１２の受信側のクロックドメインＣＤ２において、エッジ検出回路ＥＤＥＴの動作の一例を示すタイミング図である。図１３では、送信クロックに同期して生成された信号Ｓ２の立ち上がりエッジが、受信クロックの立ち上がりエッジとのタイミング差が所定以下となったとき、エッジが重なったと判定し、信号Ｓ３を不定値Ｘとする。

信号Ｓ３の不定値Ｘは、受信クロックに同期してＦＦ３に取り込まれ、信号Ｓ４の不定値Ｘとして伝搬する。エッジ検出回路ＥＤＥＴは、信号Ｓ４の立ち上がりエッジを検出すると信号Ｓ５をハイレベルに設定する。しかし、信号Ｓ４の論理値は、ロウレベル、不定値Ｘ、ハイレベルと遷移するため、アンド回路Ａ２は、信号Ｓ４の立ち上がりエッジと認識できず、信号Ｓ５は、ロウレベルのままとなってしまう。つまり、送信側のクロックドメインＣＤ１で信号Ｓ１，Ｓ２が立ち上がっているにも関わらず、受信側のクロックドメインＣＤ２は、信号Ｓ４の立ち上がりエッジを認識できないため、意図しない回路動作（誤動作）が発生してしまう。

図１１および図１３に示したように、不定値ＸをクロックドメインＣＤ２内に伝搬させると、論理シミュレーションで意図しない動作の原因となる。一方、図９に示したように、ランダム値を発生させる場合、論理値が伝搬されるクロックサイクルのずれが発生するが、信号の遷移エッジは、必ず検出される。

上述したように、非同期構造によって発生し得るメタステーブル状態やグリッチの取り込みなどの現象を、ランダム値に置き換える手法では、論理回路の誤動作は発生しないが、検証精度は低下する。不定値Ｘに置き換える手法では、検証精度は向上するが論理回路の誤動作が発生する可能性がある。そこで、送信側のクロックドメインＣＤ１において論理値を不定値Ｘに変換した場合、受信側のクロックドメインＣＤ２で不定値Ｘのまま通過させるか、不定値Ｘを元の論理値かランダム値に変換するかを判定することを検討する。これにより、検証精度を低下させることなく論理回路の誤動作を防止して検証を行う手法を提案する。

図１４は、非同期データ転送回路を受信側のクロックドメインＣＤ２内に設ける例を示す回路図である。クロックドメインＣＤ１は、図１０のクロックドメインＣＤ１と同様に、不定値変換回路を有し、信号Ｓ２または不定値Ｘを信号Ｓ３としてクロックドメインＣＤ２に出力する。

クロックドメインＣＤ２内に設けられる非同期データ転送回路は、２段構成のＦＦ２，ＦＦ３によるＦＦ２段受け構造、マルチプレクサＭＵＸ２およびＦＦ５を有する。ＦＦ２段受け構造は、信号Ｓ３が安定している区間にハイレベルに設定される転送基準信号を受信クロックに同期して順次取り込み、受信クロックに同期してマルチプレクサＭＵＸ２の選択信号を生成する。すなわち、図１４に示す非同期データ転送回路は、転送基準信号によるデータ転送型構造の一例を示す。そして、マルチプレクサＭＵＸ２は、安定している区間の信号Ｓ３を選択し、信号Ｓ４としてＦＦ５に出力する。ＦＦ５は、受信クロックに同期して信号Ｓ４の論理値を取り込み、信号Ｓ５として出力する。これにより、クロックドメインＣＤ１，ＣＤ２間のデータ転送を安全に行うことができる。

図１５は、図１４の非同期データ転送回路により送信側のクロックドメインＣＤ１からの信号Ｓ３を受信する動作の一例を示すタイミング図である。クロックドメインＣＤ１の不定値変換回路は、信号Ｓ２の論理値が変化したクロックサイクルで不定値Ｘを出力する。クロックドメインＣＤ１は、信号Ｓ３が安定している区間に、図示しない転送基準信号を所定の期間ハイレベルに設定する。例えば、転送基準信号のハイレベル期間は、信号Ｓ９のハイレベル期間を包含する。これにより、ＦＦ２段受け構造は、信号Ｓ３が安定している区間に信号Ｓ９を生成してマルチプレクサＭＵＸ２を制御できる。

したがって、信号Ｓ９のハイレベル期間であって、信号Ｓ３が不定値Ｘである区間を含まない取り込み領域において、信号Ｓ３を信号Ｓ５として取り込むことができる。しかし、図１６に示すように、転送基準信号のハイレベル期間が、信号Ｓ３の論理値の変化点付近に間違って設定された場合、クロックドメインＣＤ２において不定値Ｘが取り込まれる場合がある。

図１６は、図１４の非同期回路において、転送基準信号のハイレベル期間を信号Ｓ３の論理値の変化点付近に設定した場合の動作の一例を示すタイミング図である。図１６においても、転送基準信号のハイレベル期間は、信号Ｓ９のハイレベル期間を包含する。マルチプレクサＭＵＸ２が、信号Ｓ３が不定値Ｘである区間に信号Ｓ３を選択した場合、図１４に示したＦＦ５により不定値Ｘが取り込まれる可能性がある。

例えば、論理検証で発見したいバグが回路に含まれている場合、不定値Ｘを後段に伝搬させたほうが精度の高い検証ができる。このため、非同期転送回路を用いた転送基準信号によるデータ転送型構造の場合、データ信号に関しては不定値Ｘを除去しないほうがよい場合がある。

図１７は、非同期データ転送回路を受信側のクロックドメインＣＤ２内に設ける別の例を示す回路図である。クロックドメインＣＤ１は、図６のクロックドメインＣＤ１と同様に、送信クロックに同期して信号Ｓ１の論理値を取り込み、信号Ｓ２としてクロックドメインＣＤ２に出力する。

クロックドメインＣＤ２内に設けられる非同期データ転送回路は、２段構成のＦＦ２，ＦＦ３によるＦＦ２段受け構造、エッジ検出回路ＥＤＥＴ、マルチプレクサＭＵＸ２およびＦＦ５を有する。このため、マルチプレクサＭＵＸ２は、転送基準信号Ｓ５の立ち上がりエッジに基づいて生成される信号Ｓ６のハイレベル期間に、信号Ｓ２を選択して信号Ｓ３としてＦＦ５に出力する。ＦＦ５は、受信クロックに同期して信号Ｓ４の論理値を取り込み、信号Ｓ５として出力する。

次に、上述した非同期回路等において、非同期回路の構造に応じて、不定値の挿入または不定値の挿入の解除を判定することで、論理回路の検証精度を向上する手法について説明する。

（第１の実施形態）
図１８は、第１の実施形態における検証支援装置１０の一例を示すブロック図である。検証支援装置１０は、非同期回路の構造解析結果を記憶する記憶手段１１、不定値除去判定手段１２、不定値除去判定結果を記憶する記憶手段１３および判定補助情報を記憶する記憶手段１４を有する。

例えば、非同期回路の構造解析結果は、非同期回路の構造、非同期パスのファンアウト数、送信側および受信側のインスタンス名、送信側および受信側のセル名、送信側および受信側の信号名などのうちの１つ以上の情報を含む非同期回路の構造が分かる情報である。

ここで、送信側とは、非同期回路に含まれる送信側のクロックドメインにおいて検証対象の論理ブロックであり、受信側とは、非同期回路に含まれる受信側のクロックドメインにおいて検証対象の論理ブロックである。記憶手段１１に保持される非同期回路の構造解析結果は、非同期回路の構造を示す構造情報の一例であり、記憶手段１１は、非同期回路構造保持手段の一例である。

不定値除去判定手段１２は、記憶手段１１に記憶された非同期回路の構造解析結果である構造情報に基づいて、論理シミュレーションで発生した不定値Ｘを除去するかどうかを判定する。すなわち、不定値除去判定手段１２は、非同期回路の構造情報に基づいて、受信回路においてクロックの非同期状態を解消するために設けられるＦＦ２段受け構造等の非同期吸収回路に伝搬される不定値を除去するか否かを判定する。

不定値除去判定手段１２は、非同期吸収回路に伝搬される不定値を除去するか否かの判定結果を不定値除去判定結果として記憶手段１３に格納する。記憶手段１３は、不定値除去判定結果を保持する判定結果保持手段の一例である。不定値除去判定手段１２の機能は、検証支援装置１０に搭載されるＣＰＵ（Central Processing Unit）等のプロセッサが、検証支援プログラムにより検証支援方法を実行することで実現される。

なお、不定値除去判定手段１２は、記憶手段１４に記憶された判定補助情報を利用して不定値Ｘを除去するかどうかを判定してもよいが、判定補助情報の利用は必須ではない。判定補助情報を保持する記憶手段１４は、判定補助情報保持手段の一例である。

判定補助情報は、不定値除去判定手段１２での判定を外部から指示するための情報である。例えば、判定補助情報は、受信側のクロックドメインに含まれるＦＦ２段受け構造に対して、不定値Ｘを除去する指示、または、不定値Ｘを除去しない指示を示す。判定補助情報を利用する場合、不定値除去判定手段１２は、判定補助情報が不定値Ｘの除去を指示している場合、不定値Ｘを除去すると判定し、判定補助情報が不定値Ｘを除去しないことを指示している場合、不定値Ｘを除去しないと判定する。

また、判定補助情報は、非同期構造が特定のインスタンスに含まれる場合や、受信側または送信側に特定のセルが用いられている場合などに、不定値Ｘを除去する指示または不定値を除去しない指示を示してもよい。不定値除去判定結果は、不定値除去判定手段１２により判定された不定値Ｘを除去するか、除去しないかの判定結果である。

以下に、不定値除去判定手段１２による不定値Ｘを除去するか否かの判定の方法の例を示す。

（判定方法１：非同期回路の構造が特定の構造の場合は不定値Ｘを除去する。それ以外は、不定値Ｘを除去しない。）
一般的な非同期構造は、ＦＦ２段受け構造、転送基準信号によるデータ転送型、またはそれ以外の非同期構造に分けることができる。ＦＦ２段受け構造では、挿入した不定値Ｘが無条件で受信側の後段回路に伝搬するため、非同期構造がＦＦ２段受け構造の場合、挿入した不定値Ｘを除去したほうがよい。この場合、既存の検証手法と同様の検証精度となる。

転送基準信号によるデータ転送型の場合で、転送基準信号用のＦＦ２段受け構造を含む非同期データ転送回路で伝搬される不定値Ｘは、回路の誤動作を発生させるため、除去する必要がある。しかし、転送基準信号が不定値Ｘの区間を避けて正しいタイミングで立ち上がる場合は、データ信号の不定値Ｘは後段に伝搬しない。このため、不定値Ｘを除去しない方が検証精度を向上させることができる。意図しないタイミングで転送基準信号が立ち上がり、不定値Ｘが後段回路に伝搬する場合、論理回路の誤動作や期待値の不一致が発生し、論理回路のバグを検出することができる。このため、不定値Ｘを除去しないことが好ましい。

また、ＦＦ２段受け構造および転送基準信号によるデータ転送型以外の構造には、様々な構造があるが、基本的には制御としてデータの変化点を用いない場合に使われる。例として、外部からパラメータを設定するクロックと、そのパラメータを使う論理回路のクロックとが異なる場合がある。

この場合、制御としてパラメータの設定タイミングと、パラメータを使って論理回路が動作するタイミングとが異なるために、非同期構造では非同期対策構造を必要としない。この場合、不定値Ｘを伝搬させても、正しいタイミングでパラメータが設定され、論理回路が動作すれば、その不定値Ｘが使われることがないために、不定値Ｘを除去しない方が好ましい。したがって、意図しないタイミングでパラメータが設定されたり、パラメータを使う論理回路が動作したりすると、不定値Ｘが後段の論理回路に伝搬し、論理回路の誤動作や期待値の不一致が発生することで、論理回路のバグを検出することができる。

このように、論理回路の構造によって不定値Ｘを除去する／除去しないを判定することで、既存の検証手法よりも高い検証精度で論理回路の検証を行うことができる。

（判定方法２：非同期回路の構造が判定補助情報にある構造であった場合その判定指示に従う。）
（判定方法３：非同期パスが、特定のモジュール内にある場合は不定値Ｘを除去する。それ以外は、不定値Ｘを除去しない。）
（判定方法４：非同期パスが、判定補助情報にあるモジュール内にある場合、その判定指示に従う。）
（判定方法５：非同期パスの送信側（受信側）が、特定のセルと一致したら除去する。それ以外は除去しない。）
（判定方法６：非同期パスの送信側（受信側）が、判定補助情報にあるセルと一致した場合、その判定指示に従う。）
（判定方法７：非同期パスの送信側（受信側）が、特定のあるインスタンスと一致したら除去する。それ以外は除去しない。）
（判定方法８：非同期パスの送信側（受信側）が、判定補助情報にあるインスタンスと一致した場合、その判定指示に従う。）
（判定方法９：非同期パスのファンアウト数が一定以上では不定値Ｘは除去しない。）
以下に判定方法２から判定方法９について説明する。

判定方法２，４，６，８は、判定補助情報に従って不定値Ｘを除去する／除去しないを判定する方法である。これは、論理回路の使用実績や論理回路の提供先が非同期回路の正当性を保証する場合などにより、予め、外部から不定値Ｘを除去するか除去しないかの判定が確立されている場合である。判定補助情報に基づいて不定値Ｘを除去する／除去しないを判定する場合、検証精度や回路が誤動作するかどうかは、外部で保証することになる。

判定方法３は、判定補助情報に従って不定値Ｘを除去する／除去しないを判定する方法と同様に、すでに実績のあるモジュールを再利用する場合など、検証精度を向上させる必要がないことがあらかじめ分かっている場合に使用される。

判定方法５は、非同期回路の構造が、特定のセルの一例であるメモリを使ったＦＩＦＯ（First In, First Out），ＦＩＬＯ（First In, Last Out）構造である場合などに対応する。この構造は基本的にメモリへの書き込み側のクロックとメモリからの読み出し側のクロックとを切り替えることで、非同期信号の受け渡しを成立させる構造であり、書き込み時も読み出し時も同期関係となる。つまり、非同期パスが存在しないため本手法の対象外となる。ただし、非同期構造解析の結果情報としてレポートされる場合があるため、判定結果を出力する必要がある。

判定方法７も、すでに実績のあるモジュールを再利用する場合など、検証精度を向上させる必要がないことがあらかじめ分かっている場合に用いることもができる。また、非同期回路の構造が、ＦＦを使ったＦＩＦＯ，ＦＩＬＯ構造である場合などに対応する。非同期回路の構造が、ＦＦを使ったＦＩＦＯ，ＦＩＬＯ構造である場合にもクロックを切り替えることによる非同期信号のやりとりを行うため本手法の対象外となる。ただし、非同期構造解析の結果情報としてレポートされる場合があるため、判定結果を出力する必要がある。

判定方法９に関して、一般的に安全に非同期信号の送受信を行うためには、非同期パスは１対１であるべきとされている。非同期パスに分岐がある場合、それぞれのパスによって、受信側のクロックで受け取るクロックサイクルが変わってしまう可能性があるからである。そのため、ファンアウトが２以上である場合には検証を十分に実施する必要がある。

ただし、論理回路設計の時点で十分に考慮された非同期構造である場合には、検証精度が十分に保障される場合もある。このため、論理回路の設計者が想定する以上のファンアウト数で不定値Ｘを除去せずに検証精度を向上させるため、不定値Ｘを除去しないという判定を行える機能が必要となる。

以上、第１の実施形態では、不定値除去判定手段１２により、非同期回路の構造情報に基づいて、受信回路の非同期吸収回路に伝搬される不定値Ｘを除去するか否かを判定する。これにより、非同期回路の構造に応じて、不定値Ｘを挿入する検証用回路と不定値Ｘの挿入を解除する検証用回路とを作成することが可能になり、既存の検証手法よりも高い検証精度での論理回路の検証が可能になる。

例えば、非同期パスにおけるメタステーブル状態やグリッジを不定値に置き換える仕組みと、非同期信号同期化回路の構造によって不定値をもとの値に戻す仕組みにより、特定の同期化回路では不定値をもとの値に置き換える。それ以外の同期化回路では不定値をそのまま伝搬させることができる。これにより、受信側クロックの同期回路内へ不定値Ｘが伝搬することによる疑似エラーの発生を回避することができ、精度の高い非同期パスの検証を行うことができる。また、非同期対策を行っていない回路には不定値を伝搬させることで、ランダム値を用いるより、より精度の高い検証を行うことができる。

実績のある論理回路を再利用するなどで、不定値Ｘの挿入／除去のいずれで検証精度を高くできるかが分かっている場合、実績のある判定補助情報を記憶手段１４に格納しておく。そして、不定値除去判定手段１２が、判定補助情報に基づいて不定値Ｘの挿入／除去を判定することで、過去の検証結果を利用することができる。

（第２の実施形態）
図１９は、第２の実施形態における検証支援装置１０Ａの一例を示すブロック図である。図１８と同様の構成については、同じ符号を付し、詳細な説明を省略する。検証支援装置１０Ａは、図１８に示した検証支援装置１０に、記憶手段２１、２３、２６、２８、非同期箇所抽出手段２２、非同期構造解析手段２４、不定値挿入／除去回路モデル生成手段２５および非同期検証用回路情報作成手段２７を追加している。

不定値除去判定手段１２、非同期箇所抽出手段２２、非同期構造解析手段２４、不定値挿入／除去回路モデル生成手段２５および非同期検証用回路情報作成手段２７の機能は、検証支援装置１０Ａに搭載されるＣＰＵ等のプロセッサにより実現される。すなわち、これらの手段は、プロセッサが検証支援プログラムにより検証支援方法を実行することで実現される。以下では、各記憶手段１１、１３、１４、２１、２３、２６、２８が保持する情報を記憶手段の符号で示す場合がある。

記憶手段２１は、検証対象回路の回路情報を保持し、検証対象回路情報保持手段の一例である。記憶手段２１に記憶される検証対象回路の回路情報は、例えば、Ｖｅｒｉｌｏｇ－ＨＤＬ（Hardware Description Language）やＶＨＤＬ（VHSIC-HDL；Very High Speed Integrated Circuit Hardware Description Language）によって記述された回路情報である。

非同期箇所抽出手段２２は、記憶手段２１が保持する回路情報に基づいて、検証対象回路内にある非同期箇所を抽出する。例えば、非同期箇所抽出手段２２は、検証対象回路内にあるＦＦのファンインコーンまたはファンアウトコーンを抽出し、コーンに接続されているＦＦのクロックが異なる箇所を抽出することで、非同期箇所を検出する。非同期箇所抽出手段２２は、抽出した非同期箇所を非同期箇所情報として記憶手段２３に格納する。記憶手段２３は、非同期箇所情報保持手段の一例である。

非同期構造解析手段２４は、記憶手段２３に記憶された非同期箇所情報を元に、非同期箇所の構造を解析する。例えば、非同期構造解析手段２４は、送信クロックで動作するＦＦと受信クロックで動作するＦＦとが１対１で接続され、さらに受信側のＦＦの後段に受信クロックで動作するＦＦが１対１で接続されている場合、ＦＦ２段受け構造（図６、図１０など）と判断する。

さらに、非同期構造解析手段２４は、ＦＦ２段受け構造の後段にエッジ検出回路が接続され、エッジ検出回路の出力がマルチプレクサＭＵＸのセレクト信号に接続されている場合、転送基準信号によるデータ転送型構造（図１７）の可能性があると判断する。非同期構造解析手段２４は、マルチプレクサＭＵＸのデータ入力が送信クロックで動作するＦＦに直接接続され、マルチプレクサＭＵＸの出力が受信クロックで動作するＦＦに接続されている場合、転送基準信号によるデータ転送型構造の可能性があると判断する。転送基準信号によるデータ転送型構造の例は、図１４および図１７に示す。非同期構造解析手段２４は、解析結果を記憶手段１１に格納する。

不定値挿入／除去回路モデル生成手段２５は、非同期構造解析結果１１と不定値除去判定結果１３を元に、不定値挿入回路モデルまたは不定値除去回路モデルを作成する。不定値挿入／除去回路モデル生成手段２５は、作成した回路モデルを記憶手段２６に格納する。不定値挿入／除去回路モデル生成手段２５は、非同期検証回路モデル生成手段の一例である。記憶手段２６は、不定値挿入／除去回路モデル生成手段２５が生成した回路モデルを保持する回路モデル保持手段の一例である。

非同期検証用回路情報作成手段２７は、非同期箇所情報２３および不定値除去判定結果１３に基づいて、不定値挿入／除去回路モデル２６を検証対象回路情報２１に対応付けて埋め込み、非同期検証用回路情報を作成する。非同期検証用回路情報作成手段２７は、作成した非同期検証用回路情報を記憶手段２８に格納する。記憶手段２８は、非同期検証用回路情報を保持する非同期検証用回路情報保持手段の一例である。

図２０は、図１９の不定値挿入／除去回路モデル生成手段２５が生成する不定値Ｘを挿入する回路モデルＭ１の一例を示す回路図である。図２０に示す回路モデルＭ１は、図１０に示した不定値変換回路と同様に、フリップフロップＣ１、比較器Ｃ２およびセレクタＣ３を有する。フリップフロップＣ１は、クロックＣＬＫに同期して取り込んだ信号Ｓ１を信号Ｓ２として比較器Ｃ２に出力する。

比較器Ｃ２は、入力信号Ｓ１の論理値と信号Ｓ２の論理値とを比較し、論理値が同じ場合、論理値１をセレクタＣ３の選択入力に出力し、論理値が異なる場合、論理値０をセレクタＣ３の選択入力に出力する。セレクタＣ３は、比較器Ｃ２から論理値１を受信した場合、入力信号Ｓ１の論理値を信号Ｓ４として出力し、比較器Ｃ２から論理値０を受信した場合、不定値Ｘを信号Ｓ４として出力する。

すなわち、回路モデルＭ１は、入力信号Ｓ１の論理値が現在のクロックサイクルと１つ前のクロックサイクルとで同じ場合、入力信号Ｓ１を外部に出力する。一方、回路モデルＭ１は、入力信号Ｓ１の論理値が現在のクロックサイクルと１つ前のクロックサイクルとで異なる場合、不定値Ｘを外部に出力する。その結果、回路モデルＭ１は、入力信号Ｓ１の論理値が変化した１クロックサイクルの間、不定値Ｘを出力するモデルになる。なお、回路モデルＭ１の論理は、図２０に限定されるものではなく、他の論理でも同じ出力結果を得られるモデルは作成可能である。

図２１は、図１９の不定値挿入／除去回路モデル生成手段２５が生成する不定値Ｘを除去する回路モデルＭ２の一例を示す回路図である。図２１に示す回路モデルＭ２は、フリップフロップＣ１、比較器Ｃ２、セレクタＣ３およびフリップフロップＣ４を有する。フリップフロップＣ１は、クロックＣＬＫに同期して取り込んだ信号Ｓ１の論理値を信号Ｓ２として比較器Ｃ２およびセレクタＣに出力する。

比較器Ｃ２は、入力信号Ｓ１の論理値と信号Ｓ２の論理値と信号Ｓ４の論理値とに基づいて生成した論理値をセレクタＣ３の選択入力に出力する。比較器Ｃ２は、式（１）に示す論理演算に基づいて、セレクタＣ３の選択入力に出力する論理値を生成する。
（Ｓ１！＝Ｓ４）＆＆（Ｓ２＝＝＝Ｘ）＆＆（Ｓ１！＝＝Ｘ）＆＆（Ｓ４！＝＝Ｘ）‥（１）
式（１）により、現在のクロックサイクルと２クロックサイクル前との論理値が異なること、１クロックサイクル前が不定値Ｘであること、現在のクロックサイクルと２クロックサイクル前とが不定値Ｘではないことが判定される。そして、比較器Ｃ２は、判定結果を示す論理値を出力する。

セレクタＣ３は、比較器Ｃ２から論理値１を受信した場合、信号Ｓ２の論理値を信号Ｓ３として出力し、比較器Ｃ２から論理値０を受信した場合、信号Ｓ１の論理値を信号Ｓ３として出力する。フリップフロップＣ４は、クロックＣＬＫに同期して取り込んだ信号Ｓ３の論理値を信号Ｓ４として出力する。このように、回路モデルＭ１は、式（１）の演算結果に応じて、セレクタＣ３の出力を切り替えることで不定値Ｘを除去するモデルである。

回路モデルＭ２は、図２０に示した回路モデルＭ１が挿入した不定値Ｘを除去することが可能である。回路モデルＭ１では、信号の論理値が変化した１クロックサイクルの間、不定値Ｘを入れたが、回路モデルＭ２では、式（１）に示す条件を全て満足する場合、１クロックサイクル前の不定値Ｘを現在のクロックサイクルの論理値に置き換えるという処理を行う。これにより、１クロックサイクル前にある１クロックサイクル期間の不定値Ｘを除去している。

なお、回路モデルＭ２の論理は、図２１に限定されるものではなく、他の論理でも同じ出力結果を得られるモデルは作成可能である。また、送信クロックと受信クロックとの周波数によっては、送信側の１クロックサイクルの不定値Ｘが、受信側では複数のクロックサイクルの不定値Ｘとなる場合があるため、不定値除去モデルの判定回路は変わることがある。

図２２は、図１９の非同期検証用回路情報作成手段２７の動作の概要を示す説明図である。非同期検証用回路情報作成手段２７は、非同期箇所情報２３に基づいて、不定値挿入／除去回路モデル２６を検証対象回路情報２１に埋め込んで、非同期検証用回路情報２８を生成する。例えば、非同期検証用回路情報作成手段２７は、非同期箇所情報２３の非同期パスの送信側に不定値挿入モデルを埋め込んで、送信側の非同期検証用回路情報を作成する。また、非同期検証用回路情報作成手段２７は、不定値除去判定結果で不定値Ｘを除去すると判定された非同期パスの受信側の回路を不定値除去モデルに置き換えることで、受信側の非同期検証用回路情報を作成する。

図２３は、図１９の非同期検証用回路情報作成手段２７が作成する非同期検証用回路情報の一例を示す説明図である。図２３の矢印の上側に示す回路は、図６等に示した２段受けＦＦ型の非同期構造である。図２３の矢印の下側に示す回路は、非同期パスの送信側を不定値挿入モデルに置き換え、非同期パスの受信側を不定値除去モデルに置き換えたものである。不定値挿入モデルが挿入した不定値Ｘは、不定値除去モデルで除去されるため、矢印の上側の回路の出力と、矢印の下側の回路の出力とは等価である。

以上、第２の実施形態においても、第１の実施形態と同様の効果を得ることができる。例えば、非同期回路の構造に応じて、不定値Ｘを挿入する検証用回路と不定値Ｘの挿入を解除する検証用回路とを作成することが可能になり、既存の検証手法よりも高い検証精度での論理回路の検証が可能になる。

さらに、第２の実施形態では、非同期箇所抽出手段２２は、記憶手段２１が保持する回路情報に基づいて、検証対象回路内にある非同期箇所を抽出し、抽出した非同期箇所を非同期箇所情報として記憶手段２３に格納する。これにより、非同期構造解析手段２４は、記憶手段２３に記憶された非同期箇所情報に基づいて非同期箇所の構造を解析することができる。

非同期構造解析手段２４は、記憶手段２３に記憶された非同期箇所情報を元に非同期箇所の構造を解析し、構造解析結果である構造情報を記憶手段１１に格納する。これにより、不定値除去判定手段１２は、記憶手段１１に記憶された非同期回路の構造解析結果である構造情報に基づいて、論理シミュレーションで発生した不定値Ｘを除去するかどうかを判定することができる。

不定値挿入／除去回路モデル生成手段２５は、非同期構造解析結果１１と不定値除去判定結果１３を元に、非同期検証用回路に埋め込む不定値挿入回路モデルまたは不定値除去回路モデルを作成することができる。非同期検証用回路情報作成手段２７は、非同期箇所情報２３および不定値除去判定結果１３に基づいて、不定値挿入回路モデルまたは不定値除去回路モデルを検証対象回路情報２１に対応付けて埋め込むことができる。この結果、非同期回路の構造に応じて、不定値Ｘを挿入する検証用回路と不定値Ｘの挿入を解除する検証用回路とを作成することができ、既存の検証手法よりも高い検証精度での論理回路の検証が可能になる。

図２４は、図１８および図１９の検証支援装置１０、１０Ａのハードウェア構成の一例を示すブロック図である。例えば、検証支援装置１０、１０Ａは、サーバ等のコンピュータにより実現される。検証支援装置１０、１０Ａは、実行する検証支援プログラムが異なることを除き、ハードウェア構成は同様であるため、以下では、検証支援装置１０について説明する。

検証支援装置１０は、ＣＰＵ１０１とＲＯＭ（Read Only Memory）１０２とＲＡＭ（Random Access Memory）１０３と外部記憶装置１０４とを有する。また、検証支援装置１０は、入力インタフェース部１０５と出力インタフェース部１０６と入出力インタフェース部１０７と通信インタフェース部１０８とを有する。例えば、ＣＰＵ１０１とＲＯＭ１０２とＲＡＭ１０３と外部記憶装置１０４と入力インタフェース部１０５と出力インタフェース部１０６と入出力インタフェース部１０７と通信インタフェース部１０８とは、バスＢＵＳを介して相互に接続される。

ＣＰＵ１０１は、ＯＳおよびアプリケーション等の各種プログラムを実行し、検証支援装置１０の全体の動作を制御する。ＲＯＭ１０２は、各種プログラムをＣＰＵ１０１により実行可能にするための基本プログラムや各種パラメータ等を保持する。ＲＡＭ１０３は、ＣＰＵ１０１により実行される各種プログラムや、プログラムで使用するデータを記憶する。

外部記憶装置１０４は、ＨＤＤ（Hard Disk Drive）またはＳＳＤ（Solid State Drive）等であり、ＲＡＭ１０３に展開する各種プログラムを記憶する。なお、各種プログラムには、検証支援プログラムが含まれる。例えば、図１８および図１９に示した記憶手段１１、１３、１４、２１、２３、２６、２８は、ＲＡＭ１０３または外部記憶装置１０４に割り当てられる。

入力インタフェース部１０５には、検証支援装置１０を操作する操作者等からの入力を受け付けるキーボード、マウスやタブレット等の入力装置１１０が接続される。出力インタフェース部１０６には、ＣＰＵ１０１が実行する各種プログラムにより生成される表示画面等を表示する表示装置やプリンタ等の出力装置１２０が接続される。

入出力インタフェース部１０７には、ＵＳＢ（Universal Serial Bus）メモリ等の記録媒体１３０が接続される。例えば、記録媒体１３０には、検証支援プログラム等の各種プログラムが格納されてもよい。この場合、プログラムは、入出力インタフェース部１０７を介して記録媒体１３０からＲＡＭ１０３に転送される。なお、記録媒体１３０は、ＣＤ－ＲＯＭやＤＶＤ（Digital Versatile Disc：登録商標）等でもよく、この場合、入出力インタフェース部１０７は、接続する記録媒体１３０に対応するインタフェースを有する。通信インタフェース部１０８は、検証支援装置１０を、例えばネットワークに接続する。なお、記録媒体１３０は、入出力インタフェースを介してバスに接続されてもよい。

以上、各実施形態に基づき本発明の説明を行ってきたが、上記実施形態に示した要件に本発明が限定されるものではない。これらの点に関しては、本発明の主旨をそこなわない範囲で変更することができ、その応用形態に応じて適切に定めることができる。

Ａ１，Ａ２ アンド回路
ＣＤ１，ＣＤ２ クロックドメイン
ＣＬＫ１，ＣＬＫ２ クロック
ＣＭＰ 比較器
ＥＤＥＴ エッジ検出回路
ＦＦ フリップフロップ
Ｇ１，Ｇ２ グリッジ
ＭＵＸ，ＭＵＸ２ マルチプレクサ
１０，１０Ａ 検証支援装置
１１，１３，１４ 記憶手段
１２ 不定値除去判定手段
２１，２３，２６，２８ 記憶手段
２２ 非同期箇所抽出手段
２４ 非同期構造解析手段
２５ 不定値挿入／除去回路モデル生成手段
２７ 非同期検証用回路情報作成手段

特許第５１０４３５６号公報

Claims (8)

1. 第１クロックに同期して信号を送信する送信回路を含む第１クロックドメインと、前記第１クロックと非同期の第２クロックに同期して前記送信回路からの信号を受信する受信回路を含む第２クロックドメインとを有する論理回路の非同期検証を支援する検証支援装置であって、
   前記第１クロックドメインと前記第２クロックドメインとの間の非同期パスを含む非同期回路の構造を示す構造情報を保持する非同期回路構造保持手段と、
   前記非同期回路構造保持手段が保持する前記構造情報に基づいて、前記受信回路においてクロックの非同期状態を解消するために設けられる非同期吸収回路に伝搬される不定値を除去するか否かを判定する不定値除去判定手段と、
   前記不定値除去判定手段が判定した不定値除去判定結果を保持する判定結果保持手段と、
   を備えることを特徴とする検証支援装置。
2. 前記非同期パスを含む前記非同期回路の非同期箇所を示す非同期箇所情報を保持する非同期箇所情報保持手段と、
   前記非同期箇所情報保持手段が保持する前記非同期箇所情報に基づいて、前記非同期回路の構造を解析し、解析結果を前記非同期回路構造保持手段に格納する非同期構造解析手段と、
   を備えることを特徴とする請求項１に記載の検証支援装置。
3. 検証対象回路の回路情報を保持する検証対象回路情報保持手段と、
   前記検証対象回路情報保持手段が保持する前記回路情報に基づいて、前記非同期回路の前記非同期箇所を抽出し、抽出した前記非同期箇所を示す前記非同期箇所情報を前記非同期箇所情報保持手段に出力する非同期箇所抽出手段と、
   を備えることを特徴とする請求項２に記載の検証支援装置。
4. 前記非同期回路構造保持手段が保持する前記構造情報と、前記判定結果保持手段が保持する前記不定値除去判定結果とに基づいて、前記非同期回路に不定値を挿入する回路モデルまたは前記非同期回路から不定値を除去する回路モデルを生成する非同期検証回路モデル生成手段と、
   前記非同期検証回路モデル生成手段が生成した回路モデルを保持する回路モデル保持手段と、
   を備えることを特徴とする請求項３に記載の検証支援装置。
5. 前記検証対象回路情報保持手段が保持する前記回路情報と、前記非同期箇所情報保持手段が保持する前記非同期箇所情報とに基づいて、前記回路モデル保持手段が保持する回路モデルを、前記検証対象回路に対応付け、非同期検証用回路情報を作成する非同期検証用回路情報作成手段と、
   前記非同期検証用回路情報作成手段が作成した前記非同期検証用回路情報を保持する非同期検証用回路情報保持手段と、
   を備えることを特徴とする請求項４に記載の検証支援装置。
6. 前記非同期吸収回路に伝搬される不定値を除去するか否かの判定に使用される判定補助情報を保持する判定補助情報保持手段を備え、
   前記不定値除去判定手段は、前記判定補助情報保持手段が保持する前記判定補助情報に基づいて、不定値を除去するか否かを判定することを特徴とする請求項１ないし請求項５のいずれか１項に記載の検証支援装置。
7. 第１クロックに同期して信号を送信する送信回路を含む第１クロックドメインと、前記第１クロックと非同期の第２クロックに同期して前記送信回路からの信号を受信する受信回路を含む第２クロックドメインとを有する論理回路の非同期検証を支援する検証支援方法であって、
   前記第１クロックドメインと前記第２クロックドメインとの間の非同期パスを含む非同期回路の構造を示す構造情報を非同期回路構造保持手段に保持し、
   前記非同期回路構造保持手段が保持する前記構造情報に基づいて、前記受信回路においてクロックの非同期状態を解消するために設けられる非同期吸収回路に伝搬される不定値を除去するか否かを不定値除去判定手段により判定し、
   前記不定値除去判定手段が判定した不定値除去判定結果を判定結果保持手段に保持する
   ことを特徴とする検証支援方法。
8. 第１クロックに同期して信号を送信する送信回路を含む第１クロックドメインと、前記第１クロックと非同期の第２クロックに同期して前記送信回路からの信号を受信する受信回路を含む第２クロックドメインとを有する論理回路の非同期検証を支援する検証支援プログラムであって、
   前記第１クロックドメインと前記第２クロックドメインとの間の非同期パスを含む非同期回路の構造を示す構造情報を非同期回路構造保持手段に保持し、
   前記非同期回路構造保持手段が保持する前記構造情報に基づいて、前記受信回路においてクロックの非同期状態を解消するために設けられる非同期吸収回路に伝搬される不定値を除去するか否かを不定値除去判定手段により判定し、
   前記不定値除去判定手段が判定した不定値除去判定結果を判定結果保持手段に保持する
   処理をコンピュータに実行させることを特徴とする検証支援プログラム。

Images