JP2021092889A - 検証支援装置、検証支援方法および検証支援プログラム - Google Patents
検証支援装置、検証支援方法および検証支援プログラム Download PDFInfo
- Publication number
- JP2021092889A JP2021092889A JP2019222013A JP2019222013A JP2021092889A JP 2021092889 A JP2021092889 A JP 2021092889A JP 2019222013 A JP2019222013 A JP 2019222013A JP 2019222013 A JP2019222013 A JP 2019222013A JP 2021092889 A JP2021092889 A JP 2021092889A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- asynchronous
- clock
- verification
- indefinite value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012795 verification Methods 0.000 title claims abstract description 141
- 238000000034 method Methods 0.000 title claims description 40
- 230000005540 biological transmission Effects 0.000 claims abstract description 20
- 238000010521 absorption reaction Methods 0.000 claims abstract description 12
- 230000000644 propagated effect Effects 0.000 claims description 15
- 238000004458 analytical method Methods 0.000 claims description 14
- 238000000605 extraction Methods 0.000 claims description 7
- 230000008569 process Effects 0.000 claims description 2
- 238000013507 mapping Methods 0.000 claims 1
- 238000003780 insertion Methods 0.000 abstract description 33
- 230000037431 insertion Effects 0.000 abstract description 33
- 230000001902 propagating effect Effects 0.000 abstract description 4
- 238000004090 dissolution Methods 0.000 abstract 1
- 230000000717 retained effect Effects 0.000 abstract 1
- 238000012546 transfer Methods 0.000 description 46
- 238000010586 diagram Methods 0.000 description 44
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 20
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 20
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 17
- 230000000630 rising effect Effects 0.000 description 16
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 14
- 230000007257 malfunction Effects 0.000 description 12
- 230000008859 change Effects 0.000 description 11
- 238000004088 simulation Methods 0.000 description 11
- 238000003708 edge detection Methods 0.000 description 10
- 238000004364 calculation method Methods 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 9
- 238000012916 structural analysis Methods 0.000 description 9
- 238000004891 communication Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 239000000284 extract Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Abstract
Description
図18は、第1の実施形態における検証支援装置10の一例を示すブロック図である。検証支援装置10は、非同期回路の構造解析結果を記憶する記憶手段11、不定値除去判定手段12、不定値除去判定結果を記憶する記憶手段13および判定補助情報を記憶する記憶手段14を有する。
一般的な非同期構造は、FF2段受け構造、転送基準信号によるデータ転送型、またはそれ以外の非同期構造に分けることができる。FF2段受け構造では、挿入した不定値Xが無条件で受信側の後段回路に伝搬するため、非同期構造がFF2段受け構造の場合、挿入した不定値Xを除去したほうがよい。この場合、既存の検証手法と同様の検証精度となる。
(判定方法3:非同期パスが、特定のモジュール内にある場合は不定値Xを除去する。それ以外は、不定値Xを除去しない。)
(判定方法4:非同期パスが、判定補助情報にあるモジュール内にある場合、その判定指示に従う。)
(判定方法5:非同期パスの送信側(受信側)が、特定のセルと一致したら除去する。それ以外は除去しない。)
(判定方法6:非同期パスの送信側(受信側)が、判定補助情報にあるセルと一致した場合、その判定指示に従う。)
(判定方法7:非同期パスの送信側(受信側)が、特定のあるインスタンスと一致したら除去する。それ以外は除去しない。)
(判定方法8:非同期パスの送信側(受信側)が、判定補助情報にあるインスタンスと一致した場合、その判定指示に従う。)
(判定方法9:非同期パスのファンアウト数が一定以上では不定値Xは除去しない。)
以下に判定方法2から判定方法9について説明する。
図19は、第2の実施形態における検証支援装置10Aの一例を示すブロック図である。図18と同様の構成については、同じ符号を付し、詳細な説明を省略する。検証支援装置10Aは、図18に示した検証支援装置10に、記憶手段21、23、26、28、非同期箇所抽出手段22、非同期構造解析手段24、不定値挿入/除去回路モデル生成手段25および非同期検証用回路情報作成手段27を追加している。
(S1!=S4)&&(S2===X)&&(S1!==X)&&(S4!==X)‥(1)
式(1)により、現在のクロックサイクルと2クロックサイクル前との論理値が異なること、1クロックサイクル前が不定値Xであること、現在のクロックサイクルと2クロックサイクル前とが不定値Xではないことが判定される。そして、比較器C2は、判定結果を示す論理値を出力する。
CD1,CD2 クロックドメイン
CLK1,CLK2 クロック
CMP 比較器
EDET エッジ検出回路
FF フリップフロップ
G1,G2 グリッジ
MUX,MUX2 マルチプレクサ
10,10A 検証支援装置
11,13,14 記憶手段
12 不定値除去判定手段
21,23,26,28 記憶手段
22 非同期箇所抽出手段
24 非同期構造解析手段
25 不定値挿入/除去回路モデル生成手段
27 非同期検証用回路情報作成手段
Claims (8)
- 第1クロックに同期して信号を送信する送信回路を含む第1クロックドメインと、前記第1クロックと非同期の第2クロックに同期して前記送信回路からの信号を受信する受信回路を含む第2クロックドメインとを有する論理回路の非同期検証を支援する検証支援装置であって、
前記第1クロックドメインと前記第2クロックドメインとの間の非同期パスを含む非同期回路の構造を示す構造情報を保持する非同期回路構造保持手段と、
前記非同期回路構造保持手段が保持する前記構造情報に基づいて、前記受信回路においてクロックの非同期状態を解消するために設けられる非同期吸収回路に伝搬される不定値を除去するか否かを判定する不定値除去判定手段と、
前記不定値除去判定手段が判定した不定値除去判定結果を保持する判定結果保持手段と、
を備えることを特徴とする検証支援装置。 - 前記非同期パスを含む前記非同期回路の非同期箇所を示す非同期箇所情報を保持する非同期箇所情報保持手段と、
前記非同期箇所情報保持手段が保持する前記非同期箇所情報に基づいて、前記非同期回路の構造を解析し、解析結果を前記非同期回路構造保持手段に格納する非同期構造解析手段と、
を備えることを特徴とする請求項1に記載の検証支援装置。 - 検証対象回路の回路情報を保持する検証対象回路情報保持手段と、
前記検証対象回路情報保持手段が保持する前記回路情報に基づいて、前記非同期回路の前記非同期箇所を抽出し、抽出した前記非同期箇所を示す前記非同期箇所情報を前記非同期箇所情報保持手段に出力する非同期箇所抽出手段と、
を備えることを特徴とする請求項2に記載の検証支援装置。 - 前記非同期回路構造保持手段が保持する前記構造情報と、前記判定結果保持手段が保持する前記不定値除去判定結果とに基づいて、前記非同期回路に不定値を挿入する回路モデルまたは前記非同期回路から不定値を除去する回路モデルを生成する非同期検証回路モデル生成手段と、
前記非同期検証回路モデル生成手段が生成した回路モデルを保持する回路モデル保持手段と、
を備えることを特徴とする請求項3に記載の検証支援装置。 - 前記検証対象回路情報保持手段が保持する前記回路情報と、前記非同期箇所情報保持手段が保持する前記非同期箇所情報とに基づいて、前記回路モデル保持手段が保持する回路モデルを、前記検証対象回路に対応付け、非同期検証用回路情報を作成する非同期検証用回路情報作成手段と、
前記非同期検証用回路情報作成手段が作成した前記非同期検証用回路情報を保持する非同期検証用回路情報保持手段と、
を備えることを特徴とする請求項4に記載の検証支援装置。 - 前記非同期吸収回路に伝搬される不定値を除去するか否かの判定に使用される判定補助情報を保持する判定補助情報保持手段を備え、
前記不定値除去判定手段は、前記判定補助情報保持手段が保持する前記判定補助情報に基づいて、不定値を除去するか否かを判定することを特徴とする請求項1ないし請求項5のいずれか1項に記載の検証支援装置。 - 第1クロックに同期して信号を送信する送信回路を含む第1クロックドメインと、前記第1クロックと非同期の第2クロックに同期して前記送信回路からの信号を受信する受信回路を含む第2クロックドメインとを有する論理回路の非同期検証を支援する検証支援方法であって、
前記第1クロックドメインと前記第2クロックドメインとの間の非同期パスを含む非同期回路の構造を示す構造情報を非同期回路構造保持手段に保持し、
前記非同期回路構造保持手段が保持する前記構造情報に基づいて、前記受信回路においてクロックの非同期状態を解消するために設けられる非同期吸収回路に伝搬される不定値を除去するか否かを不定値除去判定手段により判定し、
前記不定値除去判定手段が判定した不定値除去判定結果を判定結果保持手段に保持する
ことを特徴とする検証支援方法。 - 第1クロックに同期して信号を送信する送信回路を含む第1クロックドメインと、前記第1クロックと非同期の第2クロックに同期して前記送信回路からの信号を受信する受信回路を含む第2クロックドメインとを有する論理回路の非同期検証を支援する検証支援プログラムであって、
前記第1クロックドメインと前記第2クロックドメインとの間の非同期パスを含む非同期回路の構造を示す構造情報を非同期回路構造保持手段に保持し、
前記非同期回路構造保持手段が保持する前記構造情報に基づいて、前記受信回路においてクロックの非同期状態を解消するために設けられる非同期吸収回路に伝搬される不定値を除去するか否かを不定値除去判定手段により判定し、
前記不定値除去判定手段が判定した不定値除去判定結果を判定結果保持手段に保持する
処理をコンピュータに実行させることを特徴とする検証支援プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019222013A JP7354815B2 (ja) | 2019-12-09 | 2019-12-09 | 検証支援装置、検証支援方法および検証支援プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019222013A JP7354815B2 (ja) | 2019-12-09 | 2019-12-09 | 検証支援装置、検証支援方法および検証支援プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021092889A true JP2021092889A (ja) | 2021-06-17 |
JP7354815B2 JP7354815B2 (ja) | 2023-10-03 |
Family
ID=76312418
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019222013A Active JP7354815B2 (ja) | 2019-12-09 | 2019-12-09 | 検証支援装置、検証支援方法および検証支援プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7354815B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009009318A (ja) * | 2007-06-27 | 2009-01-15 | Toshiba Corp | 非同期回路検証用のプログラムデータ生成方法、非同期回路検証方法及び非同期回路検証装置 |
JP2009116497A (ja) * | 2007-11-05 | 2009-05-28 | Fujitsu Microelectronics Ltd | 同期化回路の検証方法及びその検証装置 |
JP2009187119A (ja) * | 2008-02-04 | 2009-08-20 | Fujitsu Ltd | 検証支援プログラム、検証支援装置、および検証支援方法 |
-
2019
- 2019-12-09 JP JP2019222013A patent/JP7354815B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009009318A (ja) * | 2007-06-27 | 2009-01-15 | Toshiba Corp | 非同期回路検証用のプログラムデータ生成方法、非同期回路検証方法及び非同期回路検証装置 |
JP2009116497A (ja) * | 2007-11-05 | 2009-05-28 | Fujitsu Microelectronics Ltd | 同期化回路の検証方法及びその検証装置 |
JP2009187119A (ja) * | 2008-02-04 | 2009-08-20 | Fujitsu Ltd | 検証支援プログラム、検証支援装置、および検証支援方法 |
Also Published As
Publication number | Publication date |
---|---|
JP7354815B2 (ja) | 2023-10-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5410414B2 (ja) | 回路エミュレーションの入力及び遅延入力のマルチプレクシング | |
JP5432126B2 (ja) | 自動回路設計及びシミュレーションに使用するための技術 | |
US20050216247A1 (en) | Method and program for verifying logic circuit having asynchronous interface | |
JP2010531002A (ja) | 自動回路設計及びシミュレーションに使用するための技術 | |
JP2008123056A (ja) | 論理回路のタイミング制約生成システムおよび論理回路のタイミング制約生成方法、制御プログラム、可読記録媒体 | |
US5903577A (en) | Method and apparatus for analyzing digital circuits | |
JP4763629B2 (ja) | 検証装置、検証方法及びプログラム | |
JP7354815B2 (ja) | 検証支援装置、検証支援方法および検証支援プログラム | |
US7945882B2 (en) | Asynchronous circuit logical verification method, logical verification apparatus, and computer readable storage medium | |
US20080069277A1 (en) | Method and apparatus for modeling signal delays in a metastability protection circuit | |
US20050229127A1 (en) | Method for verifying adequate synchronisation of signals that cross clock environments and system | |
JP2009093635A (ja) | 回路検証方法、及び回路検証プログラム、回路検証装置 | |
JP2009116497A (ja) | 同期化回路の検証方法及びその検証装置 | |
JP5146369B2 (ja) | 回路設計プログラム、回路設計方法および回路設計装置 | |
JP5408052B2 (ja) | 集積回路、シミュレーション装置、及びシミュレーション方法 | |
US8438518B2 (en) | Apparatus for designing semiconductor integrated circuit, method of designing semiconductor integrated circuit, and program for designing semiconductor integrated circuit | |
JP2009187344A (ja) | 非同期論理回路検証装置およびその方法、並びにプログラム | |
US20120253712A1 (en) | Power consumption calculation method, power consumption calculation apparatus, and non-transitory computer-readble medium storing power consumption calculation program | |
JP4275636B2 (ja) | 検証支援装置、検証支援方法、検証支援プログラム、および記録媒体 | |
JP2013061229A (ja) | 半導体集積回路、半導体集積回路の設計支援方法、及び設計支援プログラム | |
JP7351189B2 (ja) | タイミング制約抽出装置、タイミング制約抽出方法およびタイミング制約抽出プログラム | |
WO2024100875A1 (ja) | 回路品質確認装置及び回路品質確認方法 | |
JP5145167B2 (ja) | クロックドメインチェック方法及びクロックドメインチェック用プログラム並びに記録媒体 | |
JP2009187119A (ja) | 検証支援プログラム、検証支援装置、および検証支援方法 | |
JP4307169B2 (ja) | 遅延検証装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221017 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230809 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230822 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230904 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7354815 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |