JP4480737B2 - 論理検証支援プログラム、該プログラムを記録した記録媒体、論理検証支援装置、および論理検証支援方法 - Google Patents
論理検証支援プログラム、該プログラムを記録した記録媒体、論理検証支援装置、および論理検証支援方法 Download PDFInfo
- Publication number
- JP4480737B2 JP4480737B2 JP2007089143A JP2007089143A JP4480737B2 JP 4480737 B2 JP4480737 B2 JP 4480737B2 JP 2007089143 A JP2007089143 A JP 2007089143A JP 2007089143 A JP2007089143 A JP 2007089143A JP 4480737 B2 JP4480737 B2 JP 4480737B2
- Authority
- JP
- Japan
- Prior art keywords
- transition
- state
- embedding
- character string
- constraint
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012795 verification Methods 0.000 title claims description 97
- 238000000034 method Methods 0.000 title claims description 64
- 230000007704 transition Effects 0.000 claims abstract description 288
- 238000000605 extraction Methods 0.000 claims abstract description 36
- 230000014509 gene expression Effects 0.000 claims description 84
- 230000008859 change Effects 0.000 claims description 21
- 230000008569 process Effects 0.000 claims description 21
- 238000004891 communication Methods 0.000 claims description 9
- 239000000284 extract Substances 0.000 claims description 4
- 238000012986 modification Methods 0.000 claims description 4
- 230000004048 modification Effects 0.000 claims description 4
- 230000006870 function Effects 0.000 abstract description 20
- 238000010586 diagram Methods 0.000 description 18
- 238000012545 processing Methods 0.000 description 13
- 238000006243 chemical reaction Methods 0.000 description 11
- 230000002035 prolonged effect Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000003607 modifier Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000004904 shortening Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 210000000707 wrist Anatomy 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/448—Execution paradigms, e.g. implementations of programming paradigms
- G06F9/4498—Finite state machines
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3323—Design verification, e.g. functional simulation or model checking using formal methods, e.g. equivalence checking or property checking
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Stored Programmes (AREA)
Description
まず、この発明の実施の形態にかかる論理検証支援装置100のハードウェア構成について説明する。図1は、この発明の実施の形態にかかる論理検証支援装置100のハードウェア構成を示す説明図である。図1において、論理検証支援装置100は、コンピュータ本体110と、入力装置120と、出力装置130と、から構成されており、不図示のルータやモデムを介してLAN、WANやインターネットなどのネットワーク140に接続可能である。
つぎに、この発明の実施の形態にかかる論理検証支援装置100の機能的構成について説明する。図2は、この発明の実施の形態にかかる論理検証支援装置100の機能的構成を示すブロック図である。図2において、論理検証支援装置100は、入力部201と、有限状態機械生成部202と、抽出部203と、作成部204と、出力部205と、取得部206と、アサーション生成部207と、変換部208と、ハードウェア記述情報生成部209と、から構成されている。
つぎに、この発明の実施の形態にかかる論理検証支援装置100の論理検証支援処理手順について説明する。図15は、この発明の実施の形態にかかる論理検証支援装置100の論理検証支援処理手順を示すフローチャートである。
前記抽出工程によって抽出された羅列した文字列を、前記有限状態機械モデルの各状態をあらわす文字列を修飾する修飾文字列の埋め込み位置に埋め込むことにより、前記初期状態から前記各遷移状態に辿り着くまでの遷移を意味するメッセージ情報を作成させる作成工程と、
前記作成工程によって作成されたメッセージ情報を出力させる出力工程と、
をコンピュータに実行させることを特徴とする論理検証支援プログラム。
前記取得工程によって取得された制約論理式を、前記制約の不成立をあらわすレポート文の述部に対する主部の埋め込み位置に埋め込み、かつ、前記メッセージ情報を、前記述部を修飾する修飾文字列の埋め込み位置に埋め込むことにより、前記制約の不成立をチェックするアサーション記述情報を生成させるアサーション生成工程と、
を前記コンピュータに実行させることを特徴とする付記1に記載の論理検証支援プログラム。
前記制約論理式に含まれる前記ハードウェアモジュールに入力される信号の信号名を、前記主部の埋め込み位置に埋め込み、かつ、前記メッセージ情報を、前記修飾文字列の埋め込み位置に埋め込むことにより、前記アサーション記述情報を生成させることを特徴とする付記2に記載の論理検証支援プログラム。
前記入力工程によって入力されたインターフェース仕様記述情報に基づいて、前記ハードウェアモジュールに入出力される信号の状態遷移に関する有限状態機械モデルを生成させる有限状態機械生成工程と、を前記コンピュータに実行させ、
前記抽出工程は、
前記有限状態機械生成工程によって生成された有限状態機械モデルの中から、前記羅列した文字列を抽出させることを特徴とする付記1〜3のいずれか一つに記載の論理検証支援プログラム。
前記ハードウェアモジュールに入力される信号の入力条件の意味をあらわす文字列と前記信号の信号変化パターンとを含み、
前記有限状態機械モデルは、
前記入力条件の意味をあらわす文字列を前記信号の信号変化パターンに従って羅列した文字列が、前記各遷移状態に関連付けられた状態遷移グラフによって表現されており、
前記抽出工程は、
前記状態遷移グラフの前記各遷移状態に関連付けられた羅列した文字列を抽出させることを特徴とする付記4に記載の論理検証支援プログラム。
前記入力条件をあらわす入力変数を用いて任意の遷移元の状態と前記遷移元に対する遷移先の状態との間の遷移条件が規定された論理式が、前記各遷移枝に関連付けられた状態遷移グラフによって表現されており、
前記取得工程は、
前記状態遷移グラフの前記各状態と当該各状態に対する遷移先の状態との間の前記各遷移枝に関連付けられた論理式の論理和をあらわす制約論理式を取得させることを特徴とする付記5に記載の論理検証支援プログラム。
前記メッセージ情報と関連付けて前記状態遷移グラフを出力させることを特徴とする付記5または6に記載の論理検証支援プログラム。
前記有限状態機械モデルを表現し、当該有限状態機械モデルの各状態の特徴を説明する状態メッセージ情報が記述された状態遷移表の入力を受け付けさせ、
前記抽出工程は、
前記入力工程によって入力された状態遷移表の前記状態メッセージ情報を前記羅列した文字列として抽出させることを特徴とする付記4に記載の論理検証支援プログラム。
前記抽出手段によって抽出された羅列した文字列を、前記有限状態機械モデルの各状態をあらわす文字列を修飾する修飾文字列の埋め込み位置に埋め込むことにより、前記初期状態から前記各遷移状態に辿り着くまでの遷移を意味するメッセージ情報を作成する作成手段と、
前記作成手段によって作成されたメッセージ情報を出力する出力手段と、
を備えることを特徴とする論理検証支援装置。
前記取得手段によって取得された制約論理式を、前記制約の不成立をあらわすレポート文の述部に対する主部の埋め込み位置に埋め込み、かつ、前記メッセージ情報を、前記述部を修飾する修飾文字列の埋め込み位置に埋め込むことにより、前記制約の不成立をチェックするアサーション記述情報を生成するアサーション生成手段と、
を備えることを特徴とする付記11に記載の論理検証支援装置。
前記制約論理式に含まれる前記ハードウェアモジュールに入力される信号の信号名を、前記主部の埋め込み位置に埋め込み、かつ、前記メッセージ情報を、前記修飾文字列の埋め込み位置に埋め込むことにより、前記アサーション記述情報を生成することを特徴とする付記12に記載の論理検証支援装置。
前記入力手段によって入力されたインターフェース仕様記述情報に基づいて、前記ハードウェアモジュールに入出力される信号の状態遷移に関する有限状態機械モデルを生成する有限状態機械生成手段と、を備え、
前記抽出手段は、
前記有限状態機械生成手段によって生成された有限状態機械モデルの中から、前記羅列した文字列を抽出することを特徴とする付記11〜13のいずれか一つに記載の論理検証支援装置。
前記ハードウェアモジュールに入力される信号の入力条件の意味をあらわす文字列と前記信号の信号変化パターンとを含み、
前記有限状態機械モデルは、
前記入力条件の意味をあらわす文字列を前記信号の信号変化パターンに従って羅列した文字列が、前記各遷移状態に関連付けられた状態遷移グラフによって表現されており、
前記抽出手段は、
前記状態遷移グラフの前記各遷移状態に関連付けられた羅列した文字列を抽出することを特徴とする付記14に記載の論理検証支援装置。
前記入力条件をあらわす入力変数を用いて任意の遷移元の状態と前記遷移元に対する遷移先の状態との間の遷移条件が規定された論理式が、前記各遷移枝に関連付けられた状態遷移グラフによって表現されており、
前記取得手段は、
前記状態遷移グラフの前記各状態と当該各状態に対する遷移先の状態との間の前記各遷移枝に関連付けられた論理式の論理和をあらわす制約論理式を取得することを特徴とする付記15に記載の論理検証支援装置。
前記メッセージ情報と関連付けて前記状態遷移グラフを出力することを特徴とする付記15または16に記載の論理検証支援装置。
前記有限状態機械モデルを表現し、当該有限状態機械モデルの各状態の特徴を説明する状態メッセージ情報が記述された状態遷移表の入力を受け付け、
前記抽出手段は、
前記入力手段によって入力された状態遷移表の前記状態メッセージ情報を前記羅列した文字列として抽出することを特徴とする付記14に記載の論理検証支援装置。
前記抽出工程によって抽出された羅列した文字列を、前記有限状態機械モデルの各状態をあらわす文字列を修飾する修飾文字列の埋め込み位置に埋め込むことにより、前記初期状態から前記各遷移状態に辿り着くまでの遷移を意味するメッセージ情報を作成する作成工程と、
前記作成工程によって作成されたメッセージ情報を出力する出力工程と、
を含んだことを特徴とする論理検証支援方法。
前記取得工程によって取得された制約論理式を、前記制約の不成立をあらわすレポート文の述部に対する主部の埋め込み位置に埋め込み、かつ、前記メッセージ情報を、前記述部を修飾する修飾文字列の埋め込み位置に埋め込むことにより、前記制約の不成立をチェックするアサーション記述情報を生成するアサーション生成工程と、
を含んだことを特徴とする付記20に記載の論理検証支援方法。
前記制約論理式に含まれる前記ハードウェアモジュールに入力される信号の信号名を、前記主部の埋め込み位置に埋め込み、かつ、前記メッセージ情報を、前記修飾文字列の埋め込み位置に埋め込むことにより、前記アサーション記述情報を生成することを特徴とする付記21に記載の論理検証支援方法。
前記入力工程によって入力されたインターフェース仕様記述情報に基づいて、前記ハードウェアモジュールに入出力される信号の状態遷移に関する有限状態機械モデルを生成する有限状態機械生成工程と、を含み、
前記抽出工程は、
前記有限状態機械生成工程によって生成された有限状態機械モデルの中から、前記羅列した文字列を抽出することを特徴とする付記20〜22のいずれか一つに記載の論理検証支援方法。
前記ハードウェアモジュールに入力される信号の入力条件の意味をあらわす文字列と前記信号の信号変化パターンとを含み、
前記有限状態機械モデルは、
前記入力条件の意味をあらわす文字列が前記信号の信号変化パターンに従って羅列した文字列が、前記各遷移状態に関連付けられた状態遷移グラフによって表現されており、
前記抽出工程は、
前記状態遷移グラフの前記各遷移状態に関連付けられた羅列した文字列を抽出することを特徴とする付記23に記載の論理検証支援方法。
前記入力条件をあらわす入力変数を用いて任意の遷移元の状態と前記遷移元に対する遷移先の状態との間の遷移条件が規定された論理式が、前記各遷移枝に関連付けられた状態遷移グラフによって表現されており、
前記取得工程は、
前記状態遷移グラフの前記各状態と当該各状態に対する遷移先の状態との間の前記各遷移枝に関連付けられた論理式の論理和をあらわす制約論理式を取得することを特徴とする付記24に記載の論理検証支援方法。
前記メッセージ情報と関連付けて前記状態遷移グラフを出力することを特徴とする付記24または25に記載の論理検証支援方法。
前記有限状態機械モデルを表現し、当該有限状態機械モデルの各状態の特徴を説明する状態メッセージ情報が記述された状態遷移表の入力を受け付け、
前記抽出工程は、
前記入力工程によって入力された状態遷移表の前記状態メッセージ情報を前記羅列した文字列として抽出することを特徴とする付記23に記載の論理検証支援方法。
202 有限状態機械生成部
203 抽出部
204 作成部
205 出力部
206 取得部
207 アサーション生成部
208 変換部
209 ハードウェア記述情報生成部
700 メッセージテンプレート
800 出力結果
810 メッセージ情報
1100 アサーションテンプレート
M ハードウェアモジュール
D1 インターフェース仕様記述情報
D2 アサーション記述情報
D3 ハードウェア記述情報
Claims (6)
- 検証対象となるハードウェアモジュールの有限状態機械モデルの中から、初期状態から各遷移状態に辿り着くまでの各遷移枝の遷移条件の意味をあらわす文字列を遷移順に羅列した文字列を抽出させる抽出工程と、
前記抽出工程によって抽出された羅列した文字列を、前記有限状態機械モデルの各状態をあらわす文字列を修飾する修飾文字列の埋め込み位置に埋め込むことにより、前記初期状態から前記各遷移状態に辿り着くまでの遷移を意味するメッセージ情報を作成させる作成工程と、
前記有限状態機械モデルの中から前記ハードウェアモジュールに入力される信号が満たすべき制約に関する制約論理式を取得させる取得工程と、
任意の制約の不成立を示す旨の文字列が述部として予め記述されたレポート文の前記述部に対する主部をあらわす文字列を埋め込むための埋め込み位置に前記取得工程によって取得された制約論理式を埋め込み、かつ、前記述部を修飾する修飾文字列を埋め込むための埋め込み位置に前記作成工程によって作成されたメッセージ情報を埋め込むことにより、前記制約の不成立をチェックするアサーション記述情報を生成させるアサーション生成工程と、
をコンピュータに実行させることを特徴とする論理検証支援プログラム。 - 前記アサーション生成工程は、
前記制約論理式に含まれる前記ハードウェアモジュールに入力される信号の信号名を、前記主部をあらわす文字列を埋め込むための埋め込み位置に埋め込み、かつ、前記メッセージ情報を、前記修飾文字列を埋め込むための埋め込み位置に埋め込むことにより、前記アサーション記述情報を生成させることを特徴とする請求項1に記載の論理検証支援プログラム。 - 前記ハードウェアモジュールの通信手順に関するインターフェース仕様記述情報の入力を受け付けさせる入力工程と、
前記入力工程によって入力されたインターフェース仕様記述情報に基づいて、前記ハードウェアモジュールに入出力される信号の状態遷移に関する有限状態機械モデルを生成させる有限状態機械生成工程と、を前記コンピュータに実行させ、
前記抽出工程は、
前記有限状態機械生成工程によって生成された有限状態機械モデルの中から、前記羅列した文字列を抽出させることを特徴とする請求項1または2に記載の論理検証支援プログラム。 - 前記インターフェース仕様記述情報は、
前記ハードウェアモジュールに入力される信号の入力条件の意味をあらわす文字列と前記信号の信号変化パターンとを含み、
前記有限状態機械モデルは、
前記入力条件の意味をあらわす文字列を前記信号の信号変化パターンに従って羅列した文字列が、前記各遷移状態に関連付けられた状態遷移グラフによって表現されており、
前記抽出工程は、
前記状態遷移グラフの前記各遷移状態に関連付けられた羅列した文字列を抽出させることを特徴とする請求項3に記載の論理検証支援プログラム。 - 検証対象となるハードウェアモジュールの有限状態機械モデルの中から、初期状態から各遷移状態に辿り着くまでの各遷移枝の遷移条件の意味をあらわす文字列を遷移順に羅列した文字列を抽出する抽出手段と、
前記抽出手段によって抽出された羅列した文字列を、前記有限状態機械モデルの各状態をあらわす文字列を修飾する修飾文字列の埋め込み位置に埋め込むことにより、前記初期状態から前記各遷移状態に辿り着くまでの遷移を意味するメッセージ情報を作成する作成手段と、
前記有限状態機械モデルの中から前記ハードウェアモジュールに入力される信号が満たすべき制約に関する制約論理式を取得する取得手段と、
任意の制約の不成立を示す旨の文字列が述部として予め記述されたレポート文の前記述部に対する主部をあらわす文字列を埋め込むための埋め込み位置に前記取得手段によって取得された制約論理式を埋め込み、かつ、前記述部を修飾する修飾文字列を埋め込むための埋め込み位置に前記作成手段によって作成されたメッセージ情報を埋め込むことにより、前記制約の不成立をチェックするアサーション記述情報を生成するアサーション生成手段と、
を備えることを特徴とする論理検証支援装置。 - 抽出手段、作成手段、取得手段およびアサーション生成手段を備える論理検証支援装置が、
前記抽出手段により、検証対象となるハードウェアモジュールの有限状態機械モデルの中から、初期状態から各遷移状態に辿り着くまでの各遷移枝の遷移条件の意味をあらわす文字列を遷移順に羅列した文字列を抽出する抽出工程と、
前記作成手段により、前記抽出工程によって抽出された羅列した文字列を、前記有限状態機械モデルの各状態をあらわす文字列を修飾する修飾文字列の埋め込み位置に埋め込むことにより、前記初期状態から前記各遷移状態に辿り着くまでの遷移を意味するメッセージ情報を作成する作成工程と、
前記取得手段により、前記有限状態機械モデルの中から前記ハードウェアモジュールに入力される信号が満たすべき制約に関する制約論理式を取得する取得工程と、
前記アサーション生成手段により、任意の制約の不成立を示す旨の文字列が述部として予め記述されたレポート文の前記述部に対する主部をあらわす文字列を埋め込むための埋め込み位置に前記取得工程によって取得された制約論理式を埋め込み、かつ、前記述部を修飾する修飾文字列を埋め込むための埋め込み位置に前記作成工程によって作成されたメッセージ情報を埋め込むことにより、前記制約の不成立をチェックするアサーション記述情報を生成するアサーション生成工程と、
を実行することを特徴とする論理検証支援方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007089143A JP4480737B2 (ja) | 2007-03-29 | 2007-03-29 | 論理検証支援プログラム、該プログラムを記録した記録媒体、論理検証支援装置、および論理検証支援方法 |
US12/023,583 US20080243470A1 (en) | 2007-03-29 | 2008-01-31 | Logical check assist program, recording medium on which the program is recorded, logical check assist apparatus, and logical check assist method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007089143A JP4480737B2 (ja) | 2007-03-29 | 2007-03-29 | 論理検証支援プログラム、該プログラムを記録した記録媒体、論理検証支援装置、および論理検証支援方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008250504A JP2008250504A (ja) | 2008-10-16 |
JP4480737B2 true JP4480737B2 (ja) | 2010-06-16 |
Family
ID=39795825
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007089143A Expired - Fee Related JP4480737B2 (ja) | 2007-03-29 | 2007-03-29 | 論理検証支援プログラム、該プログラムを記録した記録媒体、論理検証支援装置、および論理検証支援方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20080243470A1 (ja) |
JP (1) | JP4480737B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5109143B2 (ja) * | 2007-06-28 | 2012-12-26 | 株式会社東芝 | 検証装置および検証方法 |
US8311806B2 (en) * | 2008-06-06 | 2012-11-13 | Apple Inc. | Data detection in a sequence of tokens using decision tree reductions |
JP5577619B2 (ja) * | 2009-04-30 | 2014-08-27 | 富士通株式会社 | 論理回路設計装置 |
JP5807452B2 (ja) * | 2011-08-29 | 2015-11-10 | 富士通株式会社 | 修正プログラム、修正装置、および修正方法 |
EP2820537A1 (en) | 2012-02-15 | 2015-01-07 | The Mathworks, Inc. | Generating a state diagram |
WO2013123376A1 (en) * | 2012-02-15 | 2013-08-22 | The Mathworks, Inc. | Unified state transition table describing a state machine model |
CN114090154B (zh) * | 2021-11-17 | 2023-12-01 | 卡斯柯信号有限公司 | 基于有限状态机的多状态图符显示方法、电子设备及存储介质 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6059837A (en) * | 1997-12-30 | 2000-05-09 | Synopsys, Inc. | Method and system for automata-based approach to state reachability of interacting extended finite state machines |
JP4481762B2 (ja) * | 2004-08-13 | 2010-06-16 | 富士通株式会社 | 論理検証装置、論理検証方法、論理検証プログラムおよび記録媒体 |
JP2007034833A (ja) * | 2005-07-28 | 2007-02-08 | Fujitsu Ltd | 機能検証記述生成装置,機能検証記述生成方法,及び機能検証記述生成プログラム |
-
2007
- 2007-03-29 JP JP2007089143A patent/JP4480737B2/ja not_active Expired - Fee Related
-
2008
- 2008-01-31 US US12/023,583 patent/US20080243470A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20080243470A1 (en) | 2008-10-02 |
JP2008250504A (ja) | 2008-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4480737B2 (ja) | 論理検証支援プログラム、該プログラムを記録した記録媒体、論理検証支援装置、および論理検証支援方法 | |
JP4255079B2 (ja) | アサーション生成システムと回路検証システムおよびプログラムならびにアサーション生成方法 | |
JP4783658B2 (ja) | 検証支援装置、検証支援方法、検証支援プログラム、および記録媒体 | |
TWI521367B (zh) | 同步至非同步設計轉換 | |
JP5350428B2 (ja) | 自動プログラム生成装置、方法及びコンピュータプログラム | |
US8756407B2 (en) | Configuration rule prototyping tool | |
JP4759392B2 (ja) | 検証支援プログラム、該プログラムを記録した記録媒体、検証支援装置、および検証支援方法 | |
JP2010003008A (ja) | 検出プログラム、検出装置および検出方法 | |
US20100088656A1 (en) | Property checking system, property checking method, and computer-readable storage medium | |
JP4679442B2 (ja) | 論理合成装置 | |
WO2012049816A1 (ja) | モデル検査装置、方法及びプログラム | |
JP5265318B2 (ja) | 論理検証装置 | |
WO2014094534A1 (zh) | 一种基于文件字典拼装的文件开发工具装置以及方法 | |
CN106104470B (zh) | 动作设计装置 | |
US7634750B2 (en) | Logic diagram display method, program, and apparatus | |
JP4387324B2 (ja) | プロパティ変換装置 | |
JP5001190B2 (ja) | Lsi設計検証システム、lsi設計検証方法およびそのプログラム | |
JP2015179481A (ja) | 動作設計装置及び動作設計プログラム | |
US20090319983A1 (en) | Intellectual property model creating apparatus, intellectual property model creating method, and computer product | |
JP2008112277A (ja) | タイミングチャート生成装置 | |
JP4985858B2 (ja) | 検証支援装置、検証支援方法、検証支援プログラム、および記録媒体 | |
JP2008117136A (ja) | 検証支援プログラム、記録媒体、検証支援装置および検証支援方法 | |
JP5587459B2 (ja) | 論理検証装置 | |
JP2008129921A (ja) | 論理機能検証装置及び論理機能検証方法 | |
JP2007041868A (ja) | 論理合成のタイミング制約生成装置と論理合成方法とプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090108 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090707 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090714 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090909 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091117 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100309 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100316 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4480737 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140326 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |