JP5109143B2 - 検証装置および検証方法 - Google Patents
検証装置および検証方法 Download PDFInfo
- Publication number
- JP5109143B2 JP5109143B2 JP2007171113A JP2007171113A JP5109143B2 JP 5109143 B2 JP5109143 B2 JP 5109143B2 JP 2007171113 A JP2007171113 A JP 2007171113A JP 2007171113 A JP2007171113 A JP 2007171113A JP 5109143 B2 JP5109143 B2 JP 5109143B2
- Authority
- JP
- Japan
- Prior art keywords
- syntax
- variable
- verification
- assertion
- description
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
- G06F30/3312—Timing analysis
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3323—Design verification, e.g. functional simulation or model checking using formal methods, e.g. equivalence checking or property checking
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
各プロパティ記述(以下、「アサーション」)が表す論理式の真偽を判定すべきタイミングを「検証単位時刻」と称する。通常は、クロックが立ったタイミングを検証単位時刻として指示することが多い。
図1は本発明に係る検証装置を示すブロック図である。本装置は、拡張アサーション付ESL記述0121を入力し、ESL記述0222と拡張アサーション0223とに分離して出力する入力部0221と、拡張アサーション0223中の拡張構文に新規変数を割り当てる新規変数割当部0321と、変数割当を元に拡張構文を変数比較に変換することにより拡張アサーション0223を変換済アサーション0422に変換する拡張構文変換部0421と、全ての拡張構文が指示する箇所に、拡張構文に割り当てられた変数に代入を行う代入文を挿入する変数代入挿入部0521と、挿入済ESL記述0522をテストベンチ0621に対して実行するESL記述シミュレート部0721と、ESL記述シミュレート部0721の信号変化履歴0722に対して変換済アサーション0422の論理式の真偽を判定し、偽の時はエラー出力や統計計上など指示された動作を行うアサーション判定部0821と、新規変数の初期化を行う新規変数初期化部1021と、シミュレート結果0723を表示・記録するシミュレート結果表示・記録部1121と、アサーションの判定結果0822を表示・記録する検証結果表示・記録部1221とを有する。
先ず、入力部0221が拡張アサーション付ESL記述を入力し(ステップ0100)、拡張アサーション付ESL記述から拡張アサーションとESL記述とを分離して抽出し、それぞれを出力する(ステップ0200)。
新規変数割当ステップ0300は、拡張アサーション中の全ての拡張構文に対し新規変数を割り当てるステップであって、図3に示すように、拡張アサーションを入力するステップ0311と、新規変数を割り当てていない拡張構文を探すステップ(0312と0313)と、新規変数を生成し拡張構文に割り当てるステップ0314と、変数割当を出力するステップ0315とを有する。上述したように、拡張構文とそれに割り当てられた新規変数の組は「変数割当」である。変数割当は、メモリやハードディスク等の記憶手段に一時的に記憶される(図示しないが「変数割当記憶部」という)。
拡張構文変換ステップ0400は、拡張アサーションを変換済アサーションに変換するステップであって、図4に示すように、拡張アサーションを入力するステップ0411と、変換していない拡張構文を探すステップ(0412と0413)と、拡張構文に対応する変数割当を入力するステップ0414と、拡張構文を、割り当てられた変数の比較に変換するステップ0415と、全ての拡張構文を変換した変換済アサーションを出力するステップ0416とを有する。出力された変換済アサーションは、メモリやハードディスク等の記憶手段に一時的に格納される(図示しないが「変換済アサーション記憶部」という)。
変数代入挿入ステップ0500は、ESL記述に必要な代入文を挿入するステップであって、図5に示すように、ESL記述を入力するステップ(0511)と、全ての変数割当を入力するステップ(0512)と、変数割当ごとに処理を繰り返すステップ(0513と0517)と、変数割当の拡張構文に対応するイベントを発生させる箇所で、挿入処理を行っていない箇所を探すステップ(0514と0515)と、その箇所に、変数割当に対応する変数に代入処理を行う代入文を挿入するステップ(0516)と、全ての変数割当に対して挿入処理を終えた挿入済ESL記述を出力するステップ(0518)とを有する。
図6は、3種類の拡張構文「enter」、「leave」、「around」の表す意味を図示したものである。図中では白い円が偽、黒い円が真を表す。enter(func)はfuncの呼び出しがあった直後の検証単位時刻でのみ真となる。leave(func)はfuncの実行が終了した直後の検証単位時刻でのみ真となる。around(func)はfuncの呼び出し中の全ての検証単位時刻で真となる。
以下、拡張アサーション付ESL記述をシミュレート・検証する第1の実施形態を説明する。
新規変数割当ステップ0300では、拡張アサーション{enter(func); leave(func)}を入力し、この中の二つの拡張構文enter(func)及びleave(func)のそれぞれに対して新規変数を割り当てる。ここでは、enter(func)に対して_enter_func_という新規変数を割り当て、leave(func)に対して_leave_func_という新規変数を割り当てることとする。これら新規変数は、falseで初期化されているものとする。尚、初期値がfalseであるのはあくまで一例であり、本発明を限定する事項ではない。また、これら新規変数の変数名についても一例であり、他の名前でもよい。また、他の新規変数や元からESL記述内にある変数と実体を区別できれば、実際に名前を割り当てなくてもよい。
拡張構文変換ステップ0400では、拡張アサーション{enter(func); leave(func)}を入力し、この中の二つの拡張構文enter(func)及びleave(func)のそれぞれを、変数比較の記述に変換する。ここでは、enter(func)を_enter_func_ == trueという比較の記述に変換し、leave(func)を_leave_func_ == trueという比較の記述に変換する。比較する値がtrueであるのはあくまで一例であり、本発明を限定する事項ではない。初期値であるfalseと区別できる値であればどのような値としてもよい。上記変数比較の記述は、変数とリテラル(直定数)との比較の記述、変数と変数との値の比較の記述を含む。拡張構文変換ステップ0400により、拡張アサーション{enter(func); leave(func)}は変換済アサーション{_enter_func_ == true; _leave_func_ == true}に変換される。
変数代入挿入ステップ0500において、図7に示すESL記述を入力し、ステップ0300において生成された二つの変数割当を元に変数代入の記述を挿入する。具体的には、一つ目の変数割当enter(func)と_enter_func_を元に、ESL記述中の関数funcの呼び出しの直前に_enter_func_ = true;という代入文を挿入する。また、二つ目の変数割当leave(func)と_leave_func_を元に、ESL記述中の関数funcの呼び出しの直後に_enter_func_ = false;という代入文を挿入する。以上により、図8に示すような挿入済ESL記述を得る。ここで、変数代入の記述を挿入する処理は、連続的な時系列上の任意の時刻に、関数呼び出しに関するイベントが発生したことを検知し、そのイベント発生を拡張構文の意味に対応して反映することと等価的である。「反映する」とは、変数代入挿入部0521に相当する値代入部が、拡張構文の意味に対応して新規変数に値を代入することである。
ESL記述シミュレートステップ0700では、図8に示した挿入済ESL記述をシミュレートし、拡張構文変換ステップ0400において生成された変換済アサーション{_enter_func_ == true; _leave_func_ == true}が満たされることを判定する。第1の実施形態では回路はテストベンチを一切入力しないため、テストベンチは存在しない。最初のESL記述シミュレートステップ0700では、IP Aの関数mainの実行が開始され、_enter_func_ = true;により_enter_func_がtrueになり、b.func(1);によりIP Bの関数funcが呼ばれ、waitfor(1)が呼ばれるところまでシミュレートが行われる。次にアサーション判定ステップ0800では、0クロック目で満たされるべき条件_enter_func_ == trueが満たされていることを確認する。シミュレーションを終了すべきか判定するステップ0900では、現在、次のクロックを待っている処理が存在するためシミュレート続行を判断する。新規変数初期化ステップ1000において、新規変数_enter_func_と_leave_func_の両者にfalseを代入することで初期化を行う。これにより、各新規変数は、対応するイベントが発生した次の検証単位時刻でのみ真になる。
図9は、第1の実施形態において新規変数がどのような値を取るかを連続的な時系列上の図に表したものである。シミュレート開始から0クロック目の検証ステップに至るまでの間に_enter_func_=true;が実行され、0クロック目の検証ステップ時では_enter_func_がtrue、_leave_func_がfalseを取っている。すなわち、プロパティ記述言語において定められた離散的な時系列上の0クロック目の検証においては、enter(func)が成立、leave(func)が非成立であることを示している。0クロック目の検証が終わった後、新規変数の初期化が行われ、1クロック目の検証ステップまでの間に_leave_func_=true;が実行され、1クロック目の検証ステップ時では_enter_func_がfalse、_leave_func_がtrueを取っている。すなわち、プロパティ記述言語において定められた離散的な時系列上の1クロック目の検証においては、enter(func)が非成立、leave(func)が成立であることを示している。
入力部0221は図7に示すESL記述を入力し、ESL記述と拡張アサーションとに分離して両者の抽出を行う。
以下、拡張アサーション付ESL記述をシミュレート・検証する第2の実施形態を説明する。
新規変数割当ステップ0300では、enter(func)に対して_enter_func_を割り当て、leave(func)に対して_leave_func_を割り当て、around(func2)に対して_around_func2_を割り当てる。
拡張構文変換ステップ0400では、一つ目の拡張アサーションalways (enter(func) -> next leave(func))をalways (_enter_func_ == true -> next _leave_func_ == true)に変換し、さらに二つ目のアサーション{around(func2) && enter(func); leave(func)}を{_around_func2_ == true && _enter_func_ == true; _leave_func_ == true}に変換する。第1の実施形態と同様に、ここでは拡張構文を変数比較の記述に変換している。
変数代入挿入ステップ0500では、図10に示すESL記述を、図11に示すような挿入済ESL記述に変換する。ここでaround(func2)に対しては、関数の呼び出し開始時に_around_func2_ = true;を挿入し、呼び出し終了時に_around_func2_ = false;を挿入する。
ESL記述シミュレートステップ0700では、図11に示す挿入済ESL記述をシミュレートする。ここで、enterやleaveに対しては、アサーションの判定後に対応する新規変数を初期化するが、aroundに対してはこの初期化を行わない。これにより、aroundで指示されている関数が実行中は常に新規変数が真になる。
図12は、第2の実施形態において新規変数がどのような値を取るかを連続的な時系列上の図に表したものである。
・拡張アサーションとESL記述をあらかじめ個別に記述してもよい。この場合、拡張アサーション抽出ステップ0200が不要になる。
Claims (18)
- 連続的な時系列上で信号値が変化する回路部品間の通信が、関数呼び出しを用いて記述可能な高位の設計記述言語で記述された回路記述を、離散的な時系列上の各時刻に検証する検証装置であって、
低位のプロパティ記述言語で記述された拡張アサーションが分離可能に挿入された前記回路記述を入力する入力部と、
前記拡張アサーション中の、関数呼び出しに関するイベントを指示する構文に対して変数を割り当てる割当部と、
前記変数の割り当てを元に前記構文を変数の比較に変換することにより前記拡張アサーションを変換済アサーションに変換する変換部と、
前記連続的な時系列上の任意の時刻に前記イベントが発生したことを検知し、前記構文の意味に対応する値を前記変数に代入する値代入部と、
前記離散的な時系列上の各時刻における前記変数の値に基づいて、前記構文の意味に対応する条件が満たされるか否かを判定する判定部と、を具備することを特徴とする検証装置。 - 前記値代入部は、
前記変数に前記構文の意味に対応する値を代入する記述を前記回路記述に挿入する挿入部と、
前記条件の判定が行われた直後に、前記変数の値を初期化する初期化部とを含むことを特徴とする請求項1に記載の検証装置。 - 前記記述は、前記回路記述中の、前記イベントが発生する命令の箇所に挿入されることを特徴とする請求項2に記載の検証装置。
- 前記変数を用いて前記条件を表す式に、前記構文を変換する変換部をさらに具備することを特徴とする請求項1に記載の検証装置。
- 前記構文は、関数呼び出しの開始を指示する構文を含むことを特徴とする請求項1に記載の検証装置。
- 前記構文は、関数呼び出しの終了を指示する構文を含むことを特徴とする請求項1に記載の検証装置。
- 前記構文は、関数呼び出し中であることを指示する構文を含むことを特徴とする請求項1に記載の検証装置。
- 前記回路記述をシミュレートし、前記変数の値の変化を表す信号変化履歴を出力するシミュレート部をさらに具備し、
前記条件は、前記信号変化履歴に基づいて判定されることを特徴とする請求項1に記載の検証装置。 - 連続的な時系列上で信号値が変化する回路部品間の通信が、関数呼び出しを用いて記述可能な高位の設計記述言語で記述された回路記述を、離散的な時系列上の各時刻に検証する検証装置の検証方法であって、
低位のプロパティ記述言語で記述された拡張アサーションが分離可能に挿入された前記回路記述を前記検証装置の入力部が入力する入力ステップと、
前記拡張アサーション中の、関数呼び出しに関するイベントを指示する構文に対して前記検証装置の割当部が変数を割り当てる割当ステップと、
前記変数の割り当てを元に前記構文を変数の比較に変換することにより、前記検証装置の変換部が前記拡張アサーションを変換済アサーションに変換する変換ステップと、
前記連続的な時系列上の任意の時刻に前記イベントが発生したことを検知し、前記構文の意味に対応する値を前記検証装置の値代入部が前記変数に代入する代入ステップと、
前記離散的な時系列上の各時刻における前記変数の値に基づいて、前記構文の意味に対応する条件が満たされるか否かを前記検証装置の判定部が判定する判定ステップと、を具備することを特徴とする検証方法。 - 前記代入ステップは、
前記変数に前記構文の意味に対応する値を代入する記述を前記検証装置の挿入部が前記回路記述に挿入するステップと、
前記条件の判定が行われた直後に、前記変数の値を前記検証装置の初期化部が初期化するステップとを含むことを特徴とする請求項9に記載の検証方法。 - 前記記述は、前記回路記述中の、前記イベントが発生する命令の箇所に挿入されることを特徴とする請求項10に記載の検証方法。
- 前記変数を用いて前記条件を表す式に、前記検証装置の変換部が前記構文を変換するステップをさらに具備することを特徴とする請求項9に記載の検証方法。
- 前記構文は、関数呼び出しの開始を指示する構文を含むことを特徴とする請求項9に記載の検証方法。
- 前記構文は、関数呼び出しの終了を指示する構文を含むことを特徴とする請求項9に記載の検証方法。
- 前記構文は、関数呼び出し中であることを指示する構文を含むことを特徴とする請求項9に記載の検証方法。
- 前記回路記述を前記検証装置のシミュレート部がシミュレートし、前記変数の値の変化を表す信号変化履歴を出力するステップをさらに具備し、
前記条件は、前記信号変化履歴に基づいて判定されることを特徴とする請求項9に記載の検証方法。 - 前記離散的な時系列上の各時刻は、前記アサーションが表す論理式の真偽を判定すべきタイミングに相当する検証単位時刻であることを特徴とする請求項9に記載の検証方法。
- 連続的な時系列上で信号値が変化する回路部品間の通信が、関数呼び出しを用いて記述可能な高位の設計記述言語で記述された回路記述を、離散的な時系列上の各時刻に検証するプログラムであって、
コンピュータを、
低位のプロパティ記述言語で記述された拡張アサーションが分離可能に挿入された前記回路記述を入力する入力手段、
前記拡張アサーション中の、関数呼び出しに関するイベントを指示する構文に対して変数を割り当てる割当手段、
前記変数の割り当てを元に前記構文を変数の比較に変換することにより前記拡張アサーションを変換済アサーションに変換する変換手段、
連続的な時系列上の任意の時刻に前記イベントが発生したことを検知し、前記構文の意味に対応する値を前記変数に代入する値代入手段、
離散的な時系列上の各時刻における前記変数の値に基づいて、前記構文の意味に対応する条件が満たされるか否かを判定する判定手段、として機能させるためのプログラム。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007171113A JP5109143B2 (ja) | 2007-06-28 | 2007-06-28 | 検証装置および検証方法 |
EP08011516A EP2009564A1 (en) | 2007-06-28 | 2008-06-25 | Verification apparatus and verification method |
US12/163,486 US8578308B2 (en) | 2007-06-28 | 2008-06-27 | Verification apparatus and verification method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007171113A JP5109143B2 (ja) | 2007-06-28 | 2007-06-28 | 検証装置および検証方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009009418A JP2009009418A (ja) | 2009-01-15 |
JP5109143B2 true JP5109143B2 (ja) | 2012-12-26 |
Family
ID=39857080
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007171113A Expired - Fee Related JP5109143B2 (ja) | 2007-06-28 | 2007-06-28 | 検証装置および検証方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8578308B2 (ja) |
EP (1) | EP2009564A1 (ja) |
JP (1) | JP5109143B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8554530B1 (en) * | 2009-01-20 | 2013-10-08 | Cadence Design Systems, Inc. | Methods and systems for property assertion in circuit simulation |
JP5515815B2 (ja) * | 2010-02-08 | 2014-06-11 | 富士通株式会社 | 検証装置及び検証プログラム |
KR101565840B1 (ko) | 2011-10-20 | 2015-11-13 | 엔에이치엔엔터테인먼트 주식회사 | 서버에 자동화 테스트를 제공하는 방법 및 시스템 |
EP2720149A3 (en) * | 2012-09-07 | 2018-01-24 | Samsung Electronics Co., Ltd | Apparatus and method for generating assertion based on user program code, and apparatus and method for verifying processor using assertion |
US9032347B1 (en) * | 2013-03-15 | 2015-05-12 | Cadence Design Systems, Inc. | System and method for automated simulator assertion synthesis and digital equivalence checking |
JP6145356B2 (ja) * | 2013-08-07 | 2017-06-07 | 矢崎総業株式会社 | 電線保護部材 |
US9892025B2 (en) * | 2015-02-19 | 2018-02-13 | Red Hat, Inc. | Using script description to encode conditional statements |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6067639A (en) * | 1995-11-09 | 2000-05-23 | Microsoft Corporation | Method for integrating automated software testing with software development |
US6421808B1 (en) * | 1998-04-24 | 2002-07-16 | Cadance Design Systems, Inc. | Hardware design language for the design of integrated circuits |
US6263302B1 (en) * | 1999-10-29 | 2001-07-17 | Vast Systems Technology Corporation | Hardware and software co-simulation including simulating the cache of a target processor |
US6230114B1 (en) * | 1999-10-29 | 2001-05-08 | Vast Systems Technology Corporation | Hardware and software co-simulation including executing an analyzed user program |
US6591403B1 (en) * | 2000-10-02 | 2003-07-08 | Hewlett-Packard Development Company, L.P. | System and method for specifying hardware description language assertions targeting a diverse set of verification tools |
US7000213B2 (en) * | 2001-01-26 | 2006-02-14 | Northwestern University | Method and apparatus for automatically generating hardware from algorithms described in MATLAB |
US7328195B2 (en) * | 2001-11-21 | 2008-02-05 | Ftl Systems, Inc. | Semi-automatic generation of behavior models continuous value using iterative probing of a device or existing component model |
US7055116B2 (en) * | 2002-05-28 | 2006-05-30 | Cadence Design Systems, Inc. | Assertion-based transaction recording |
US6848088B1 (en) * | 2002-06-17 | 2005-01-25 | Mentor Graphics Corporation | Measure of analysis performed in property checking |
JP2005108007A (ja) * | 2003-09-30 | 2005-04-21 | Matsushita Electric Ind Co Ltd | Lsi設計検証装置及びlsi設計検証方法 |
US7076753B2 (en) * | 2003-12-18 | 2006-07-11 | Synopsys, Inc. | Method and apparatus for solving sequential constraints |
JP4255079B2 (ja) * | 2004-09-30 | 2009-04-15 | 株式会社リコー | アサーション生成システムと回路検証システムおよびプログラムならびにアサーション生成方法 |
US7143373B2 (en) * | 2004-10-14 | 2006-11-28 | Synopsys, Inc. | Method and apparatus for evaluating and debugging assertions |
JP2006172113A (ja) * | 2004-12-15 | 2006-06-29 | Toshiba Corp | 高位合成装置、自動高位合成方法及び高位合成プログラム |
JP4492803B2 (ja) * | 2005-03-31 | 2010-06-30 | 日本電気株式会社 | 動作合成装置及びプログラム |
US20060247907A1 (en) * | 2005-04-29 | 2006-11-02 | Microsoft Corporation | Deciding assertions in programs with references |
US20060277534A1 (en) | 2005-06-07 | 2006-12-07 | Atsushi Kasuya | Evaluation of a temporal description within a general purpose programming language |
JP4599266B2 (ja) * | 2005-09-27 | 2010-12-15 | 株式会社東芝 | シミュレーション装置及びシミュレーション方法 |
JP2007094891A (ja) | 2005-09-29 | 2007-04-12 | Matsushita Electric Ind Co Ltd | データベースおよびこれを用いたlsi機能検証方法 |
US7926020B1 (en) * | 2006-02-09 | 2011-04-12 | Yuan Lu | Methods for automatically generating assertions |
JP4480737B2 (ja) * | 2007-03-29 | 2010-06-16 | 富士通株式会社 | 論理検証支援プログラム、該プログラムを記録した記録媒体、論理検証支援装置、および論理検証支援方法 |
US7725851B2 (en) * | 2007-08-27 | 2010-05-25 | International Business Machines Corporation | Device, system and method for formal verification |
US8219376B2 (en) * | 2008-02-27 | 2012-07-10 | International Business Machines Corporation | Verification using directives having local variables |
JP5025542B2 (ja) * | 2008-03-27 | 2012-09-12 | 株式会社東芝 | プロパティ抽出装置及び方法 |
US9021409B2 (en) * | 2011-07-11 | 2015-04-28 | The Board Of Trustees Of The University Of Illinois | Integration of data mining and static analysis for hardware design verification |
-
2007
- 2007-06-28 JP JP2007171113A patent/JP5109143B2/ja not_active Expired - Fee Related
-
2008
- 2008-06-25 EP EP08011516A patent/EP2009564A1/en not_active Withdrawn
- 2008-06-27 US US12/163,486 patent/US8578308B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009009418A (ja) | 2009-01-15 |
US20090019406A1 (en) | 2009-01-15 |
US8578308B2 (en) | 2013-11-05 |
EP2009564A1 (en) | 2008-12-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5109143B2 (ja) | 検証装置および検証方法 | |
JP5350428B2 (ja) | 自動プログラム生成装置、方法及びコンピュータプログラム | |
EP2850529A2 (en) | System and methods for generating and managing a virtual device | |
JP2001142937A (ja) | 回路のスケジューリング正当性チェック方法及びスケジュール検証方法 | |
US20070061641A1 (en) | Apparatus and method for generating test driver | |
US9342439B2 (en) | Command coverage analyzer | |
US10592703B1 (en) | Method and system for processing verification tests for testing a design under test | |
CN113835945A (zh) | 芯片的测试方法、装置、设备及系统 | |
TWI309384B (ja) | ||
JP4147842B2 (ja) | 論理検証システム及び方法、論理コーン抽出装置及び方法、論理検証及び論理コーン抽出プログラム | |
CN115952758A (zh) | 芯片验证方法、装置、电子设备及存储介质 | |
Tiwari et al. | Reuse: reducing test effort | |
US8140315B2 (en) | Test bench, method, and computer program product for performing a test case on an integrated circuit | |
JP5233355B2 (ja) | プロパティ生成システムおよびプロパティ検証システム | |
CN117435483A (zh) | 基于Formal工具的仿真验证激励生成方法、装置、介质及终端 | |
KR20150128711A (ko) | 컴퓨터 시스템 활동의 트레이스 타임라인을 분석하기 위한 방법 및 시스템 | |
US8332201B1 (en) | Innovative verification methodology for deeply embedded computational element | |
JP2009211622A (ja) | 契約定義関数検証装置、その方法及びそのプログラム | |
Hofer et al. | Gui savvy end-to-end testing with smart monkeys | |
JPWO2012049816A1 (ja) | モデル検査装置、方法及びプログラム | |
WO2004068347A1 (en) | Method and apparatus for categorising test scripts | |
JP5233354B2 (ja) | プロパティ検証システム、プロパティ検証方法、及びプログラム | |
JP2007018313A (ja) | 回路設計プログラム、回路設計装置、回路設計方法 | |
CN112445528A (zh) | 基于流水线约束的结果自校验指令序列填充方法 | |
JP5034867B2 (ja) | ソフトウェア検証支援プログラム、該プログラムを記録した記録媒体、ソフトウェア検証支援装置、およびソフトウェア検証支援方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100628 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120409 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120529 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120605 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120802 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120821 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20120907 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120914 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120907 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151019 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5109143 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151019 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 Free format text: JAPANESE INTERMEDIATE CODE: R313114 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |