JP5034867B2 - ソフトウェア検証支援プログラム、該プログラムを記録した記録媒体、ソフトウェア検証支援装置、およびソフトウェア検証支援方法 - Google Patents
ソフトウェア検証支援プログラム、該プログラムを記録した記録媒体、ソフトウェア検証支援装置、およびソフトウェア検証支援方法 Download PDFInfo
- Publication number
- JP5034867B2 JP5034867B2 JP2007278997A JP2007278997A JP5034867B2 JP 5034867 B2 JP5034867 B2 JP 5034867B2 JP 2007278997 A JP2007278997 A JP 2007278997A JP 2007278997 A JP2007278997 A JP 2007278997A JP 5034867 B2 JP5034867 B2 JP 5034867B2
- Authority
- JP
- Japan
- Prior art keywords
- register
- software
- hardware
- check code
- verification support
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
まず、この発明の概要について説明する。図1は、ハードウェア/ソフトウェア混在システムの開発工程を示す説明図である。ハードウェア/ソフトウェア混在システムでは、ハードウェアとソフトウェアとを実装し各種の機能を実現する。このとき、ハードウェア/ソフトウェア混在システム開発においては、ハードウェア開発者によるハードウェア開発とソフトウェア開発者によるソフトウェア開発とがおこなわれる。このとき、開発期間の短縮化のために、ハードウェア開発とソフトウェア開発とを並行しておこなうことが望ましい。
つぎに、この発明の実施の形態にかかるソフトウェア検証装置のハードウェア構成について説明する。図2は、この発明の実施の形態にかかるソフトウェア検証装置のハードウェア構成を示す説明図である。
つぎに、この発明の実施の形態にかかる検証対象の一例について説明する。図3は、検証対象の一例を示す説明図である。図3において、検証対象であるSoC300は、CPU301と、HW(ハードウェア)ブロックA302と、HWブロックB303と、HWブロックC304と、メモリ305と、から構成されている。また、各構成部301〜305は、バス310によってそれぞれ接続されている。
つぎに、ソフトウェア検証環境について説明する。図4は、ソフトウェア検証環境の一例を示す説明図である。図4において、ソフトウェア検証環境400は、ISS(Instruction Set Simulator)401と、HWモデルA402と、HWモデルB403と、HWモデルC404と、メモリモデル405と、から構成されている。また、各構成部401〜405は、バスモデル410によってそれぞれ接続されている。
つぎに、この発明の実施の形態にかかるソフトウェア検証支援装置200の機能的構成について説明する。図5は、この発明の実施の形態にかかるソフトウェア検証支援装置の機能的構成を示すブロック図である。図5において、ソフトウェア検証支援装置200は、取得部501と、生成部502と、抽出部503と、作成部504と、出力部505と、から構成されている。
つぎに、この発明の実施の形態にかかるソフトウェア検証支援装置200のソフトウェア検証支援処理手順について説明する。図15は、この発明の実施の形態にかかるソフトウェア検証支援装置のソフトウェア検証支援処理手順を示すフローチャートである。
前記ハードウェアのレジスタ仕様を定義するレジスタ仕様情報を取得させる取得工程と、
前記取得工程によって取得されたレジスタ仕様情報に基づいて、前記ソフトウェアからの前記レジスタへのアクセスを検証するためのチェックコードを生成させる生成工程と、
前記生成工程によって生成されたチェックコードを出力させる出力工程と、
を前記コンピュータに実行させることを特徴とするソフトウェア検証支援プログラム。
前記生成工程は、
前記抽出工程によって抽出された条件に基づいて、前記レジスタへの書き込み時に前記他のレジスタが前記条件を満たしているか否かを判定するためのチェックコードを生成させることを特徴とする付記1に記載のソフトウェア検証支援プログラム。
前記レジスタ仕様情報の中から、前記レジスタごとに、当該レジスタを構成するビット列のうち書き込み可能なビット位置を指定するビットフィールドの値の有効範囲を抽出させ、
前記生成工程は、
前記抽出工程によって抽出された有効範囲に基づいて、前記レジスタへの書き込み時に前記ビットフィールドの値が前記有効範囲内となっているか否かを判定するためのチェックコードを生成させることを特徴とする付記1または2に記載のソフトウェア検証支援プログラム。
前記レジスタ仕様情報の中から、前記レジスタごとに、当該レジスタを構成する各ビットへの読み出しまたは/および書き込みの可否を特定するビットタイプを抽出させ、
前記生成工程は、
前記抽出工程によって抽出されたビットタイプに基づいて、読み出し専用レジスタへの書き込みを判定するためのチェックコードを生成させることを特徴とする付記1〜3のいずれか一つに記載のソフトウェア検証支援プログラム。
前記抽出工程によって抽出されたビットタイプに基づいて、書き込み専用レジスタへの読み出しを判定するためのチェックコードを生成させることを特徴とする付記4に記載のソフトウェア検証支援プログラム。
前記抽出工程によって抽出されたビットタイプに基づいて、ビットフィールドが定義されていない未定義ビットまたは読み出し専用ビットフィールドへの書き込みを判定するためのチェックコードを生成させることを特徴とする付記4または5に記載のソフトウェア検証支援プログラム。
前記レジスタ仕様情報の中から、前記ハードウェアのすべてのレジスタのレジスタアドレスを抽出させ、
前記生成工程は、
前記抽出工程によって抽出されたレジスタアドレスに基づいて、前記レジスタ仕様情報に定義されていない未定義レジスタへのアクセスを判定するためのチェックコードを生成させることを特徴とする付記1〜6のいずれか一つに記載のソフトウェア検証支援プログラム。
前記出力工程は、
前記作成工程によって作成されたハードウェア記述情報を出力させることを特徴とする付記1〜7のいずれか一つに記載のソフトウェア検証支援プログラム。
前記ハードウェアのレジスタ仕様を定義するレジスタ仕様情報を取得する取得手段と、
前記取得手段によって取得されたレジスタ仕様情報に基づいて、前記ソフトウェアからの前記レジスタへのアクセスを検証するためのチェックコードを生成する生成手段と、
前記生成手段によって生成されたチェックコードを出力する出力手段と、
を備えることを特徴とするソフトウェア検証支援装置。
前記ハードウェアのレジスタ仕様を定義するレジスタ仕様情報を取得する取得工程と、
前記取得工程によって取得されたレジスタ仕様情報に基づいて、前記ソフトウェアからの前記レジスタへのアクセスを検証するためのチェックコードを生成する生成工程と、
前記生成工程によって生成されたチェックコードを出力する出力工程と、
を含んだことを特徴とするソフトウェア検証支援方法。
301 CPU
302 HWブロックA
303 HWブロックB
304 HWブロックC
305 メモリ
306 ファームウェア
310 バス
401 ISS
402 HWモデルA
403 HWモデルB
404 HWモデルC
405 メモリモデル
406,407,408 アサーション
501 取得部
502 生成部
503 抽出部
504 作成部
505 出力部
R,R1,R2,R3 レジスタ仕様情報
D,D1 ハードウェア記述情報
Claims (8)
- ハードウェアとソフトウェアとからなるシステムのうち前記ソフトウェアの検証をコンピュータに支援させるソフトウェア検証支援プログラムにおいて、
前記ハードウェアのレジスタ仕様を定義するレジスタ仕様情報を取得させる取得工程と、
前記取得工程によって取得されたレジスタ仕様情報に基づいて、前記ソフトウェアからの前記レジスタへのアクセスを検証するためのチェックコードを生成させる生成工程と、
前記ハードウェアの機能のうち少なくとも前記ソフトウェアからのレジスタまたはメモリへの読み出し/書き込み機能を実現するハードウェアモデルの動作が表現され、前記ソフトウェアからの前記レジスタへのアクセスを検証するためのチェックコードの挿入位置が定義されたハードウェア記述情報に、前記生成工程によって生成されたチェックコードを挿入することにより、前記ソフトウェアの動作を検証するハードウェア記述情報を作成させる作成工程と、
前記作成工程によって作成されたハードウェア記述情報を出力させる出力工程と、
を前記コンピュータに実行させることを特徴とするソフトウェア検証支援プログラム。 - 前記取得工程によって取得されたレジスタ仕様情報の中から、前記レジスタごとに、前記レジスタへの書き込み時に当該レジスタとは異なる他のレジスタが満たすべき条件を抽出させる抽出工程を前記コンピュータに実行させ、
前記生成工程は、
前記抽出工程によって抽出された条件に基づいて、前記レジスタへの書き込み時に前記他のレジスタが前記条件を満たしているか否かを判定するためのチェックコードを生成させることを特徴とする請求項1に記載のソフトウェア検証支援プログラム。 - 前記抽出工程は、
前記レジスタ仕様情報の中から、前記レジスタごとに、当該レジスタを構成するビット列のうち書き込み可能なビット位置を指定するビットフィールドの値の有効範囲を抽出させ、
前記生成工程は、
前記抽出工程によって抽出された有効範囲に基づいて、前記レジスタへの書き込み時に前記ビットフィールドの値が前記有効範囲内となっているか否かを判定するためのチェックコードを生成させることを特徴とする請求項1または2に記載のソフトウェア検証支援プログラム。 - 前記抽出工程は、
前記レジスタ仕様情報の中から、前記レジスタごとに、当該レジスタを構成する各ビットへの読み出しまたは/および書き込みの可否を特定するビットタイプを抽出させ、
前記生成工程は、
前記抽出工程によって抽出されたビットタイプに基づいて、読み出し専用レジスタへの書き込みを判定するためのチェックコードを生成させることを特徴とする請求項1〜3のいずれか一つに記載のソフトウェア検証支援プログラム。 - 前記生成工程は、
前記抽出工程によって抽出されたビットタイプに基づいて、書き込み専用レジスタへの読み出しを判定するためのチェックコードを生成させることを特徴とする請求項4に記載のソフトウェア検証支援プログラム。 - 請求項1〜5のいずれか一つに記載のソフトウェア検証支援プログラムを記録したコンピュータに読み取り可能な記録媒体。
- ハードウェアとソフトウェアとからなるシステムの前記ソフトウェアの検証を支援するソフトウェア検証支援装置において、
前記ハードウェアのレジスタ仕様を定義するレジスタ仕様情報を取得する取得手段と、
前記取得手段によって取得されたレジスタ仕様情報に基づいて、前記ソフトウェアからの前記レジスタへのアクセスを検証するためのチェックコードを生成する生成手段と、
前記ハードウェアの機能のうち少なくとも前記ソフトウェアからのレジスタまたはメモリへの読み出し/書き込み機能を実現するハードウェアモデルの動作が表現され、前記ソフトウェアからの前記レジスタへのアクセスを検証するためのチェックコードの挿入位置が定義されたハードウェア記述情報に、前記生成手段によって生成されたチェックコードを挿入することにより、前記ソフトウェアの動作を検証するハードウェア記述情報を作成する作成手段と、
前記作成手段によって作成されたハードウェア記述情報を出力する出力手段と、
を備えることを特徴とするソフトウェア検証支援装置。 - ハードウェアとソフトウェアとからなるシステムの前記ソフトウェアの検証を支援するソフトウェア検証支援方法において、
コンピュータが、
前記ハードウェアのレジスタ仕様を定義するレジスタ仕様情報を取得する取得工程と、
前記取得工程によって取得されたレジスタ仕様情報に基づいて、前記ソフトウェアからの前記レジスタへのアクセスを検証するためのチェックコードを生成する生成工程と、
前記ハードウェアの機能のうち少なくとも前記ソフトウェアからのレジスタまたはメモリへの読み出し/書き込み機能を実現するハードウェアモデルの動作が表現され、前記ソフトウェアからの前記レジスタへのアクセスを検証するためのチェックコードの挿入位置が定義されたハードウェア記述情報に、前記生成工程によって生成されたチェックコードを挿入することにより、前記ソフトウェアの動作を検証するハードウェア記述情報を作成する作成工程と、
前記作成工程によって作成されたハードウェア記述情報を出力する出力工程と、
を実行することを特徴とするソフトウェア検証支援方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007278997A JP5034867B2 (ja) | 2007-10-26 | 2007-10-26 | ソフトウェア検証支援プログラム、該プログラムを記録した記録媒体、ソフトウェア検証支援装置、およびソフトウェア検証支援方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007278997A JP5034867B2 (ja) | 2007-10-26 | 2007-10-26 | ソフトウェア検証支援プログラム、該プログラムを記録した記録媒体、ソフトウェア検証支援装置、およびソフトウェア検証支援方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009110076A JP2009110076A (ja) | 2009-05-21 |
JP5034867B2 true JP5034867B2 (ja) | 2012-09-26 |
Family
ID=40778538
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007278997A Expired - Fee Related JP5034867B2 (ja) | 2007-10-26 | 2007-10-26 | ソフトウェア検証支援プログラム、該プログラムを記録した記録媒体、ソフトウェア検証支援装置、およびソフトウェア検証支援方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5034867B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013109673A (ja) * | 2011-11-22 | 2013-06-06 | Fujitsu Semiconductor Ltd | シミュレーション装置、シミュレーション方法、およびシミュレーションプログラム |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0765046A (ja) * | 1993-08-24 | 1995-03-10 | Hitachi Ltd | 論理装置の検証方法 |
JP4314824B2 (ja) * | 2003-01-14 | 2009-08-19 | ソニー株式会社 | 情報処理装置および方法、並びにプログラム |
JP2005108007A (ja) * | 2003-09-30 | 2005-04-21 | Matsushita Electric Ind Co Ltd | Lsi設計検証装置及びlsi設計検証方法 |
JP2005321848A (ja) * | 2004-05-06 | 2005-11-17 | Matsushita Electric Ind Co Ltd | システムシミュレーション実行プログラムおよびハードウェア記述変換プログラム |
JP2005327192A (ja) * | 2004-05-17 | 2005-11-24 | Ricoh Co Ltd | ハードウエア設計システムおよびその方法 |
JP2006133969A (ja) * | 2004-11-04 | 2006-05-25 | Canon Inc | 情報処理装置、起動エラー検出方法、及びプログラム |
JP4492803B2 (ja) * | 2005-03-31 | 2010-06-30 | 日本電気株式会社 | 動作合成装置及びプログラム |
JP2007011467A (ja) * | 2005-06-28 | 2007-01-18 | Matsushita Electric Ind Co Ltd | アサーション記述自動生成方法および装置 |
JP4599266B2 (ja) * | 2005-09-27 | 2010-12-15 | 株式会社東芝 | シミュレーション装置及びシミュレーション方法 |
-
2007
- 2007-10-26 JP JP2007278997A patent/JP5034867B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009110076A (ja) | 2009-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2795244B2 (ja) | プログラムデバッグシステム | |
US6587995B1 (en) | Enhanced programmable core model with integrated graphical debugging functionality | |
US8666723B2 (en) | System and methods for generating and managing a virtual device | |
US7472361B2 (en) | System and method for generating a plurality of models at different levels of abstraction from a single master model | |
US8326592B2 (en) | Method and system for verifying electronic designs having software components | |
JPH11513512A (ja) | ディジタル信号プロセッサの製造方法 | |
US20160232084A1 (en) | Class object handle tracking | |
CN117422026B (zh) | 一种基于risc-v架构的处理器验证系统 | |
JP5109143B2 (ja) | 検証装置および検証方法 | |
JP2004038617A (ja) | 論理検証システム及び方法、論理コーン抽出装置及び方法、論理検証及び論理コーン抽出プログラム | |
JP5034916B2 (ja) | 性能評価モデル生成方法、システム性能評価方法、及び性能評価モデル生成装置 | |
JP5233355B2 (ja) | プロパティ生成システムおよびプロパティ検証システム | |
JP5034867B2 (ja) | ソフトウェア検証支援プログラム、該プログラムを記録した記録媒体、ソフトウェア検証支援装置、およびソフトウェア検証支援方法 | |
US10816600B1 (en) | Protocol analysis and visualization during simulation | |
JP4881769B2 (ja) | 半導体集積回路設計支援装置、半導体集積回路設計支援方法、半導体集積回路設計支援プログラム | |
JP2007018313A (ja) | 回路設計プログラム、回路設計装置、回路設計方法 | |
JP3745968B2 (ja) | 試験システム及び試験方法及び試験プログラム及び試験プログラムを記録した計算機で読み取り可能な記録媒体 | |
JP5799589B2 (ja) | 検証方法及び検証プログラム | |
JP2004118518A (ja) | シミュレータ、そのシミュレータをコンピュータ読み取り可能に記録した記録媒体 | |
JP2004013190A (ja) | ソフトウエア開発環境、シミュレータ及び記録媒体 | |
JP2004145670A (ja) | テストベンチ生成方法、テストベンチ生成装置、及びコンピュータプログラム | |
JP5233354B2 (ja) | プロパティ検証システム、プロパティ検証方法、及びプログラム | |
US8881096B2 (en) | Computer product, IP model generating apparatus, and IP model generating method | |
JP2011145880A (ja) | 半導体集積回路の論理検証にて使用するテストタスクの生成方法 | |
US20060178863A1 (en) | Combining and representing signals of a hardware simulation device and elements of a program listing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100616 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111220 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120605 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120618 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150713 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |