JP4881769B2 - 半導体集積回路設計支援装置、半導体集積回路設計支援方法、半導体集積回路設計支援プログラム - Google Patents
半導体集積回路設計支援装置、半導体集積回路設計支援方法、半導体集積回路設計支援プログラム Download PDFInfo
- Publication number
- JP4881769B2 JP4881769B2 JP2007069650A JP2007069650A JP4881769B2 JP 4881769 B2 JP4881769 B2 JP 4881769B2 JP 2007069650 A JP2007069650 A JP 2007069650A JP 2007069650 A JP2007069650 A JP 2007069650A JP 4881769 B2 JP4881769 B2 JP 4881769B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- netlist
- description data
- integrated circuit
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
(実施形態)
以下に本発明の実施形態について説明する。図2は本発明の半導体集積回路設計支援装置200の機能構成を説明する図である。
210 ハードウェア記述データ格納装置
220 テストベンチ格納装置
230 ゲートレベルネットリスト格納装置
240 論理合成部
250 RTLシミュレーション部
260 ネットリストシミュレーション部
270 監視対象信号抽出部
280 信号検索部
290 等価信号抽出部
Claims (4)
- 半導体集積回路の機能を実現するレジスタ転送レベルのハードウェア記述データを、テストベンチ記述データを用いてシミュレーションする半導体集積回路設計支援装置において、
前記シミュレーションの際に、テストベンチ記述データにおいて監視対象となる前記ハードウェア記述データに含まれる信号を抽出する監視対象信号抽出手段と、
前記監視対象信号抽出手段により抽出された信号と名称が同様の信号を、前記ハードウェア記述データより生成されるネットリストから検索する信号検索手段と、
前記ネットリストに検索対象の信号が含まれない場合に、前記監視対象信号抽出手段により抽出された信号と論理的に等価の信号を前記ネットリストから抽出する等価信号抽出手段と、
前記ネットリストに検索対象の信号が含まれる場合は前記テストベンチ記述データを用いて前記ネットリストの動作を検証するシミュレーションを行い、前記ネットリストに検索対象の信号が含まれない場合は前記等価信号抽出手段により抽出された信号を監視対象として前記ネットリストの動作を検証するシミュレーションを行うネットリストシミュレーション実行手段と、を有することを特徴とする半導体集積回路設計支援装置。 - 前記ハードウェア記述データが格納される第一の格納装置と、前記テストベンチ記述データが格納される第二の格納装置と、前記ネットリストが格納される第三の格納装置とを有し、
前記第一の格納装置及び前記第二の格納装置から、前記ハードウェア記述データ及び前記テストベンチを読み出す第一の読出手段と、
前記第二の格納装置及び第三の格納装置から前記テストベンチ及び前記ネットリストを読み出す第二の読出手段とを有することを特徴とする請求項1に記載の半導体集積回路設計支援装置。 - 半導体集積回路の機能を実現するレジスタ転送レベルのハードウェア記述データが格納される第一の格納装置と、テストベンチ記述データが格納される第二の格納装置と、ネットリストが格納される第三の格納装置とを有し、前記ハードウェア記述データと前記テストベンチ記述データとを用いて前記ネットリストの動作を検証するシミュレーションを行う半導体集積回路設計支援装置による半導体集積回路設計支援方法において、
前記シミュレーションの際に、前記第二の格納装置から前記テストベンチ記述データを読み出し、前記第一の格納装置から前記ハードウェア記述データを読み出し、前記テストベンチ記述データにおいて監視対象となる前記ハードウェア記述データに含まれる信号を抽出する監視対象信号抽出手順と、
前記第三の格納装置から前記ネットリストを読み出し、前記監視対象信号抽出手順において抽出された信号と名称が同様の信号を前記ネットリストから検索する信号検索手順と、
前記ネットリストに検索対象の信号が含まれない場合に、前記抽出された信号と論理的に等価の信号を前記ネットリストから抽出する等価信号抽出手順と、
前記ネットリストに検索対象の信号が含まれる場合は前記テストベンチ記述データを用いて前記ネットリストの動作を検証するシミュレーションを行い、前記ネットリストに検索対象の信号が含まれない場合は前記等価信号抽出手順において抽出された信号を監視対象として前記ネットリストの動作を検証するシミュレーションを行うネットリストシミュレーション実行手順と、を有することを特徴とする半導体集積回路設計支援方法。 - 半導体集積回路の機能を実現するレジスタ転送レベルのハードウェア記述データが格納される第一の格納装置と、テストベンチ記述データが格納される第二の格納装置と、ネットリストが格納される第三の格納装置とを有し、前記ハードウェア記述データと前記テストベンチ記述データとを用いて前記ネットリストの動作を検証するシミュレーションを行う半導体集積回路設計支援装置における半導体集積回路設計支援プログラムであって、
コンピュータに、
前記シミュレーションの際に、前記第二の格納装置から前記テストベンチ記述データを読み出し、前記第一の格納装置から前記ハードウェア記述データを読み出し、前記テストベンチ記述データにおいて監視対象となる前記ハードウェア記述データに含まれる信号を抽出する監視対象信号抽出ステップと、
前記第三の格納装置から前記ネットリストを読み出し、前記監視対象信号抽出ステップにおいて抽出された信号と名称が同様の信号を前記ネットリストから検索する信号検索ステップと、
前記ネットリストに検索対象の信号が含まれない場合に、前記抽出された信号と論理的に等価の信号を前記ネットリストから抽出する等価信号抽出ステップと、
前記ネットリストに検索対象の信号が含まれる場合は前記テストベンチ記述データを用いて前記ネットリストの動作を検証するシミュレーションを行い、前記ネットリストに検索対象の信号が含まれない場合は前記等価信号抽出ステップにおいて抽出された信号を監視対象として前記ネットリストの動作を検証するシミュレーションを行うネットリストシミュレーション実行ステップと、を実行させることを特徴とする半導体集積回路設計支援プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007069650A JP4881769B2 (ja) | 2007-03-16 | 2007-03-16 | 半導体集積回路設計支援装置、半導体集積回路設計支援方法、半導体集積回路設計支援プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007069650A JP4881769B2 (ja) | 2007-03-16 | 2007-03-16 | 半導体集積回路設計支援装置、半導体集積回路設計支援方法、半導体集積回路設計支援プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008234080A JP2008234080A (ja) | 2008-10-02 |
JP4881769B2 true JP4881769B2 (ja) | 2012-02-22 |
Family
ID=39906806
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007069650A Expired - Fee Related JP4881769B2 (ja) | 2007-03-16 | 2007-03-16 | 半導体集積回路設計支援装置、半導体集積回路設計支援方法、半導体集積回路設計支援プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4881769B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4983642B2 (ja) * | 2008-02-20 | 2012-07-25 | 富士通セミコンダクター株式会社 | 設計検証プログラム、設計検証方法および設計検証装置 |
JP5718166B2 (ja) * | 2011-06-10 | 2015-05-13 | 富士通株式会社 | 設計検証方法及びプログラム |
JP6051629B2 (ja) * | 2012-07-09 | 2016-12-27 | 富士通株式会社 | 電力見積支援プログラム、電力見積支援装置および電力見積支援方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005242812A (ja) * | 2004-02-27 | 2005-09-08 | Nec Electronics Corp | 回路設計支援システム、回路設計支援方法及びプログラム |
JP2006163600A (ja) * | 2004-12-03 | 2006-06-22 | Canon Inc | 内部信号監視方法及び論理シミュレーション装置 |
-
2007
- 2007-03-16 JP JP2007069650A patent/JP4881769B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008234080A (ja) | 2008-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8887113B2 (en) | Compiler for closed-loop 1xN VLSI design | |
US7472361B2 (en) | System and method for generating a plurality of models at different levels of abstraction from a single master model | |
US10437946B1 (en) | Using implemented core sources for simulation | |
US20100058270A1 (en) | Hierarchy Reassembler for 1xN VLSI Design | |
JP4492803B2 (ja) | 動作合成装置及びプログラム | |
US8522182B2 (en) | Generation of an end point report for a timing simulation of an integrated circuit | |
US8782581B2 (en) | Test bench hierarchy and connectivity in a debugging environment | |
US9235672B2 (en) | High-level synthesis data generation apparatus, high-level synthesis apparatus, and high-level synthesis data generation method | |
US8504347B2 (en) | Simulation apparatus, simulation method, and program to perform simulation on design data of a target circuit | |
US20140331195A1 (en) | Test bench hierarchy and connectivity in a debugging environment | |
JP5163350B2 (ja) | 検証支援プログラム、検証支援装置および検証支援方法 | |
JP5034916B2 (ja) | 性能評価モデル生成方法、システム性能評価方法、及び性能評価モデル生成装置 | |
JP4881769B2 (ja) | 半導体集積回路設計支援装置、半導体集積回路設計支援方法、半導体集積回路設計支援プログラム | |
JP2004070457A (ja) | シミュレーション用カバレッジ算出装置及びシミュレーション用カバレッジ算出方法 | |
US20160246601A1 (en) | Technique for translating dependent instructions | |
US6668359B1 (en) | Verilog to vital translator | |
JP7351189B2 (ja) | タイミング制約抽出装置、タイミング制約抽出方法およびタイミング制約抽出プログラム | |
JP5110206B2 (ja) | 動作合成装置、動作合成方法、ならびに、プログラム | |
JP4983642B2 (ja) | 設計検証プログラム、設計検証方法および設計検証装置 | |
JP2010257003A (ja) | 論理等価性検証システム、論理等価性検証方法、半導体集積回路の製造方法、制御プログラムおよび可読記憶媒体 | |
JP2006285860A (ja) | シミュレーションモデル生成方法およびその装置 | |
JP2007241836A (ja) | マルチサイクルパス検証方法 | |
JP2006221473A (ja) | 論理検証装置、論理検証方法および論理検証プログラム | |
JP6317603B2 (ja) | 情報処理装置、情報処理装置の制御方法及びプログラム | |
JP2005301498A (ja) | 論理データ作成方法及び論理シミュレータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091124 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110615 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110705 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110902 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111108 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111205 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4881769 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141209 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |