JP2008234080A - 半導体集積回路設計支援装置、半導体集積回路設計支援方法、半導体集積回路設計支援プログラム、半導体集積回路、半導体集積回路の製造方法 - Google Patents

Abstract

【課題】ＲＴＬのシミュレーションにおいて監視対象とされたＲＴＬに含まれる信号がゲートレベルネットリストに含まれていない場合でも、テストベンチを書き換えることなくゲートレベルネットリストのシミュレーションを行うことが可能な半導体集積回路設計支援装置、半導体集積回路設計支援方法、半導体集積回路設計支援プログラムを提供する。
【解決手段】半導体集積回路設計支援装置２００は、ネットリストから、ＲＴＬ内で監視対象とされた信号と等価の信号を抽出する等価信号抽出部２９０を有する。ＲＴＬ内で監視対象とされた信号がゲートレベルネットリストに含まれない場合に、等価信号抽出部１９０により抽出された信号を監視対象の信号としてゲートレベルネットリストのシミュレーションを行う。
【選択図】図２

Description

本発明は、半導体集積回路設計支援装置、半導体集積回路設計支援方法、半導体集積回路設計支援プログラムに関する。

近年の半導体集積回路の設計は、半導体集積回路設計支援装置を用いて行うことが一般的である。半導体集積回路設計支援装置は、一般的に設計ツールであるＣＡＤ（Computer Aided Design）ツールを備えている。半導体集積回路設計支援装置では、このＣＡＤツールによりハードウェア記述言語（ＨＤＬ，Hardware Description Language）で記述されたファイルを読み込み、設計支援対象となる回路の接続状態を示すデータであるネットリストを生成することができる。このようなハードウェア記述データからネットリスト生成することを論理合成と言う。ここでＨＤＬとは、ハードウェア記述のためのプログラミング言語であり、主に半導体集積回路の設計に用いられる。また半導体集積回路設計支援装置では、ハードウェア記述データやネットリストが正しく機能するか否かを検証するためのシミュレーションが行われる。

以下に図１を参照して、従来の半導体集積回路設計支援装置における半導体集積回路の設計について説明する。図１は従来の半導体集積回路設計支援装置１０における半導体集積回路の設計について説明する図である。

半導体集積回路設計支援装置１０は、ハードウェア記述データ格納装置に格納されたハードウェア記述データ１００と、ゲートレベルネットリスト格納装置に格納されたゲートレベルネットリスト１０２と、テストベンチ格納装置に格納されたテストベンチ１０３とを有する。

ハードウェア記述データ１００は、半導体集積回路において回路として実現したい部分をレジスタ転送レベル（ＲＴＬ）で記述したデータである。ここで、ハードウェア記述データとは、例えばＶｅｒｉｌｏｇＨＤＬ（Hardware Description Language）などであり、レジスタ転送レベルで記述されたハードウェア記述データ１００を以下の説明でＲＴＬ１００と呼ぶ。

ゲートレベルネットリスト１０は、論理合成によりＲＴＬ１００から生成されたゲートレベルのネットリストである。テストベンチ１０３は、ハードウェア記述言語で記述されたデータであり、ＲＴＬ１００のシミュレーションを行うためのデータである。

半導体集積回路設計支援装置１０では、テストベンチ１０３により、ＲＴＬ１００が正しく動作するか否かを検証するためのシミュレーションを行う。ここではＲＴＬ１００に対し、検証用の信号列（入力パターン）を入力する。そしてＲＴＬ１００の論理シミュレーションを実行し、ＲＴＬ１００から生成される信号や、ＲＴＬ１００内部の信号を監視することで、ＲＴＬ１００が正しく動作しているか否かを検証する。

また半導体集積回路設計支援装置１０では、ゲートレベルネットリスト１０２の動作を検証するためのシミュレーションにおいても、テストベンチ１０３が使用される。

特許文献１には、プログラムの動作を変えることなく、第三者にはプログラム中のアルゴリズムが理解しにくくなるようなソースコードの変換を行うソースコード変換装置、ソースコード変換方法、ソースコード変換プログラム、前記プログラムを格納した記憶媒体が記載されている。
特開２００５−６３１２１号公報

しかしながら、上記従来の技術では、テストベンチによるＲＴＬのシミュレーションにおいてＲＴＬ内部の信号を監視する場合に、監視対象としている信号がゲートレベルネットリスト中に見つからないことがある。その理由としては、例えば論理合成による信号の名称の変更や、論理合成における最適化による信号の削除などが挙げられる。

このような場合、ゲートレベルネットリストのシミュレーションにおいて、ＲＴＬのシミュレーションに使用したテストベンチをそのまま使用することができず、設計者がテストベンチを修正する必要があった。

本発明は、上記の問題点を鑑みてこれを解消すべく成されたものであり、ＲＴＬのシミュレーションにおいて監視対象とされたＲＴＬに含まれる信号がゲートレベルネットリストに含まれていない場合でも、テストベンチを書き換えることなくゲートレベルネットリストのシミュレーションに使用することが可能な半導体集積回路設計支援装置、半導体集積回路設計支援方法、半導体集積回路設計支援プログラムを提供することを目的としている。

本発明は、上記目的を達成するために、以下の如き構成を採用した。

本発明の半導体集積回路設計支援装置は、半導体集積回路の機能を実現するレジスタ転送レベルのハードウェア記述データを、テストベンチ記述データを用いてシミュレーションする半導体集積回路設計支援装置において、前記シミュレーションの際に、前記テストベンチ記述データにおいて監視対象となる前記ハードウェア記述データに含まれる信号を抽出する監視対象信号抽出手段と、前記監視対象信号抽出手段により抽出された信号と同様の信号を前記ネットリストから検索する信号検索手段と、前記ネットリストに検索対象の信号が含まれない場合に、前記監視対象信号抽出手段により抽出された信号と等価の信号を前記ネットリストから抽出する等価信号抽出手段とを有する構成とした。

係る構成によれば、テストベンチを書き換えることなく前記ネットリストのシミュレーションに使用することできる。

また本発明の半導体集積回路設計支援装置は前記ハードウェア記述データが格納される第一の格納装置と、前記テストベンチ記述データが格納される第二の格納装置と、前記ネットリストが格納される第三の格納装置とを有し、前記第一の格納装置及び前記第二の格納装置から、前記ハードウェア記述データ及び前記テストベンチを読み出す第一の読出手段と、前記第二の格納装置及び第三の格納装置から前記テストベンチ及び前記ネットリストを読み出す第二の読出手段とを有する構成としても良い。

また、前記テストベンチにおいて、前記等価信号抽出手段により抽出された信号を監視対象として前記ネットリストのシミュレーションを行うネットリストシミュレーション実行手段を有する構成としても良い。

係る構成によれば、テストベンチを書き換えることなく前記ネットリストのシミュレーションを実行することができる。

本発明の半導体集積回路設計支援方法は、半導体集積回路の機能を実現するレジスタ転送レベルのハードウェア記述データを、テストベンチ記述データを用いてシミュレーションする半導体集積回路設計支援装置による半導体集積回路設計支援方法において、前記シミュレーションの際に、前記テストベンチ記述データにおいて監視対象となる前記ハードウェア記述データに含まれる信号を抽出する監視対象信号抽出手順と、前記抽出された信号と同様の信号を前記ネットリストから検索する信号検索手順と、前記ネットリストに検索対象の信号が含まれない場合に、前記抽出された信号と等価の信号を前記ネットリストから抽出する等価信号抽出手順とを有する方法とすることができる。

係る方法によれば、テストベンチを書き換えることなく前記ネットリストのシミュレーションに使用することできる。

本発明の半導体集積回路設計支援プログラムは、 半導体集積回路の機能を実現するレジスタ転送レベルのハードウェア記述データを、テストベンチ記述データを用いてシミュレーションする半導体集積回路設計支援装置における半導体集積回路設計支援プログラムであって、コンピュータに、前記シミュレーションの際に、前記テストベンチ記述データにおいて監視対象となる前記ハードウェア記述データに含まれる信号を抽出する監視対象信号抽出ステップと、前記抽出された信号と同様の信号を前記ネットリストから検索する信号検索ステップと、前記ネットリストに検索対象の信号が含まれない場合に、前記抽出された信号と等価の信号を前記ネットリストから抽出する等価信号抽出ステップとを実行させるプログラムとすることができる。

係るプログラムによれば、テストベンチを書き換えることなく前記ネットリストのシミュレーションに使用することできる。

本発明によれば、ＲＴＬのシミュレーションにおいて監視対象とされたＲＴＬに含まれる信号がゲートレベルネットリストに含まれていない場合でも、テストベンチを書き換えることなくゲートレベルネットリストのシミュレーションに使用することができる。

本発明では、テストベンチを用いたシミュレーションにおいて、ゲートレベルネットリストから、ＲＴＬ内で監視対象とされた信号と等価の信号を抽出する等価信号抽出部を有する。そして本発明では、ＲＴＬ内で監視対象とされた信号がゲートレベルネットリストに含まれない場合に、等価信号抽出部により抽出された信号を監視対象の信号としてゲートレベルネットリストのシミュレーションを行う。
（実施形態）
以下に本発明の実施形態について説明する。図２は本発明の半導体集積回路設計支援装置２００の機能構成を説明する図である。

半導体集積回路設計支援装置２００は、ハードウェア記述データ格納装置２１０、テストベンチ格納装置２２０、ゲートレベルネットリスト格納装置２３０、論理合成部２４０、ＲＴＬシミュレーション部２５０、ネットリストシミュレーション部２６０、監視対象信号抽出部２７０、信号検索部２８０、等価信号抽出部２９０とを備える。尚ここでの各部は、半導体集積回路設計支援装置２００において実現される各機能を示している。

半導体集積回路設計支援装置２００は、例えば演算処理装置と記憶装置とを有する一般のコンピュータに、本実施形態で説明する各機能を実現させるコンピュータプログラムがインストールされることにより実現されても良い。

以下に本実施形態の半導体集積回路設計支援装置２００の有する各装置について説明する。

ハードウェア記述データ格納装置２１０には、半導体集積回路設計支援装置２００による設計支援対象となる半導体集積回路において、実現したい機能がハードウェア記述言語により記述されたハードウェア記述データが格納される。ハードウェア記述データ格納装置２１０に格納されるハードウェア記述データは、レジスタ転送レベル（ＲＴＬ）で記述されている。レジスタ転送レベルとは、半導体集積回路におけるレジスタと演算器との間の接続（配信）を記述したものである。本実施形態の以下の説明において、ハードウェア記述データ格納装置２１０に格納されたＲＴＬで記述されたハードウェア記述データとＲＴＬと呼ぶ。

テストベンチ格納装置２２０には、ＲＴＬの動作を検証するためのシミュレーションを行うテストベンチが格納されている。テストベンチとは、言語設計において自動的に評価用のテストデータを生成する記述を追加し、シミュレーション対象を含めて動作テストを行う記述である。

ゲートレベルネットリスト格納装置２３０は、本実施形態の半導体集積回路設計支援装置２００による設計支援対象となる半導体集積回路のゲートレベルのネットリストが格納される。ゲートレベルネットリスト格納装置２３０に格納されるネットリストは、ハードウェア記述データ格納装置２１０に格納されたＲＴＬが論理合成部２４０に読み込まれ、ＲＴＬを用いて論理合成部２１０により自動的に生成される。尚ここで、ゲートレベルとは、半導体集積回路をフリップフロップやゲート（論理）回路を用いた回路図で表現することを示す。またネットリストとは、このフリップフロップやゲート回路の接続（配線）を示す接続情報である。

次に本実施形態の半導体集積回路設計支援装置２００の有する各部について説明する。

論理合成部２４０は、ハードウェア記述データ格納装置２１０よりＲＴＬを読み出し、このＲＴＬに基づきゲートレベルのネットリストを生成する。論理合成部２４０により生成されたゲートレベルのネットリストは、ゲートレベルネットリスト格納装置２３０に格納される。

ＲＴＬシミュレーション部２５０では、ＲＴＬの動作を検証するためのシミュレーションが行われる。ＲＴＬシミュレーション部２５０は、本実施形態の半導体集積回路設計支援装置２００の有する第一の読出部となる読出部２５１と、ＲＴＬシミュレーションを実行するＲＴＬシミュレーション実行部２５２とを備える。

読出部２５１は、ハードウェア記述データ格納装置２１０に格納されたＲＴＬと、テストベンチ格納部２２０に格納されたテストベンチを読み出す。ＲＴＬシミュレーション実行部２５２は、読出部２５１により読み出されたＲＴＬとテストベンチにより、ＲＴＬの動作を検証するシミュレーションを実行する。ＲＴＬシミュレーション実行部２５２では、ＲＴＬに含まれる信号のうち、特定の信号の流れを監視することによりＲＴＬの機能の正当性を検証することができる。

ネットリストシミュレーション部２６０は、ネットリストの動作を検証するためのシミュレーションが行われる。ネットリストシミュレーション部２６０は、本実施形態の半導体集積回路設計支援装置２００の有する第二の読出部となる読出部２６１と、ネットリストシミュレーションを実行するネットリストシミュレーション実行部２６２とを備える。

読出部２６１は、ゲートレベルネットリスト格納装置２３０からネットリストを読み出し、テストベンチ格納部２２０からテストベンチを読み出す。ネットリストシミュレーション実行部２６２は、読出部２６１により読み出されネットリストとテストベンチにより、ネットリストの動作を検証するシミュレーションを実行する。尚、半導体集積回路設計支援装置２００におけるネットリストのシミュレーションに用いられるテストベンチは、ＲＴＬのシミュレーションに用いられたテストベンチと同様のものである。

ネットリストシミュレーション実行部２６２では、ＲＴＬのシミュレーションで用いられるテストベンチと同様のテストベンチを用いてネットリストのシミュレーションを行う。すなわちネットリストシミュレーション実行部２６２では、ＲＴＬのシミュレーションにおいて監視対象とされた信号と同様の信号の流れを監視する。本実施形態の半導体集積回路設計支援装置２００では、係る構成により、ネットリストの機能とＲＴＬの機能とが等価か否かを検証する。

尚本実施形態では、ＲＴＬシミュレーション実行部２５２とネットリストシミュレーション実行部２６２とが別々に設けられたものとして説明したが、半導体集積回路設計支援装置２００の構成はこれに限定されない。ＲＴＬシミュレーション実行部２５２及びネットリストシミュレーション実行部２６２は、半導体集積回路設計支援装置２００において実現される機能である。従って半導体集積回路設計支援装置２００には、ＲＴＬのシミュレーションとネットリストのシミュレーションとの両方を行うシミュレーション実行部が備わっていれば良く、それぞれ別々にシミュレーション実行部が備えられていなくても良い。

監視対象信号抽出部２７０は、ＲＴＬシミュレーション実行部２５１において実行されるシミュレーションにおいて、ＲＴＬに含まれる監視対象とされた信号を抽出する。信号検索部２８０は、ネットリストに含まれる信号において、ＲＴＬのシミュレーションで監視対象とされた信号と同様の信号が存在するか否かを検索する。

等価信号抽出部２９０は、監視対象信号抽出部２７０により抽出された信号と論理的に等価な信号をネットリストから抽出する。

次に本実施形態の半導体集積回路設計支援装置２００の動作について説明する。図３は、本発明の半導体集積回路設計支援装置２００の動作を説明するフローチャートである。

本実施形態の半導体集積回路設計支援装置２００において設計支援対象となる半導体集積回路の設計を行う際に、半導体集積回路設計支援装置２００では半導体集積回路の機能を検証する。

半導体集積回路設計支援装置２００のＲＴＬシミュレーション部２５０において、読出部２５１は、ハードウェア記述データ格納装置２１０からＲＴＬを読み出し、テストベンチ格納装置２２０からＲＴＬの動作検証用のテストベンチを読み出す（Ｓ３１）。ＲＴＬシミュレーション実行部２５２は、読み出されたＲＴＬとテストベンチに基づき、ＲＴＬのシミュレーションを実行する（Ｓ３２）。ここで監視対象信号抽出部２７０は、ＲＴＬに含まれる信号のうち、監視対象となっている信号を抽出する（Ｓ３３）。

また半導体集積回路設計支援装置２００は、ネットリストシミュレーション部２６０において、読出部２６１によりゲートレベルネットリスト格納装置２３０からネットリストを読み出し、テストベンチ格納部装置２２０からＲＴＬシミュレーション用のテストベンチを読み出す（Ｓ３４）。

ここで半導体集積回路設計支援装置２００では、信号検索部２８０により、Ｓ３３で抽出された監視対象とされた信号と同様の信号が、Ｓ３４で読み出されたネットリストに含まれているか否かを検索する（Ｓ３５）。Ｓ３５における検索において、ネットリストに該当する信号があった場合（Ｓ３６）、ネットリストシミュレーション実行部２６２は、Ｓ３４で読み出したテストベンチを用いてネットリストの動作を検証するシミュレーションを実行する（Ｓ３７）。

Ｓ３６の検索において、ネットリストに該当する信号がなかった場合、半導体集積回路設計支援装置２００は、等価信号抽出部２９０によりＳ３３で抽出された信号と論理的に等価な信号をネットリストから抽出する（Ｓ３８）。尚ここで、Ｓ３３で抽出された信号と等価な信号は、公知技術である等価検証技術により抽出されても良い。例えば市販の等価性検証ツールなどを用いても良い。

Ｓ３８において、監視対象の信号と等価な信号が抽出されると、ネットリストシミュレーション実行部２６２は、Ｓ３８で抽出された信号を監視対象としてネットリストの動作を検証するためのシミュレーションを実行する（Ｓ３９）。

このように、本発明の半導体集積回路設計支援装置２００では、ネットリストにＲＴＬで監視対象とされた信号と同様の信号が存在しない場合でも、ネットリストから自動的にこの信号と等価な信号を抽出する。そして抽出された等価な信号を新たな監視対象の信号としてネットリストのシミュレーションを実行する。このため本発明の半導体集積回路設計支援装置２００によれば、ネットリストのシミュレーションにおいてもＲＴＬの動作検証用のテストベンチをそのまま使用することができる。

また、以上に説明した実施形態における各機能を実現する手順は、コンピュータに読み取り可能なプログラムとして記録媒体に記録されていても良い。

図４は、本実施形態で説明した各機能を実現させるプログラムが記録された記録媒体を説明する図である。記録媒体４１０に記録されたプログラムが、コンピュータ５００に読み込まれて実行されることにより各本実施形態で説明した機能を実現することができる。

例えばコンピュータ５００は、ＣＰＵ５１０、ハードディスク５２０、メモリ５３０、表示部５４０、入力部５５０、通信部５６０、記録媒体読込部５７０を備えている。ＣＰＵ５１０は演算処理装置であって、コンピュータ５００において実行される演算や処理を実行する。ハードディスク５２０は、データを格納する記録手段であって、コンピュータ５００上で動作するアプリケーションや、このアプリケーションにより作成されたデータなどが格納されている。メモリ５３０には、コンピュータ５００に係る各種の設定値や、ＣＰＵ５１０での演算結果などが格納される。

表示部５４０はディスプレイなどであり、コンピュータ５００において作成されたデータなどをユーザに閲覧可能に表示する。入力部５５０は例えばキーボードやマウスであって、ユーザの操作により各種データが入力される。通信部５６０は例えばネットワークコントロールユニットなどであり、コンピュータ５００が外部の装置と通信を行うためのものである。記録媒体読込部５７０は、各種記録媒体に記録されたデータやプログラムなどを読み込むものであり、例えばフロッピー（登録商標）ディスクドライバなどである。

記録媒体４１０は、本実施例の各機能を実現させる半導体集積回路設計支援プログラム４００が記録されている。この半導体集積回路設計支援プログラム４００は、記録媒体読み込み部５７０により読み込まれてＣＰＵ５１０において実行される。記録媒体４１０は、例えばフロッピー（登録商標）ディスクやＣＤ−ＲＯＭ（Compact Disk Read Only Memory）等であっても良く、コンピュータ５００において読み取り可能なに媒体であれば良い。また、半導体集積回路設計支援プログラム４００はネットワークを介して通信部５６０により受信されて、ハードディスク５２０等に格納されても良い。

以上、実施形態に基づき本発明の説明を行ってきたが、上記実施形態にあげた構成、その他の要素との組み合わせなど、ここで示した要件に本発明が限定されるものではない。これらの点に関しては、本発明の主旨をそこなわない範囲で変更することが可能であり、その応用形態に応じて適切に定めることができる。

本発明は、半導体集積回路設計支援装置、半導体集積回路設計支援方法、半導体集積回路設計支援プログラムに利用可能である。

従来の半導体集積回路設計支援装置１０における半導体集積回路の設計について説明する図である。 本発明の半導体集積回路設計支援装置２００の機能構成を説明する図である。 本発明の半導体集積回路設計支援装置２００の動作を説明するフローチャートである。 本実施形態で説明した各機能を実現させるプログラムが記録された記録媒体を説明する図である。

符号の説明

２００ 半導体集積回路設計支援装置
２１０ ハードウェア記述データ格納装置
２２０ テストベンチ格納装置
２３０ ゲートレベルネットリスト格納装置
２４０ 論理合成部
２５０ ＲＴＬシミュレーション部
２６０ ネットリストシミュレーション部
２７０ 監視対象信号抽出部
２８０ 信号検索部
２９０ 等価信号抽出部

Claims (7)

1. 半導体集積回路の機能を実現するレジスタ転送レベルのハードウェア記述データを、テストベンチ記述データを用いてシミュレーションする半導体集積回路設計支援装置において、
   前記シミュレーションの際に、テストベンチ記述データにおいて監視対象となる前記ハードウェア記述データに含まれる信号を抽出する監視対象信号抽出手段と、
   前記監視対象信号抽出手段により抽出された信号と同様の信号を、前記ハードウェア記述データより生成されるネットリストから検索する信号検索手段と、
   前記ネットリストに検索対象の信号が含まれない場合に、前記監視対象信号抽出手段により抽出された信号と等価の信号を前記ネットリストから抽出する等価信号抽出手段とを有することを特徴とする半導体集積回路設計支援装置。
2. 前記ハードウェア記述データが格納される第一の格納装置と、前記テストベンチ記述データが格納される第二の格納装置と、前記ネットリストが格納される第三の格納装置とを有し、
   前記第一の格納装置及び前記第二の格納装置から、前記ハードウェア記述データ及び前記テストベンチを読み出す第一の読出手段と、
   前記第二の格納装置及び第三の格納装置から前記テストベンチ及び前記ネットリストを読み出す第二の読出手段とを有することを特徴とする請求項１に記載の半導体集積回路設計支援装置。
3. 前記テストベンチにおいて、前記等価信号抽出手段により抽出された信号を監視対象として前記ネットリストのシミュレーションを行うネットリストシミュレーション実行手段を有することを特徴とする請求項１または２に記載の半導体集積回路設計支援装置。
4. 半導体集積回路の機能を実現するレジスタ転送レベルのハードウェア記述データを、テストベンチ記述データを用いてシミュレーションする半導体集積回路設計支援装置による半導体集積回路設計支援方法において、
   前記シミュレーションの際に、前記テストベンチ記述データにおいて監視対象となる前記ハードウェア記述データに含まれる信号を抽出する監視対象信号抽出手順と、
   前記抽出された信号と同様の信号を前記ネットリストから検索する信号検索手順と、
   前記ネットリストに検索対象の信号が含まれない場合に、前記抽出された信号と等価の信号を前記ネットリストから抽出する等価信号抽出手順とを有することを特徴とする半導体集積回路設計支援方法。
5. 半導体集積回路の機能を実現するレジスタ転送レベルのハードウェア記述データを、テストベンチ記述データを用いてシミュレーションする半導体集積回路設計支援装置における半導体集積回路設計支援プログラムであって、
   コンピュータに、
   前記シミュレーションの際に、前記テストベンチ記述データにおいて監視対象となる前記ハードウェア記述データに含まれる信号を抽出する監視対象信号抽出ステップと、
   前記抽出された信号と同様の信号を前記ネットリストから検索する信号検索ステップと、
   前記ネットリストに検索対象の信号が含まれない場合に、前記抽出された信号と等価の信号を前記ネットリストから抽出する等価信号抽出ステップとを実行させることを特徴とする半導体集積回路設計支援プログラム。
6. 請求項１ないし請求項３の何れか一項に記載の半導体集積回路設計支援装置を用いて設計されたことを特徴とする半導体集積回路。
7. 請求項１ないし請求項３の何れか一項に記載の半導体集積回路設計支援装置を用いたことを特徴とする半導体集積回路の製造方法。

Images